JPH02238787A - データ伝送装置 - Google Patents
データ伝送装置Info
- Publication number
- JPH02238787A JPH02238787A JP1059258A JP5925889A JPH02238787A JP H02238787 A JPH02238787 A JP H02238787A JP 1059258 A JP1059258 A JP 1059258A JP 5925889 A JP5925889 A JP 5925889A JP H02238787 A JPH02238787 A JP H02238787A
- Authority
- JP
- Japan
- Prior art keywords
- data
- coefficient
- circuit
- bits
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001186 cumulative effect Effects 0.000 claims description 30
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 230000005540 biological transmission Effects 0.000 abstract description 71
- 230000015654 memory Effects 0.000 abstract description 59
- 230000003139 buffering effect Effects 0.000 abstract description 21
- 238000012545 processing Methods 0.000 abstract description 11
- 230000004048 modification Effects 0.000 abstract description 3
- 238000012986 modification Methods 0.000 abstract description 3
- 230000010355 oscillation Effects 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 238000013139 quantization Methods 0.000 description 11
- 238000001514 detection method Methods 0.000 description 10
- 230000008569 process Effects 0.000 description 9
- 238000004364 calculation method Methods 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000013144 data compression Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Landscapes
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ディジタル画像信号を2次元コサイン変換
(discrete cosine transfor
m)等の2次元変換符号化により符号化することでデー
タ量を圧縮するデータ伝送装置、特に、伝送データのデ
ータ量を所定値以下に制御するバッファリングに関する
. 〔発明の概要〕 この発明では、(n×n)の画素からなる2次元の画像
ブロックに対し、コサイン変換等の変換符号化が行われ
、変換符号化で得られた直流成分のデータは、所定ビッ
ト数で伝送されると共に、(n”−1)個の交流成分の
データは、lフィールド、1フレーム等の単位期間にお
ける発生度数が検出され、この発生度数が累積度数分布
データに変換され、累積度数分布データを参照して、単
位期間における発生データ量が目標の伝送データ量より
少ないものに制御される. 〔従来の技術〕 画像信号の冗長度を抑圧するために、所定数の画素から
なるブロックに画面を分割し、ブロック毎に原画像信号
の特徴と合った変換軸で線形変換を行う変換符号化が知
られている.変換符号化としては、アダマール変換,コ
サイン変換等が知られている.従来のコサイン変換符号
化装置は、例えば第13図に示すような構成を有してい
る.第13図において、51で示す入力端子には、標本
化された離散的な画像信号f (j , k)が供給さ
れる. この入力信号がコサイン変換(DCT変換)回路52に
供給される.コサイン変換回路52では、2次元コサイ
ン変換がなされる.2次元コサイン変換では、次式で示
される信号処理がなされる.但し、原データは、1ブロ
ックが(n×n)サンプルの2次元データf(j,k)
(j,k=0,l,...,n−1)とする. U.ν=0.1,....n−1 コサイン変換回路52からの係数値F(u,v)がブロ
ック走査回路53に供給され、ブロック内の係数データ
が直流成分から高周波成分に向かってジグザグ走査で出
力される.ブロック走査回路53からの係数データが再
量子化回路54に供給される.再量子化回路54では、
係数データがバンファコントロール回路58からの量子
化ステップで量子化される。再量子化回路54の出力信
号がソーティング回路55に供給される。ソーティング
回路55では、振幅の絶対値の順序で係数データがソー
ティングされた後、振幅とアドレスの両方が差分される
。ソーティング回路55からの差分信号が可変長符号化
回路56に供給される.可変長符号化回路56では、ラ
ンレングス符号化及びハフマン符号化により、所定ビッ
ト数のコード信号に変換される。
(discrete cosine transfor
m)等の2次元変換符号化により符号化することでデー
タ量を圧縮するデータ伝送装置、特に、伝送データのデ
ータ量を所定値以下に制御するバッファリングに関する
. 〔発明の概要〕 この発明では、(n×n)の画素からなる2次元の画像
ブロックに対し、コサイン変換等の変換符号化が行われ
、変換符号化で得られた直流成分のデータは、所定ビッ
ト数で伝送されると共に、(n”−1)個の交流成分の
データは、lフィールド、1フレーム等の単位期間にお
ける発生度数が検出され、この発生度数が累積度数分布
データに変換され、累積度数分布データを参照して、単
位期間における発生データ量が目標の伝送データ量より
少ないものに制御される. 〔従来の技術〕 画像信号の冗長度を抑圧するために、所定数の画素から
なるブロックに画面を分割し、ブロック毎に原画像信号
の特徴と合った変換軸で線形変換を行う変換符号化が知
られている.変換符号化としては、アダマール変換,コ
サイン変換等が知られている.従来のコサイン変換符号
化装置は、例えば第13図に示すような構成を有してい
る.第13図において、51で示す入力端子には、標本
化された離散的な画像信号f (j , k)が供給さ
れる. この入力信号がコサイン変換(DCT変換)回路52に
供給される.コサイン変換回路52では、2次元コサイ
ン変換がなされる.2次元コサイン変換では、次式で示
される信号処理がなされる.但し、原データは、1ブロ
ックが(n×n)サンプルの2次元データf(j,k)
(j,k=0,l,...,n−1)とする. U.ν=0.1,....n−1 コサイン変換回路52からの係数値F(u,v)がブロ
ック走査回路53に供給され、ブロック内の係数データ
が直流成分から高周波成分に向かってジグザグ走査で出
力される.ブロック走査回路53からの係数データが再
量子化回路54に供給される.再量子化回路54では、
係数データがバンファコントロール回路58からの量子
化ステップで量子化される。再量子化回路54の出力信
号がソーティング回路55に供給される。ソーティング
回路55では、振幅の絶対値の順序で係数データがソー
ティングされた後、振幅とアドレスの両方が差分される
。ソーティング回路55からの差分信号が可変長符号化
回路56に供給される.可変長符号化回路56では、ラ
ンレングス符号化及びハフマン符号化により、所定ビッ
ト数のコード信号に変換される。
可変長符号化回路56からのコード信号がバッファメモ
リ57に供給される。バッファメモリ57は、可変長符
号化回路56からのコード信号の伝送レートを伝送路の
レートを超えない範囲のレートに変換するために設けら
れている.バツファメモリ57の入力側のデータレート
は、可変のものであるが、バッファメモリ57の出力側
のデータレートが略々一定となる.バツファメモリ57
からの出力データが端子59に取り出される.バッファ
メモリ57において、伝送データ量の変動が検出され、
検出信号がバッファコントロール回路58に供給される
。
リ57に供給される。バッファメモリ57は、可変長符
号化回路56からのコード信号の伝送レートを伝送路の
レートを超えない範囲のレートに変換するために設けら
れている.バツファメモリ57の入力側のデータレート
は、可変のものであるが、バッファメモリ57の出力側
のデータレートが略々一定となる.バツファメモリ57
からの出力データが端子59に取り出される.バッファ
メモリ57において、伝送データ量の変動が検出され、
検出信号がバッファコントロール回路58に供給される
。
バッファコントロール回路58は、再量子化回路54の
量子化ステップを制御し、また、可変長符号化回路56
におけるスレッショルデイングによって、伝送される係
数データが所定のデータ量となるように制御する.スレ
ッショルデイングは、絶対値がしきい値より大きい係数
データからしきい値を減算する処理である.但し、直流
成分の係数データF(0.0)は、スレッシツルデイン
グの対象から除かれる. 〔発明が解決しようとする課題〕 上述のようなフィードバック型のバッファリングは、バ
ッファメモリ57がオーバーフローしそうになると、バ
ッファメモリ57への入力データのレートを低下させ、
逆に、バッファメモリ57がアンダーフローしそうにな
ると、バッファメモIJ57への人力データのレートを
上昇させるように、バッファコントロール回路58によ
り量子化ステップ及びしきい値をフィードバック制御し
ている.フィードバック制御のために、帰還量に対する
感度を上げ過ぎると、目標値付近で発振し、逆に感度を
下げ過ぎると、収束に時間がかかる問題が生じる.収束
に時間がかかる時には、バッファメモリ57の容量を増
やす必要がある。このように、従来のバッファリング処
理は、実用に当たっては、相当のノウハウが必要な問題
点があった。
量子化ステップを制御し、また、可変長符号化回路56
におけるスレッショルデイングによって、伝送される係
数データが所定のデータ量となるように制御する.スレ
ッショルデイングは、絶対値がしきい値より大きい係数
データからしきい値を減算する処理である.但し、直流
成分の係数データF(0.0)は、スレッシツルデイン
グの対象から除かれる. 〔発明が解決しようとする課題〕 上述のようなフィードバック型のバッファリングは、バ
ッファメモリ57がオーバーフローしそうになると、バ
ッファメモリ57への入力データのレートを低下させ、
逆に、バッファメモリ57がアンダーフローしそうにな
ると、バッファメモIJ57への人力データのレートを
上昇させるように、バッファコントロール回路58によ
り量子化ステップ及びしきい値をフィードバック制御し
ている.フィードバック制御のために、帰還量に対する
感度を上げ過ぎると、目標値付近で発振し、逆に感度を
下げ過ぎると、収束に時間がかかる問題が生じる.収束
に時間がかかる時には、バッファメモリ57の容量を増
やす必要がある。このように、従来のバッファリング処
理は、実用に当たっては、相当のノウハウが必要な問題
点があった。
また、従来のフィードバック型のバッファリング装置は
、ソーティング回路55及びスレッショルディング回路
等の?j[941な回路を必要とする欠点があった。
、ソーティング回路55及びスレッショルディング回路
等の?j[941な回路を必要とする欠点があった。
更に、従来の方式は、伝送データ量を長い期間で平均的
に所定値以下に抑えることができるが、ディジタルVT
Rのように、テレビジョン信号の1フィールド或いは1
フレーム単位で、正確にデータ景を制御することが難し
い欠点があった.従って、この発明の目的は、スレツシ
ョルデイング回路、ソーティング回路のような複雑な回
路を必要とせずに、フィードフォワード型のバツファリ
ングにより、1フィールド或いはlフレーム単位でデー
タレートを一定レートとすることができるデータ伝送装
置を提供することにある。
に所定値以下に抑えることができるが、ディジタルVT
Rのように、テレビジョン信号の1フィールド或いは1
フレーム単位で、正確にデータ景を制御することが難し
い欠点があった.従って、この発明の目的は、スレツシ
ョルデイング回路、ソーティング回路のような複雑な回
路を必要とせずに、フィードフォワード型のバツファリ
ングにより、1フィールド或いはlフレーム単位でデー
タレートを一定レートとすることができるデータ伝送装
置を提供することにある。
本願出願人は、先に変換符号化で得られた係数データを
ADRC (ダイナミックレンジDRに適応した符号)
で符号化し、符号化出力のデータ量を所定値以下に抑え
るデータ伝送装置を提案している(特願昭63−245
227号明細書参照)。
ADRC (ダイナミックレンジDRに適応した符号)
で符号化し、符号化出力のデータ量を所定値以下に抑え
るデータ伝送装置を提案している(特願昭63−245
227号明細書参照)。
この方式は、従来のフィードバック型のバツファリング
の問題点を解決でき、また、データの圧縮率を高くでき
る.しかし、ADRC符号化装置を一夕の誤差の増加の
問題があった. この発明は、変換符号化で得られた係数データ自体のデ
ータ量を制御することで、先に提案されている方式と異
なるものである. (課題を解決するための手段〕 この発明では、(n×n)(例えばn=8)の画素から
なるブロックに対し、変換符号化を行う回路3と、 変換符号化で得られた(n”−1)個の交流成分のデー
タの単位期間における発生度数を検出し、発生度数を累
積して累積度数分布データを形成する回路9と、 累積度数分布データから単位期間における発生データ量
を演算し、上記発生データ量を目標とするデータ量より
少ないものに制御する回路l1、37とを備え、 変換符号化で得られた直流成分のデータDCと制御され
た交流成分のデータDATA iとが伝送される。
の問題点を解決でき、また、データの圧縮率を高くでき
る.しかし、ADRC符号化装置を一夕の誤差の増加の
問題があった. この発明は、変換符号化で得られた係数データ自体のデ
ータ量を制御することで、先に提案されている方式と異
なるものである. (課題を解決するための手段〕 この発明では、(n×n)(例えばn=8)の画素から
なるブロックに対し、変換符号化を行う回路3と、 変換符号化で得られた(n”−1)個の交流成分のデー
タの単位期間における発生度数を検出し、発生度数を累
積して累積度数分布データを形成する回路9と、 累積度数分布データから単位期間における発生データ量
を演算し、上記発生データ量を目標とするデータ量より
少ないものに制御する回路l1、37とを備え、 変換符号化で得られた直流成分のデータDCと制御され
た交流成分のデータDATA iとが伝送される。
変換符号化例えばコサイン変換で得られた係数データの
中で、直流成分は、原データとして伝送される。交流成
分は、0でない有意なデータDATAiのみが伝送され
る。伝送することが必要なデータ量は、固定のデータ量
である直流成分に関してのデータ量と計算された交流成
分に関する係数データとの和である.求められたデータ
量が伝送路の容量に応じて定まる目標値と比較され、デ
ータ量が目標値より小となるように、交流成分に関して
、データ量が制御される。交流成分に対して、重み付け
、非線形量子化等で、データ量が目標値より小にフィー
ドフォワード制御される.〔実施例〕 以下、この発明の実施例について図面を参照して説明す
る.この説明は、下記の項目に従ってなされる。
中で、直流成分は、原データとして伝送される。交流成
分は、0でない有意なデータDATAiのみが伝送され
る。伝送することが必要なデータ量は、固定のデータ量
である直流成分に関してのデータ量と計算された交流成
分に関する係数データとの和である.求められたデータ
量が伝送路の容量に応じて定まる目標値と比較され、デ
ータ量が目標値より小となるように、交流成分に関して
、データ量が制御される。交流成分に対して、重み付け
、非線形量子化等で、データ量が目標値より小にフィー
ドフォワード制御される.〔実施例〕 以下、この発明の実施例について図面を参照して説明す
る.この説明は、下記の項目に従ってなされる。
a.一実施例の全体システム
b.バッファリング処理
C.他の実施例
d.変形例
a.一実施例の全体システム
第1図において、1で示す入力端子に標本化された離散
的な画像信号が供給され、入力ディジタル画像信号がブ
ロック化回路2に供給される.ブロック化回路2では、
フィールド内のディジタル画像信号が走査順序からブロ
ックの順序に変換される。第2図は、DCT用の画像ブ
ロックの一例を示し、水平方向に8画素、垂直方向に8
ラインの(8X8)の2次元ブロックが形成される。ラ
イン数が525の方式で、1フィールドの有効ライン数
が240、■ラインの有効サンプル数が720の場合で
は、 (720x240)+ (8x8)=2700個のブロ
ックが1フィールド内に含まれる。
的な画像信号が供給され、入力ディジタル画像信号がブ
ロック化回路2に供給される.ブロック化回路2では、
フィールド内のディジタル画像信号が走査順序からブロ
ックの順序に変換される。第2図は、DCT用の画像ブ
ロックの一例を示し、水平方向に8画素、垂直方向に8
ラインの(8X8)の2次元ブロックが形成される。ラ
イン数が525の方式で、1フィールドの有効ライン数
が240、■ラインの有効サンプル数が720の場合で
は、 (720x240)+ (8x8)=2700個のブロ
ックが1フィールド内に含まれる。
このブロック化回路2の出力信号がコサイン変換(DC
T変換)回路3に供給される.コサイン変換回路3では
、従来と同様の処理により、2次元コサイン変換がなさ
れる.コサイン変換回路3からブロックサイズと対応す
る(8X8)の係数テーブルが得られる.この係数テー
ブルにおいて、各係数値データは、例えば1ビットの符
号(±)ビットを含む8ビットのデータである.コサイ
ン変換回路3からの係数データが重み付け回路4に供給
される.重み付け回路4では、(Bxs)の係数テーブ
ルに対して第3図に示すような固定の重み付け係数が乗
じられる.この重み付け係数は、DC(直流)成分に対
してはlとされ、次数が高いAC(交流)成分程、重み
付け係数が小とされている.即ち、重要度が高い係数ほ
ど大きい重み付け係数が乗じられる.重み付け回路4か
らの係数データが1フィールドメモリで構成されたバッ
ファメモリ5及び絶対値化回路6に供給される.絶対値
化回路6で絶対値に変換された係数データが最大値検出
回路7及び度数分布メモリ9に供給され、最大値検出回
路7の出力信号が度数分布メモリ8に供給される。
T変換)回路3に供給される.コサイン変換回路3では
、従来と同様の処理により、2次元コサイン変換がなさ
れる.コサイン変換回路3からブロックサイズと対応す
る(8X8)の係数テーブルが得られる.この係数テー
ブルにおいて、各係数値データは、例えば1ビットの符
号(±)ビットを含む8ビットのデータである.コサイ
ン変換回路3からの係数データが重み付け回路4に供給
される.重み付け回路4では、(Bxs)の係数テーブ
ルに対して第3図に示すような固定の重み付け係数が乗
じられる.この重み付け係数は、DC(直流)成分に対
してはlとされ、次数が高いAC(交流)成分程、重み
付け係数が小とされている.即ち、重要度が高い係数ほ
ど大きい重み付け係数が乗じられる.重み付け回路4か
らの係数データが1フィールドメモリで構成されたバッ
ファメモリ5及び絶対値化回路6に供給される.絶対値
化回路6で絶対値に変換された係数データが最大値検出
回路7及び度数分布メモリ9に供給され、最大値検出回
路7の出力信号が度数分布メモリ8に供給される。
最大値検出回路7は、DCT用のブロックを更に分割し
たサブブロック毎にAC係数の絶対値の最大値MAXを
検出する。上述の(8x8)のブロックが第4図Aに示
すように、(2X2)の16個のサブブロックに更に分
割される。サブブロックに対しては、第4図Bに示すよ
うに、ジグザグ走査の順序でO〜15の番号付けがなさ
れ、サブブロックのアドレスは、この番号に対応する4
ビットで表現される.サブブロック内のサンプル番号は
、第4図Cに示すように定められている。
たサブブロック毎にAC係数の絶対値の最大値MAXを
検出する。上述の(8x8)のブロックが第4図Aに示
すように、(2X2)の16個のサブブロックに更に分
割される。サブブロックに対しては、第4図Bに示すよ
うに、ジグザグ走査の順序でO〜15の番号付けがなさ
れ、サブブロックのアドレスは、この番号に対応する4
ビットで表現される.サブブロック内のサンプル番号は
、第4図Cに示すように定められている。
度数分布メモリ8及び9は、後述するバッファリング処
理のために設けられている.一方の度数分布メモリ8に
は、絶対値に変換されたAC係数のサブブロック内の最
大値MAXの度数分布が記憶され、次にこの最大値MA
Xが1フィールド期間で累積され、累積度数分布表が形
成される。他方の度数分布メモリ9には、絶対値に変換
されたAC係数の度数分布が記憶され、次にこの値が1
フィールド期間で累積され、累積度数分布表が形成され
る. バッファメモリ5は、バッファリング処理の単位期間で
あるlフィールドのメモリ容量を有し、バッファメモリ
5からの係数データが重み付け回路10に供給される.
重み付け回路IOは、バッファリング処理のために設け
られており、lフィールド当たりの送信データ量(送信
ビット数)が目標とする所定値を超えないように、制御
された重み付け係数が係数データに乗じられる.重み付
け係飲の最大値が1であり、1/2.1/4.1/8
.1/16.1/32. 1/64と重み付け係数が小
となるほど、送信すべきデータ量が減少する.バッファ
リング処理の対象とされるのは、AC成分であって、重
要度が高いDC成分は、原データのままで伝送される。
理のために設けられている.一方の度数分布メモリ8に
は、絶対値に変換されたAC係数のサブブロック内の最
大値MAXの度数分布が記憶され、次にこの最大値MA
Xが1フィールド期間で累積され、累積度数分布表が形
成される。他方の度数分布メモリ9には、絶対値に変換
されたAC係数の度数分布が記憶され、次にこの値が1
フィールド期間で累積され、累積度数分布表が形成され
る. バッファメモリ5は、バッファリング処理の単位期間で
あるlフィールドのメモリ容量を有し、バッファメモリ
5からの係数データが重み付け回路10に供給される.
重み付け回路IOは、バッファリング処理のために設け
られており、lフィールド当たりの送信データ量(送信
ビット数)が目標とする所定値を超えないように、制御
された重み付け係数が係数データに乗じられる.重み付
け係飲の最大値が1であり、1/2.1/4.1/8
.1/16.1/32. 1/64と重み付け係数が小
となるほど、送信すべきデータ量が減少する.バッファ
リング処理の対象とされるのは、AC成分であって、重
要度が高いDC成分は、原データのままで伝送される。
度数分布メモリ8.9に対するアドレス、重み付け回路
10に対して重み付け係数を指定するためのモード信号
等がコントロール信号発生回路llで形成される.重み
付け回路10からの係数データとモード信号とがフォー
マット化回路12に供給され、送信データがフォーマッ
ト化回路12の出力端子13から発生し、伝送路に送出
される.伝送路の一例は、磁気記録/再生のプロセスで
ある.フォーマット化回路12では、伝送用の同期パタ
ーンの付加、エラー訂正符号化の処理等が必要に応じて
なされる.送信ビット数の計算等の処理は、入力データ
のデータ欠落期間(垂直プランキング期間)内で行うこ
とができ、次のフィールド期間でバッファメモリ5から
読み出されるデータに対して、前のフィールドで決定さ
れたモードに応じた重み付け処理がなされる。
10に対して重み付け係数を指定するためのモード信号
等がコントロール信号発生回路llで形成される.重み
付け回路10からの係数データとモード信号とがフォー
マット化回路12に供給され、送信データがフォーマッ
ト化回路12の出力端子13から発生し、伝送路に送出
される.伝送路の一例は、磁気記録/再生のプロセスで
ある.フォーマット化回路12では、伝送用の同期パタ
ーンの付加、エラー訂正符号化の処理等が必要に応じて
なされる.送信ビット数の計算等の処理は、入力データ
のデータ欠落期間(垂直プランキング期間)内で行うこ
とができ、次のフィールド期間でバッファメモリ5から
読み出されるデータに対して、前のフィールドで決定さ
れたモードに応じた重み付け処理がなされる。
第5図は、送信データの構成を示す.送信データは、最
初にサブブロックOのデータが位置し、次にサブブロッ
ク内のデータが全てOでないサブブロックのデータが順
次位置する構成を有している.第5図において、DCは
、サブブロック0の第0サンプル目のデータ、即ち、直
流成分を示すデータであって、このデータDCは、8ビ
ットで必ず伝送される.Aiは、i番目のサブブロック
のデータが続くことを示す4ビットのアドレスデータで
ある.Piは、i番目のサブブロックの送るぺきサンプ
ルの番号を示す4ビットのデータである.PiO中で、
“1′は、Oでない値を持つサンプル、即ち、有意なサ
ンプルを示し、データDATA iの部分にその値が符
号化されている.Piの中で、“0″は、0の値を持ち
、伝送されないサンプルを示す。例えばP1が図示のよ
うに、(0101)である時には、サブブロック1の第
0及び第2のサンプルの値がOを意味し、第1及び第3
のサンプルの値が0でなく、これらの0でない値がDA
TAiの部分に符号化されていることを意味する. コサイン変換で得られた係数データは、符号(±)ビッ
トを含めて8ビットで表現されており、この係数データ
は、フォーマット化回路12で第6図のように、送信信
号に変換される.第6図Aは、DCTで得られた係数デ
ータの中のAC係数の値及びコードを示している.ai
は、AC係数データの(i−1)番目のビットを表す.
この係数データが第6図Bに示すピットパターンの送信
データに変換される. 送信データのビットパターンは、サインビットSを先頭
に有する元のビットの間に“0”又は“1”の結合ビッ
トが挿入されたものである.サインビットSの“0”が
十を意味し、これが“1”が一を意味する.結合ビット
の“1”は、最後のビットの前に付加されている.従っ
て、ビット系列の最後は、(“1#S)又は(“1”a
O)となり、ビット系列の区切りを検出でき、受信側で
送信データを係数データに復号することができる. b,バッファリング処理 第7図は、この発明の一実施例中のバッファリング処理
と関連する一部を詳細に示す.絶対値化回路6からのA
C係数の絶対値が最大値検出回路7に供給され、最大値
検出回路7で、サブブロック毎の最大値MAXが検出さ
れる.この最大値MAXがマルチブレクサ21に供給さ
れ、マルチプレクサ21の出力信号が度数分布メモリ8
に対して、7ビットのアドレスとして供給される.また
、AC係数の絶対値がマルチプレクサ31に供給され、
マルチプレクサ31の出力信号が度数分布メモリ9に対
して、7ビットのアドレスとして供給される. 度数分布メモリ8から読み出されたデータが加算回路2
2に供給され、加算回路22でマルチプレクサ23の出
力と加算される。マルチプレクサ23には、O、+1及
びレジスタ24の出力信号とが供給され、これらの入力
信号の一つが選択的に加算回路22に供給される。加算
回路22の出力信号がレジスタ24に供給される。レジ
スタ24の出力信号が上述のように、マルチプレクサ2
3にフィードバックされると共に、乗算回路25を介す
ることで8倍とされ、乗算回路25の出力信号が加算回
路36に供給される。
初にサブブロックOのデータが位置し、次にサブブロッ
ク内のデータが全てOでないサブブロックのデータが順
次位置する構成を有している.第5図において、DCは
、サブブロック0の第0サンプル目のデータ、即ち、直
流成分を示すデータであって、このデータDCは、8ビ
ットで必ず伝送される.Aiは、i番目のサブブロック
のデータが続くことを示す4ビットのアドレスデータで
ある.Piは、i番目のサブブロックの送るぺきサンプ
ルの番号を示す4ビットのデータである.PiO中で、
“1′は、Oでない値を持つサンプル、即ち、有意なサ
ンプルを示し、データDATA iの部分にその値が符
号化されている.Piの中で、“0″は、0の値を持ち
、伝送されないサンプルを示す。例えばP1が図示のよ
うに、(0101)である時には、サブブロック1の第
0及び第2のサンプルの値がOを意味し、第1及び第3
のサンプルの値が0でなく、これらの0でない値がDA
TAiの部分に符号化されていることを意味する. コサイン変換で得られた係数データは、符号(±)ビッ
トを含めて8ビットで表現されており、この係数データ
は、フォーマット化回路12で第6図のように、送信信
号に変換される.第6図Aは、DCTで得られた係数デ
ータの中のAC係数の値及びコードを示している.ai
は、AC係数データの(i−1)番目のビットを表す.
この係数データが第6図Bに示すピットパターンの送信
データに変換される. 送信データのビットパターンは、サインビットSを先頭
に有する元のビットの間に“0”又は“1”の結合ビッ
トが挿入されたものである.サインビットSの“0”が
十を意味し、これが“1”が一を意味する.結合ビット
の“1”は、最後のビットの前に付加されている.従っ
て、ビット系列の最後は、(“1#S)又は(“1”a
O)となり、ビット系列の区切りを検出でき、受信側で
送信データを係数データに復号することができる. b,バッファリング処理 第7図は、この発明の一実施例中のバッファリング処理
と関連する一部を詳細に示す.絶対値化回路6からのA
C係数の絶対値が最大値検出回路7に供給され、最大値
検出回路7で、サブブロック毎の最大値MAXが検出さ
れる.この最大値MAXがマルチブレクサ21に供給さ
れ、マルチプレクサ21の出力信号が度数分布メモリ8
に対して、7ビットのアドレスとして供給される.また
、AC係数の絶対値がマルチプレクサ31に供給され、
マルチプレクサ31の出力信号が度数分布メモリ9に対
して、7ビットのアドレスとして供給される. 度数分布メモリ8から読み出されたデータが加算回路2
2に供給され、加算回路22でマルチプレクサ23の出
力と加算される。マルチプレクサ23には、O、+1及
びレジスタ24の出力信号とが供給され、これらの入力
信号の一つが選択的に加算回路22に供給される。加算
回路22の出力信号がレジスタ24に供給される。レジ
スタ24の出力信号が上述のように、マルチプレクサ2
3にフィードバックされると共に、乗算回路25を介す
ることで8倍とされ、乗算回路25の出力信号が加算回
路36に供給される。
度数分布メモリ9に関連して、メモリ8と同様に、加算
回路32、マルチプレクサ33、レジスタ34、乗算回
路(2倍回路)35が設けられている.乗算回路25及
び35は、シフト回路で構成できる. 後述のように、加算回路36の出力には、送信する必要
があるAC係数の送信ビット数が得られ、この送信ビッ
ト数が比較回路37に供給される.比較回路37には、
端子38から送信ビット数の目標値が供給され、計算さ
れた送信ビット数と目標値の大小関係が検出される. 比較回路37の比較出力信号が破線で囲んで示すコント
ロール信号発生回路11のモード発生器4lに供給され
る.モード発生器41は、例えば3ビットのモード制御
信号MDを発生する.このモード制御信号MDがアドレ
ス発生器42及びレジスタ43に供給される.レジスタ
43には、比較回路37からの比較出力信号がクロック
として供給され、送信ビット数が目標値より小の時に比
較回路37から発生する比較出カ信号でモード制御信号
MDがレジスタ43に取り込まれる。また、アドレス発
生器42で形成されたアドレス信号がマルチブレクサ2
1及び31に供給される。
回路32、マルチプレクサ33、レジスタ34、乗算回
路(2倍回路)35が設けられている.乗算回路25及
び35は、シフト回路で構成できる. 後述のように、加算回路36の出力には、送信する必要
があるAC係数の送信ビット数が得られ、この送信ビッ
ト数が比較回路37に供給される.比較回路37には、
端子38から送信ビット数の目標値が供給され、計算さ
れた送信ビット数と目標値の大小関係が検出される. 比較回路37の比較出力信号が破線で囲んで示すコント
ロール信号発生回路11のモード発生器4lに供給され
る.モード発生器41は、例えば3ビットのモード制御
信号MDを発生する.このモード制御信号MDがアドレ
ス発生器42及びレジスタ43に供給される.レジスタ
43には、比較回路37からの比較出力信号がクロック
として供給され、送信ビット数が目標値より小の時に比
較回路37から発生する比較出カ信号でモード制御信号
MDがレジスタ43に取り込まれる。また、アドレス発
生器42で形成されたアドレス信号がマルチブレクサ2
1及び31に供給される。
モード制御信号MDで制御されるモードは、以下のもの
である. モード.1:AC係数をそのまま伝送する.モード27
AC係数を172倍して伝送する.モード3:AC係数
を174倍して伝送する.モード4:AC係数を1/8
倍して伝送する。
である. モード.1:AC係数をそのまま伝送する.モード27
AC係数を172倍して伝送する.モード3:AC係数
を174倍して伝送する.モード4:AC係数を1/8
倍して伝送する。
モード5:AC係数を1716倍して伝送する.モード
67AC係数を1ノ32倍して伝送する.モード7.A
C係数をl/64倍して伝送する.レジスタ43からの
モード制御信号MDが破線で囲んで示す重み付け回路1
0に供給される.重み付け回路10は、レジスタ43か
らのモード制御信号MDとカウンタ45で発生したサブ
ブロック番号とがアドレスとして供給され、重み付け係
数を発生するROM4 4と、バッファメモリ5からの
係数データとROM44から読み出された重み付け係数
とを乗算する乗算回路46とで構成されている.乗算回
路46の出力データがフォーマット化回路l2に供給さ
れ、モード制御信号MDと共に送信データに変換される
. 重み付け回路10において、カウンタ45からのサブブ
ロック番号が供給されているのは、一律にAC係数に対
して、%等の重み付け係数を乗じるのではなく、よりき
め細かく重み付け係数を乗しることを可能とするためで
ある。例えばサブブロックO〜サブブロック5とサブブ
ロック6〜サブブロック15とで別の重み付け係数を乗
じることを可能とできる。但し、このような重み付けを
する時には、度数分布メモリ8及び9として、サブブロ
ック0〜サブブロック5迄と、サブブロック6〜サブブ
ロック15迄とで別々のものが用意される必要がある。
67AC係数を1ノ32倍して伝送する.モード7.A
C係数をl/64倍して伝送する.レジスタ43からの
モード制御信号MDが破線で囲んで示す重み付け回路1
0に供給される.重み付け回路10は、レジスタ43か
らのモード制御信号MDとカウンタ45で発生したサブ
ブロック番号とがアドレスとして供給され、重み付け係
数を発生するROM4 4と、バッファメモリ5からの
係数データとROM44から読み出された重み付け係数
とを乗算する乗算回路46とで構成されている.乗算回
路46の出力データがフォーマット化回路l2に供給さ
れ、モード制御信号MDと共に送信データに変換される
. 重み付け回路10において、カウンタ45からのサブブ
ロック番号が供給されているのは、一律にAC係数に対
して、%等の重み付け係数を乗じるのではなく、よりき
め細かく重み付け係数を乗しることを可能とするためで
ある。例えばサブブロックO〜サブブロック5とサブブ
ロック6〜サブブロック15とで別の重み付け係数を乗
じることを可能とできる。但し、このような重み付けを
する時には、度数分布メモリ8及び9として、サブブロ
ック0〜サブブロック5迄と、サブブロック6〜サブブ
ロック15迄とで別々のものが用意される必要がある。
また、重み付け回路lOの代わりに、第8図に示すよう
な非線形量子化回路47を使用しても良い。非線形量子
化回路47は、例えばROMの構成とされ、カウンタ4
5からのサブブロック番号とモード制御信号MDとが非
線形量子化回路47に供給され、モードに応じた量子化
ステップで再量子化された出力信号が非線形量子化回路
47から得られる。例えば送信ビット数を減少させたい
時には、大きい量子化ステップで再量子化がされたデー
タが形成される。
な非線形量子化回路47を使用しても良い。非線形量子
化回路47は、例えばROMの構成とされ、カウンタ4
5からのサブブロック番号とモード制御信号MDとが非
線形量子化回路47に供給され、モードに応じた量子化
ステップで再量子化された出力信号が非線形量子化回路
47から得られる。例えば送信ビット数を減少させたい
時には、大きい量子化ステップで再量子化がされたデー
タが形成される。
エフィールド当たりの送信ビット数を目標値より小に制
御するには、モード1の時(即ち、重み付け係数が1の
時)に送信ビット数が計算され、この送信ビット数と目
標値とが比較回路37で比較され、目標値より送信ビッ
ト数が小さい時には、モード1で重み付けされたAC係
数が送信され、逆に、目標値より送信ビット数が大きい
時には、モード2の時(即ち、重み付け係数が4の時)
の送信ビット数が計算され、この送信ビット数と目標値
とが比較される.目標値より送信ビット数が少なくなる
迄、モード1からモード7に向かってモードが順次変え
られる. 送信ビット数の計算について、2700ブロック/フィ
ールドを例として説明する. まず、送信データ(第5図参照)中のAO,PO,DC
は、全てのブロックで送信しなければならない.つまり
、(4+4+8)X2700=43200ビット/フィ
ールドは、固定のデータ量である,Ai,PL,DAT
Aiのビット数は、可変で、これらのビット数を知るこ
とが必要である。比較回路37では、可変のビット数に
関する比較がなされる. サブブロックiのアドレスデータAt(4ビット).サ
ブブロックiの中のサンプル番号のデータPi(4ビッ
ト)のデータ量の計算について説明する。
御するには、モード1の時(即ち、重み付け係数が1の
時)に送信ビット数が計算され、この送信ビット数と目
標値とが比較回路37で比較され、目標値より送信ビッ
ト数が小さい時には、モード1で重み付けされたAC係
数が送信され、逆に、目標値より送信ビット数が大きい
時には、モード2の時(即ち、重み付け係数が4の時)
の送信ビット数が計算され、この送信ビット数と目標値
とが比較される.目標値より送信ビット数が少なくなる
迄、モード1からモード7に向かってモードが順次変え
られる. 送信ビット数の計算について、2700ブロック/フィ
ールドを例として説明する. まず、送信データ(第5図参照)中のAO,PO,DC
は、全てのブロックで送信しなければならない.つまり
、(4+4+8)X2700=43200ビット/フィ
ールドは、固定のデータ量である,Ai,PL,DAT
Aiのビット数は、可変で、これらのビット数を知るこ
とが必要である。比較回路37では、可変のビット数に
関する比較がなされる. サブブロックiのアドレスデータAt(4ビット).サ
ブブロックiの中のサンプル番号のデータPi(4ビッ
ト)のデータ量の計算について説明する。
Ai,Piを送らなければならないのは、各サブブロッ
ク中に0でない値を持ったAC係数が一つでも在る場合
である.従って、各サブブロックのAC係数の最大値M
AXに注目すれば、充分である.そこで、1フィールド
内の全ブロックのサブブロック1〜サブブロックl5の
AC係数の絶対値の最大値MAXの度数分布を作成し、
この度数分布を累積度数分布に変換する。
ク中に0でない値を持ったAC係数が一つでも在る場合
である.従って、各サブブロックのAC係数の最大値M
AXに注目すれば、充分である.そこで、1フィールド
内の全ブロックのサブブロック1〜サブブロックl5の
AC係数の絶対値の最大値MAXの度数分布を作成し、
この度数分布を累積度数分布に変換する。
度数分布メモリ8は、書き込みの前にクリアされる.加
算回路22は、クリア動作時にゼロデータを発生し、ま
た、コントロール信号発生回路11のアドレス発生器4
2がらの順次変化するアドレスがマルチプレクサ21を
介してメモリ8に供給され、6ビットの全アドレスにゼ
ロデータが書き込まれる。このクリアの後にマルチプレ
クサ21が最大値検出回路7で検出された最大値MAX
を選択し、また、マルチプレクサ23が+1の人力を選
択する。最大値MAXで指定されるアドレスのデータが
メモリ8から読み出され、加算回路22で+1される.
この加算回路22の出力データがメモリ8の入力データ
として同一のアドレスに書き込まれる.この処理が1フ
ィールド期間にわたってなされた後に、度数分布メモリ
8には、AC係数の絶対値の最大値MAXの度数分布表
が貯えられる. 度数分布メモリ8と同様に、度数分布メモリ9は、最初
にゼロクリアされ、次に、AC係数の絶対値をアドレス
として、加算回路32で+1されたメモリ9の内容が同
一のアドレスに書き込まれることで、AC係数の絶対値
の1フィールド期間の度数分布表がメモリ9に形成され
る。このように、メモリ8及び9に1フィールド分の発
生度数の分布表が形成されたら、次に、これらの度数分
布表から累積度数分布表が形成される.累積度数分布表
の形成のために、マルチプレクサ21及び31がコント
ロール信号発生回路11のアドレス発生器42の出力を
選択する状態に切り替えられ、また、マルチプレクサ2
3及び33がレジスタ24及び34の出力を夫々選択す
る状態に切り替えられる.アドレス発生器42は、(1
27,126,125,・・・, 2. 1)とディク
レメントするアドレスを発生する.各アドレスの読み出
し出力は、加算回路22及び32でレジスタ24及び3
4の出力と夫々加算される。
算回路22は、クリア動作時にゼロデータを発生し、ま
た、コントロール信号発生回路11のアドレス発生器4
2がらの順次変化するアドレスがマルチプレクサ21を
介してメモリ8に供給され、6ビットの全アドレスにゼ
ロデータが書き込まれる。このクリアの後にマルチプレ
クサ21が最大値検出回路7で検出された最大値MAX
を選択し、また、マルチプレクサ23が+1の人力を選
択する。最大値MAXで指定されるアドレスのデータが
メモリ8から読み出され、加算回路22で+1される.
この加算回路22の出力データがメモリ8の入力データ
として同一のアドレスに書き込まれる.この処理が1フ
ィールド期間にわたってなされた後に、度数分布メモリ
8には、AC係数の絶対値の最大値MAXの度数分布表
が貯えられる. 度数分布メモリ8と同様に、度数分布メモリ9は、最初
にゼロクリアされ、次に、AC係数の絶対値をアドレス
として、加算回路32で+1されたメモリ9の内容が同
一のアドレスに書き込まれることで、AC係数の絶対値
の1フィールド期間の度数分布表がメモリ9に形成され
る。このように、メモリ8及び9に1フィールド分の発
生度数の分布表が形成されたら、次に、これらの度数分
布表から累積度数分布表が形成される.累積度数分布表
の形成のために、マルチプレクサ21及び31がコント
ロール信号発生回路11のアドレス発生器42の出力を
選択する状態に切り替えられ、また、マルチプレクサ2
3及び33がレジスタ24及び34の出力を夫々選択す
る状態に切り替えられる.アドレス発生器42は、(1
27,126,125,・・・, 2. 1)とディク
レメントするアドレスを発生する.各アドレスの読み出
し出力は、加算回路22及び32でレジスタ24及び3
4の出力と夫々加算される。
レジスタ24及び34は、累積度数分布表の作成に先立
ってゼロリセットされ、従って、メモリ8及び9には、
アドレス127からの値が累積された値が書き込まれる
。アドレス127からアドレスl迄、メモリ8及び9の
アドレスが変化した後に、各メモリに累積度数分布表が
形成される。
ってゼロリセットされ、従って、メモリ8及び9には、
アドレス127からの値が累積された値が書き込まれる
。アドレス127からアドレスl迄、メモリ8及び9の
アドレスが変化した後に、各メモリに累積度数分布表が
形成される。
第9図Aは、AC係数の絶対値の最大値MAXを横軸と
し、発生度数を縦軸とした度数分布グラフである.この
度数分布が127の側から1に向かって累積されること
で、第9図Bに示す累積度数分布グラフが得られる。こ
の累積度数分布グラフから、AC係数に重み付け係数を
乗じた場合、最大値MAXがOとなるサブブロックの個
数が分り、送信すべきサブブロック数が分る.メモリ8
に形成された累積度数分布グラフが具体的に第10図に
示すものである時に、伝送すべきAt,Piのビット数
は、下記のように直ちに求めることができる。
し、発生度数を縦軸とした度数分布グラフである.この
度数分布が127の側から1に向かって累積されること
で、第9図Bに示す累積度数分布グラフが得られる。こ
の累積度数分布グラフから、AC係数に重み付け係数を
乗じた場合、最大値MAXがOとなるサブブロックの個
数が分り、送信すべきサブブロック数が分る.メモリ8
に形成された累積度数分布グラフが具体的に第10図に
示すものである時に、伝送すべきAt,Piのビット数
は、下記のように直ちに求めることができる。
*係数データをそのまま使った場合(モード1)Ai,
Piを送るべきサブブロック数:M1送信ビット数:8
M1 *係数データに172を乗じた場合(モード2)Ai,
Piを送るべきサブブロック数:M2送信ビット数二8
M2 *係数データに174を乗じた場合(モード3)At,
Piを送るべきサブブロック数;M3送信ビット数二8
M3 *係数データに1/8を乗じた場合(モード4)Ai,
Piを送るべきサブブロック数:M4送信ビット数二8
M4 *係数データにl/16を乗じた場合(モード5)Ai
,Piを送るべきサブブロック数二M5送信ビット数二
8M5 *係数データに1732を乗じた場合(モード6)Ai
,Piを送るべきサブブロック数:M6送信ビット数:
8M6 *係数データに1764を乗じた場合(モード7)Ai
,Piを送るべきサブブロック数:M7送信ビット数;
8M7 また、(1,/’−2)(172)” (1,I’2)
’等を乗じたものは、累積度数分布グラフの横軸の3.
6.12の値から直ぐにサブブロック数が分る.更に、
非線形量子化をする場合にも、同様にサブブロック数が
分る.このように、係数データ(AC係数)にある重み
付け係数を乗じた場合、送信すべきAi、Piのデータ
量が分ることは、このデータ量を所定量以下に抑えるバ
ッファリングが可能であることを意味する. 前述のように、度数分布メモリ8に累積度数分布表が形
成された後に、マルチプレクサ21は、アドレス発生器
42からのアドレスを選択する状態に切り替えられ、マ
ルチブレクサ23が0を選択する状態に切り替えられる
。アドレス発生器42は、(64,32,16,8,4
,2.1)と順次変化するアドレスを発生する。加算回
路22では、メモリ8からのデータが変更されないので
、上述のアドレスで読み出されたデータは、累積度数M
7,M6,M5,M4.M3,M2,Mlに他ならない
.これらの累積度数が乗算回路25で8倍されて、Ai
,Piを送るべきサブブロック数を示す乗算回路25の
出力が加算回路36に供給される。
Piを送るべきサブブロック数:M1送信ビット数:8
M1 *係数データに172を乗じた場合(モード2)Ai,
Piを送るべきサブブロック数:M2送信ビット数二8
M2 *係数データに174を乗じた場合(モード3)At,
Piを送るべきサブブロック数;M3送信ビット数二8
M3 *係数データに1/8を乗じた場合(モード4)Ai,
Piを送るべきサブブロック数:M4送信ビット数二8
M4 *係数データにl/16を乗じた場合(モード5)Ai
,Piを送るべきサブブロック数二M5送信ビット数二
8M5 *係数データに1732を乗じた場合(モード6)Ai
,Piを送るべきサブブロック数:M6送信ビット数:
8M6 *係数データに1764を乗じた場合(モード7)Ai
,Piを送るべきサブブロック数:M7送信ビット数;
8M7 また、(1,/’−2)(172)” (1,I’2)
’等を乗じたものは、累積度数分布グラフの横軸の3.
6.12の値から直ぐにサブブロック数が分る.更に、
非線形量子化をする場合にも、同様にサブブロック数が
分る.このように、係数データ(AC係数)にある重み
付け係数を乗じた場合、送信すべきAi、Piのデータ
量が分ることは、このデータ量を所定量以下に抑えるバ
ッファリングが可能であることを意味する. 前述のように、度数分布メモリ8に累積度数分布表が形
成された後に、マルチプレクサ21は、アドレス発生器
42からのアドレスを選択する状態に切り替えられ、マ
ルチブレクサ23が0を選択する状態に切り替えられる
。アドレス発生器42は、(64,32,16,8,4
,2.1)と順次変化するアドレスを発生する。加算回
路22では、メモリ8からのデータが変更されないので
、上述のアドレスで読み出されたデータは、累積度数M
7,M6,M5,M4.M3,M2,Mlに他ならない
.これらの累積度数が乗算回路25で8倍されて、Ai
,Piを送るべきサブブロック数を示す乗算回路25の
出力が加算回路36に供給される。
伝送すべきデータDATAiのデータ量を計算するため
に、上述のように、全てのAC係数の絶対値の発生度数
を求め、第10図と同様の累積度数分布グラフ(表)が
作成される.第10図がメモリ9に形成されたAC係数
の累積度数分布グラフとした場合、第6図のような送信
データに変換して伝送する時の送信ビット数は、次のよ
うになる.但し、ビット数は、累積度数分布グラフの横
軸であるAC係数の絶対値のビット数であり、また、A
i,Piと区別するために、度数の値として、Miに代
えてNiの参照符号を使用する。
に、上述のように、全てのAC係数の絶対値の発生度数
を求め、第10図と同様の累積度数分布グラフ(表)が
作成される.第10図がメモリ9に形成されたAC係数
の累積度数分布グラフとした場合、第6図のような送信
データに変換して伝送する時の送信ビット数は、次のよ
うになる.但し、ビット数は、累積度数分布グラフの横
軸であるAC係数の絶対値のビット数であり、また、A
i,Piと区別するために、度数の値として、Miに代
えてNiの参照符号を使用する。
*7ビットのAC係数のサンプル数二N7送信ビット数
:14N7ビット *6ビットのAC係数のサンプル数:N6−N7送信ビ
ット数:12 (N6−N7)ビット*5ビットのAC
係数のサンプル数:N5−N6送信ビット数: 10
(N5−N6)ビット*4ビットのAC係数のサンプル
数:N4−N5送信ビット数7 8 (N4−N5)ビ
,ント*3ビットのAC係数のサンプル数:N3−N4
送信ビット数:6 (N3−N4)ビ・ント*2ビット
のAC係数のサンプル数:N2−N3送信ビット数:
4 (N2−N3)ビット*lビットのAC係数のサン
プル数;Nl−N2送信ビット数7 2 (Nl−N2
)ビット従って、重み付け係数が1であるモード1の時
の伝送データ量の合計ビット数は、 2 (N1+N2+N3+N4+N5+N6+N7)ビ
ット と求まる,AC係数の絶対値が172倍されるモ一ド2
では、2ビットのAC係数が1ビットのAC係数となる
ように、AC係数のビット数が1ビット減少するから、
合計ビット数は、 1 2N7+1 0 (N6−N7)+8 (N5−N
6)+6 (N4−N5)+4 (N3−N4)+2(
N2−N3) =2 (N2+N3+N4+N5+N6+N7)ビット AC係数の絶対値が174倍されるモード3では、合計
ビット数は、 2 (N3+N4+N5+N6+N7)ビットAC係数
の絶対値が178倍されるモード4では、合計ビット数
は、 2 (N4+N5+N6+N7)ビットAC係数の絶対
値が1716倍されるモード5では、合計ビット数は、 2 (N5+N6+N7)ビット AC係数の絶対値が1732倍されるモード6では、合
計ビット数は、 2 (N6+N7)ビット AC係数の絶対値が1764倍されるモード7では、合
計ビット数は、 2N7ビット と求められる. また、Ai及びPiの場合と同様に、(1,I’2)(
IJ2)’ (1,/−2)S等を乗じたり或いは非線
形再量子化をする場合にも、同様に送信ビット数を求め
ることができる.このように、係数データ(AC係数)
にある重み付け係数を乗じた場合、送信すべきDATA
iのデータ量が分ることは、このデータ量を所定量以下
に抑えるバッファリングが可能であることを意味する. 前述のように、度数分布メモリ9に累積度数分布表が形
成された後に、送信ビット数が検出される。この検出の
ために、マルチプレクサ31は、アドレス発生器42か
らのアドレスを選択する状態に切り替えられ、マルチプ
レクサ33がレジスタ34の出力を選択する状態に切り
替えられる.アドレス発生器42は、前述のように、(
64,32.16,8,4,2.1)と順次変化するア
ドレスを発生する.加算回路22で、メモリ8からのデ
ータとレジスタ34に格納されている前のアドレスのデ
ータとが加算されるので、上述のアドレスで読み出され
たデータは、累積度数N7,(N7+N6).(N7+
N6+N5),(N7+N6+N5+N4).(N7+
N6+N5+N4+N3),(N7+N6+N5+N4
+N3+N2), (N7+N6+N5+N4+N3
+N2+N1)に他ならない。これらの累積度数が乗算
回路35で2倍されて、AC係数の送信ビット数を示す
乗算回路35の出力が加算回路36に供給される。
:14N7ビット *6ビットのAC係数のサンプル数:N6−N7送信ビ
ット数:12 (N6−N7)ビット*5ビットのAC
係数のサンプル数:N5−N6送信ビット数: 10
(N5−N6)ビット*4ビットのAC係数のサンプル
数:N4−N5送信ビット数7 8 (N4−N5)ビ
,ント*3ビットのAC係数のサンプル数:N3−N4
送信ビット数:6 (N3−N4)ビ・ント*2ビット
のAC係数のサンプル数:N2−N3送信ビット数:
4 (N2−N3)ビット*lビットのAC係数のサン
プル数;Nl−N2送信ビット数7 2 (Nl−N2
)ビット従って、重み付け係数が1であるモード1の時
の伝送データ量の合計ビット数は、 2 (N1+N2+N3+N4+N5+N6+N7)ビ
ット と求まる,AC係数の絶対値が172倍されるモ一ド2
では、2ビットのAC係数が1ビットのAC係数となる
ように、AC係数のビット数が1ビット減少するから、
合計ビット数は、 1 2N7+1 0 (N6−N7)+8 (N5−N
6)+6 (N4−N5)+4 (N3−N4)+2(
N2−N3) =2 (N2+N3+N4+N5+N6+N7)ビット AC係数の絶対値が174倍されるモード3では、合計
ビット数は、 2 (N3+N4+N5+N6+N7)ビットAC係数
の絶対値が178倍されるモード4では、合計ビット数
は、 2 (N4+N5+N6+N7)ビットAC係数の絶対
値が1716倍されるモード5では、合計ビット数は、 2 (N5+N6+N7)ビット AC係数の絶対値が1732倍されるモード6では、合
計ビット数は、 2 (N6+N7)ビット AC係数の絶対値が1764倍されるモード7では、合
計ビット数は、 2N7ビット と求められる. また、Ai及びPiの場合と同様に、(1,I’2)(
IJ2)’ (1,/−2)S等を乗じたり或いは非線
形再量子化をする場合にも、同様に送信ビット数を求め
ることができる.このように、係数データ(AC係数)
にある重み付け係数を乗じた場合、送信すべきDATA
iのデータ量が分ることは、このデータ量を所定量以下
に抑えるバッファリングが可能であることを意味する. 前述のように、度数分布メモリ9に累積度数分布表が形
成された後に、送信ビット数が検出される。この検出の
ために、マルチプレクサ31は、アドレス発生器42か
らのアドレスを選択する状態に切り替えられ、マルチプ
レクサ33がレジスタ34の出力を選択する状態に切り
替えられる.アドレス発生器42は、前述のように、(
64,32.16,8,4,2.1)と順次変化するア
ドレスを発生する.加算回路22で、メモリ8からのデ
ータとレジスタ34に格納されている前のアドレスのデ
ータとが加算されるので、上述のアドレスで読み出され
たデータは、累積度数N7,(N7+N6).(N7+
N6+N5),(N7+N6+N5+N4).(N7+
N6+N5+N4+N3),(N7+N6+N5+N4
+N3+N2), (N7+N6+N5+N4+N3
+N2+N1)に他ならない。これらの累積度数が乗算
回路35で2倍されて、AC係数の送信ビット数を示す
乗算回路35の出力が加算回路36に供給される。
加算回路36からの送信ビット数(但し,固定のビット
数が除外されている)が比較回路37において目標値と
比較され、目標値との大小関係が検出される.比較回路
37の比較出力から、より送信ビット数を減少させるモ
ードに移行することが必要かどうかがモード発生器4l
で判断される.例えばAC係数に乙の重み付け係数を乗
じるモード2に移行した時の送信ビット数を求めるため
に、アドレス発生器42から(64.32,16.8,
4,2)のアドレスが出力され、このアドレスで上述と
同様に計算された送信ビット数と目標値との大小関係が
判断される. 以上のように、送信ビット数が目標値より小となるモー
ドが決定され、バッファメモリ5で遅延されたAC係数
にモードと対応する重み付け係数が重み付け回路10で
乗算される。
数が除外されている)が比較回路37において目標値と
比較され、目標値との大小関係が検出される.比較回路
37の比較出力から、より送信ビット数を減少させるモ
ードに移行することが必要かどうかがモード発生器4l
で判断される.例えばAC係数に乙の重み付け係数を乗
じるモード2に移行した時の送信ビット数を求めるため
に、アドレス発生器42から(64.32,16.8,
4,2)のアドレスが出力され、このアドレスで上述と
同様に計算された送信ビット数と目標値との大小関係が
判断される. 以上のように、送信ビット数が目標値より小となるモー
ドが決定され、バッファメモリ5で遅延されたAC係数
にモードと対応する重み付け係数が重み付け回路10で
乗算される。
以上の説明から明らかなように、各モードにおける1フ
ィールド当たりの送信ビット数は、次の式で表すことが
できる。
ィールド当たりの送信ビット数は、次の式で表すことが
できる。
*係数データをそのまま使用するモード1の場合16X
2700+8Ml+2 (N1+N2+N 3 +N
4 +N 5 +N 6 +N 7 )ビット*係数デ
ータが172倍されるモード2の場合16X2700+
8M2+2 (N2+N3十N4+N5+N6+N7)
ビット *係数データが174倍されるモード3の場合16X2
700+8M3+2 (N3+N4++N5+N6+N
7)ビット 本係数データが178倍されるモード4の場合16X2
700+8M4+2 (N4+N5++N6+N7)ビ
ット *係数データが1/l6倍されるモード5の場合16X
2700+8M5+2 (N5+N6+N7)ビット *係数データが1/32倍されるモード6の場合16X
2700+8M6+2 (N6+N7)ビット *係数データが1764倍されるモード7の場合16X
2700+8M7+2N7ビットC.他の実施例 この発明の他の実施例では、DCT用の(8×8)の画
像ブロックと対応する係数データの中で、直流成分のD
Cと有意な交流成分のデータとが伝送される.即ち、上
述の実施例のように、ブロックがサブブロックに分割さ
れない. 第11図は、他の実施例における1ブロックの送信デー
タを示す。先頭に直流成分のデータDC(8ビット)が
位置し、次に、有意な交流成分のアドレスコードADi
が位置し、その後に係数データACiが位置する。1ブ
ロックで64個の係数データが発生するので、各係数デ
ータが所定の順序例えばジグザク走査の順序で(0〜6
3)(但し、0:直流成分のデータに対するアドレス)
のアドレスが付される。係数データActは、一実施例
と同様に、第6図に示す規則に従って原データが変換さ
れたデータである。最後の交流成分の係数データの後に
、1ブロックの送信データの最後を示すデータEOBが
挿入される。
2700+8Ml+2 (N1+N2+N 3 +N
4 +N 5 +N 6 +N 7 )ビット*係数デ
ータが172倍されるモード2の場合16X2700+
8M2+2 (N2+N3十N4+N5+N6+N7)
ビット *係数データが174倍されるモード3の場合16X2
700+8M3+2 (N3+N4++N5+N6+N
7)ビット 本係数データが178倍されるモード4の場合16X2
700+8M4+2 (N4+N5++N6+N7)ビ
ット *係数データが1/l6倍されるモード5の場合16X
2700+8M5+2 (N5+N6+N7)ビット *係数データが1/32倍されるモード6の場合16X
2700+8M6+2 (N6+N7)ビット *係数データが1764倍されるモード7の場合16X
2700+8M7+2N7ビットC.他の実施例 この発明の他の実施例では、DCT用の(8×8)の画
像ブロックと対応する係数データの中で、直流成分のD
Cと有意な交流成分のデータとが伝送される.即ち、上
述の実施例のように、ブロックがサブブロックに分割さ
れない. 第11図は、他の実施例における1ブロックの送信デー
タを示す。先頭に直流成分のデータDC(8ビット)が
位置し、次に、有意な交流成分のアドレスコードADi
が位置し、その後に係数データACiが位置する。1ブ
ロックで64個の係数データが発生するので、各係数デ
ータが所定の順序例えばジグザク走査の順序で(0〜6
3)(但し、0:直流成分のデータに対するアドレス)
のアドレスが付される。係数データActは、一実施例
と同様に、第6図に示す規則に従って原データが変換さ
れたデータである。最後の交流成分の係数データの後に
、1ブロックの送信データの最後を示すデータEOBが
挿入される。
他の実施例では、サブブロック構成を用いないので、上
述の実施例と異なり、最大値検出回路7及び度数分布メ
モリ8が必要でない.従って、バッファリング処理と関
連した構成は、第12図に示されるものである。
述の実施例と異なり、最大値検出回路7及び度数分布メ
モリ8が必要でない.従って、バッファリング処理と関
連した構成は、第12図に示されるものである。
絶対値化回路6からのAC係数の絶対値がマルチプレク
サ3lに供給され、マルチプレクサ31の出力信号が度
数分布メモリ9に対して、7ビットのアドレスとして供
給される。
サ3lに供給され、マルチプレクサ31の出力信号が度
数分布メモリ9に対して、7ビットのアドレスとして供
給される。
度数分布メモリSから読み出されたデータが加算回路3
2に供給され、加算回路32でマルチプレクサ33の出
力と加算される。マルチプレクサ33には、+1及びレ
ジスタ34の出力信号とが供給され、これらの入力信号
の一つが選択的に加算回路32に供給される.加算回路
32の出力゛信号がレジスタ34に供給される.レジス
タ34の出力信号が上述のように、マルチプレクサ33
にフィードバックされる.また、レジスタ34の出力信
号が乗算回路35を介することで2倍とされると共に、
乗算回路48を介することで6倍とされる.乗算回路3
5及び48の出力が加算回路49に供給され、加算回路
49の出力信号が比較回路37に供給される.乗算回路
35からは、AC係数データの送信ビット数を示すデー
タが得られ、乗算回路48からは、アドレスコードの送
信ビット数を示すデータが得られ、加算回路49から両
者の和のデータが得られる. 比較回路37には、端子38から送信ビット数の目標値
が供給され、計算された送信ビット数と目標値の大小関
係が検出される. 比較回路37の比較出力信号が破線で囲んで示すコント
ロール信号発生回路l1のモード発生器41に供給され
る。コントロール信号発生器11は、上述の一実施例と
同様に、アドレス発生器42及びレジスタ43を有する
。
2に供給され、加算回路32でマルチプレクサ33の出
力と加算される。マルチプレクサ33には、+1及びレ
ジスタ34の出力信号とが供給され、これらの入力信号
の一つが選択的に加算回路32に供給される.加算回路
32の出力゛信号がレジスタ34に供給される.レジス
タ34の出力信号が上述のように、マルチプレクサ33
にフィードバックされる.また、レジスタ34の出力信
号が乗算回路35を介することで2倍とされると共に、
乗算回路48を介することで6倍とされる.乗算回路3
5及び48の出力が加算回路49に供給され、加算回路
49の出力信号が比較回路37に供給される.乗算回路
35からは、AC係数データの送信ビット数を示すデー
タが得られ、乗算回路48からは、アドレスコードの送
信ビット数を示すデータが得られ、加算回路49から両
者の和のデータが得られる. 比較回路37には、端子38から送信ビット数の目標値
が供給され、計算された送信ビット数と目標値の大小関
係が検出される. 比較回路37の比較出力信号が破線で囲んで示すコント
ロール信号発生回路l1のモード発生器41に供給され
る。コントロール信号発生器11は、上述の一実施例と
同様に、アドレス発生器42及びレジスタ43を有する
。
レジスタ43からのモード制御信号MDが破線で囲んで
示す重み付け回路10に供給される。重み付け回路lO
は、モード制御信号MDとカウンタ45で発生したサブ
ブロック番号とがアドレスとして供給され、重み付け係
数を発生するROM44と、バッファメモリ5からの係
数データとROMへ4から読み出された重み付け係数と
を乗算する乗算回路46とで構成されている。
示す重み付け回路10に供給される。重み付け回路lO
は、モード制御信号MDとカウンタ45で発生したサブ
ブロック番号とがアドレスとして供給され、重み付け係
数を発生するROM44と、バッファメモリ5からの係
数データとROMへ4から読み出された重み付け係数と
を乗算する乗算回路46とで構成されている。
上述の一実施例と同様に、lフィールド当たりの送信ビ
ット数を目標値より小に制御するには、モード1の時(
即ち、重み付け係数が1の時)に送信ビット数が計算さ
れ、この送信ビ・ノト数と目標値とが比較回路37で比
較され、目標値より送信ビット数が小さい時には、モー
ド1で重み付けされたAC係数が送信され、逆に、目標
値より送信ビット数が大きい時には、モード2の時(即
ち、重み付け係数が%の時)の送信ビット数が計算され
、この送信ビット数と目標値とが比較される.目標値よ
り送信ビット数が少なくなる迄、モードlからモード7
に向かってモードが順次変えられる. 送信ビット数の計算について、2700ブロック/フィ
ールドを例として説明する. まず、送信データ(第11図参照)中の直流成分のデー
タ及びブロックの最後を示すデータEOBは、全てのブ
ロックで送信しなければならない.つまり、(8+14
)X2700−59400ビット/フィールドは、固定
のデータ量である,アドレスコードADi及びAC係数
データACiのビット数は、可変で、これらのビット数
を知ることが必要である.比較回路37では、可変のビ
ット数に関する比較がなされる. 伝送すべきアドレスコードADi(6ビット)及び交流
成分のデータACiのデータ量を計算するために、上述
の一実施例と同様に、全てのAC係数の絶対値の発生度
数を求め、累積度数分布グラフ(表)が作成される.第
10図がメモリ9に形成されたAC係数の累積度数分布
グラフとした場合、第6図のような送信データに変換し
て伝送する時の送信ビット数は、次のようになる。但し
、ビット数は、累積度数分布グラフの横軸であるAC係
数の絶対値のビット数であり、また、At、Piと区別
するために、度数の値として、Miに代えてNiの参照
符号を使用する. *7ビットのAC係数のサンプル数;N7送信アドレス
ビット数:6N7 送信データピット数:14N7 *6ビットのAC係数のサンプル数:N6−N7送信ア
ドレスビット数: 6 (N6−N7)送信データビッ
ト数:12 (N6−N7)*5ビットのAC係数のサ
ンプル数:N5−N6送信アドレスビット数: 6 (
N5−N6)送信データピット数7 10 (N5−N
6)*4ビットのAC係数のサンプル数:N4−N5送
信アドレスビット数: 6 (N4−N5)送信データ
ビット数: 8 (N4−N5)*3ビットのAC係数
のサンプル数:N3−N4送信アドレスビット数7 6
(N3−N4)送信データピット数: 6 (N3−
N4)*2ビットのAC係数のサンプル数:N2−N3
送信アドレスビット数: 6 (N2−N3)送信デー
タピット数7 4 (N2−N3)*1ビットのAC係
数のサンプル数:N1−N2送信アドレスビット数:
6 (Nl−N2)送信ビット数: 2 (Nl−N2
) 従って、重み付け係数が1であるモードlの時の伝送デ
ータ量の合計ビット数は、 6N1+2 (Nl十N2+N3+N4+N5+N6+
N7)ビット と求まる。AC係数の絶対値が夫々172倍.172倍
,l78倍. 1/16倍.1/32倍.1764倍さ
れるモード2からモード7における合計ビット数は、上
述と同様に求められる. これらの各モードにおけるAC係数に関する送信ビット
数の演算は、メモリ9に格納された累積度数分布データ
を参照して上述の一実施例と同様に行うことができ、加
算回路49から送信ビット数を示すデータが発生する.
求められた送信ビット数が目標値より少なくなるモード
が決定され、このモードに応じた重み付けが重み付け回
路10でなされる。
ット数を目標値より小に制御するには、モード1の時(
即ち、重み付け係数が1の時)に送信ビット数が計算さ
れ、この送信ビ・ノト数と目標値とが比較回路37で比
較され、目標値より送信ビット数が小さい時には、モー
ド1で重み付けされたAC係数が送信され、逆に、目標
値より送信ビット数が大きい時には、モード2の時(即
ち、重み付け係数が%の時)の送信ビット数が計算され
、この送信ビット数と目標値とが比較される.目標値よ
り送信ビット数が少なくなる迄、モードlからモード7
に向かってモードが順次変えられる. 送信ビット数の計算について、2700ブロック/フィ
ールドを例として説明する. まず、送信データ(第11図参照)中の直流成分のデー
タ及びブロックの最後を示すデータEOBは、全てのブ
ロックで送信しなければならない.つまり、(8+14
)X2700−59400ビット/フィールドは、固定
のデータ量である,アドレスコードADi及びAC係数
データACiのビット数は、可変で、これらのビット数
を知ることが必要である.比較回路37では、可変のビ
ット数に関する比較がなされる. 伝送すべきアドレスコードADi(6ビット)及び交流
成分のデータACiのデータ量を計算するために、上述
の一実施例と同様に、全てのAC係数の絶対値の発生度
数を求め、累積度数分布グラフ(表)が作成される.第
10図がメモリ9に形成されたAC係数の累積度数分布
グラフとした場合、第6図のような送信データに変換し
て伝送する時の送信ビット数は、次のようになる。但し
、ビット数は、累積度数分布グラフの横軸であるAC係
数の絶対値のビット数であり、また、At、Piと区別
するために、度数の値として、Miに代えてNiの参照
符号を使用する. *7ビットのAC係数のサンプル数;N7送信アドレス
ビット数:6N7 送信データピット数:14N7 *6ビットのAC係数のサンプル数:N6−N7送信ア
ドレスビット数: 6 (N6−N7)送信データビッ
ト数:12 (N6−N7)*5ビットのAC係数のサ
ンプル数:N5−N6送信アドレスビット数: 6 (
N5−N6)送信データピット数7 10 (N5−N
6)*4ビットのAC係数のサンプル数:N4−N5送
信アドレスビット数: 6 (N4−N5)送信データ
ビット数: 8 (N4−N5)*3ビットのAC係数
のサンプル数:N3−N4送信アドレスビット数7 6
(N3−N4)送信データピット数: 6 (N3−
N4)*2ビットのAC係数のサンプル数:N2−N3
送信アドレスビット数: 6 (N2−N3)送信デー
タピット数7 4 (N2−N3)*1ビットのAC係
数のサンプル数:N1−N2送信アドレスビット数:
6 (Nl−N2)送信ビット数: 2 (Nl−N2
) 従って、重み付け係数が1であるモードlの時の伝送デ
ータ量の合計ビット数は、 6N1+2 (Nl十N2+N3+N4+N5+N6+
N7)ビット と求まる。AC係数の絶対値が夫々172倍.172倍
,l78倍. 1/16倍.1/32倍.1764倍さ
れるモード2からモード7における合計ビット数は、上
述と同様に求められる. これらの各モードにおけるAC係数に関する送信ビット
数の演算は、メモリ9に格納された累積度数分布データ
を参照して上述の一実施例と同様に行うことができ、加
算回路49から送信ビット数を示すデータが発生する.
求められた送信ビット数が目標値より少なくなるモード
が決定され、このモードに応じた重み付けが重み付け回
路10でなされる。
d.変形例
上述の実施例では、1フィールド内のデータを(8X8
)等の画像ブロックに分割している。しかし、1フレー
ム内のデータをブロックに分割しても良い.また、圧縮
率の向上のために、2フレームの画像データからブロッ
クを形成しても良い.また、フォーマット化回路12に
おいて、エラー訂正符号化、同期パターンの付加等の処
理を行っても良い。これらの処理で増加する送信ビット
数は、固定の量である. 入力画像信号がテレビジョン信号の輝度信号の場合に限
らず、コンポーネントカラー映像信号であっても良い.
コンポーネントを同時化して処理しても良く、また、コ
ンポーネントを別個に処理しても良い。
)等の画像ブロックに分割している。しかし、1フレー
ム内のデータをブロックに分割しても良い.また、圧縮
率の向上のために、2フレームの画像データからブロッ
クを形成しても良い.また、フォーマット化回路12に
おいて、エラー訂正符号化、同期パターンの付加等の処
理を行っても良い。これらの処理で増加する送信ビット
数は、固定の量である. 入力画像信号がテレビジョン信号の輝度信号の場合に限
らず、コンポーネントカラー映像信号であっても良い.
コンポーネントを同時化して処理しても良く、また、コ
ンポーネントを別個に処理しても良い。
変換符号としては、コサイン変換に限らず、直交変換等
を使用しても良い. (発明の効果〕 この発明は、フィードフォワード制御で送信の必要なデ
ータ量を目標値より小に制御できるので、フィードバッ
ク制御と異なり、発振等の問題が生じない.また、この
発明は、1フィールド或いは1フレーム等の単位でデー
タ量を正確に制御でき、ディジタルVTRに適用して好
適である。更に、この発明は、ソーティング回路等の複
雑な回路を必要としないので、回路規模が大きくならな
い利点がある.
を使用しても良い. (発明の効果〕 この発明は、フィードフォワード制御で送信の必要なデ
ータ量を目標値より小に制御できるので、フィードバッ
ク制御と異なり、発振等の問題が生じない.また、この
発明は、1フィールド或いは1フレーム等の単位でデー
タ量を正確に制御でき、ディジタルVTRに適用して好
適である。更に、この発明は、ソーティング回路等の複
雑な回路を必要としないので、回路規模が大きくならな
い利点がある.
第1図はこの発明の一実施例の全体システムを示すブロ
ック図、第2図はブロックの一例を示す略線図、第3図
は固定の重み付け係数を示す略線図、第4図はサブブロ
ックの説明に用いる路線図、第5図は送信データの構成
を示す略線図、第6図は送信データへのコード変換の説
明に用いる略線図、第7図はこの発明の一実施例の一部
の詳細なブロック図、第8図はバッファリングの構成の
変形例のブロック図、第9図及び第lO図はバッファリ
ング処理の説明に用いる略線図、第11図はこの発明の
他の実施例の送信データの構成を示す略線図、第12図
はこの発明の他の実施例の一部のブロック図、第13図
は従来技術の説明に用いるブロック図である. 図面における主要な符号の説明 2:ブロック化回路、 3:コサイン変換回路、 5:バッファメモリ、 7:AC係数データの最大値MAX検出回路、8,9:
度数分布メモリ、 10:重み付け回路、 11:コントロール信号発生回路、 12:フォーマット化回路、 l3:出力端子。
ック図、第2図はブロックの一例を示す略線図、第3図
は固定の重み付け係数を示す略線図、第4図はサブブロ
ックの説明に用いる路線図、第5図は送信データの構成
を示す略線図、第6図は送信データへのコード変換の説
明に用いる略線図、第7図はこの発明の一実施例の一部
の詳細なブロック図、第8図はバッファリングの構成の
変形例のブロック図、第9図及び第lO図はバッファリ
ング処理の説明に用いる略線図、第11図はこの発明の
他の実施例の送信データの構成を示す略線図、第12図
はこの発明の他の実施例の一部のブロック図、第13図
は従来技術の説明に用いるブロック図である. 図面における主要な符号の説明 2:ブロック化回路、 3:コサイン変換回路、 5:バッファメモリ、 7:AC係数データの最大値MAX検出回路、8,9:
度数分布メモリ、 10:重み付け回路、 11:コントロール信号発生回路、 12:フォーマット化回路、 l3:出力端子。
Claims (1)
- 【特許請求の範囲】 (n×n)の画素からなるブロックに対し、変換符号化
を行う手段と、 上記変換符号化で得られた(n^2−1)個の交流成分
のデータの単位期間における発生度数を検出し、上記発
生度数を累積して累積度数分布データを形成する手段と
、 上記累積度数分布データから上記単位期間における発生
データ量を演算し、上記発生データ量を目標とするデー
タ量より少ないものに制御する手段とを備え、 上記変換符号化で得られた直流成分のデータと上記制御
された交流成分のデータとを伝送するようにしたデータ
伝送装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1059258A JPH02238787A (ja) | 1989-03-10 | 1989-03-10 | データ伝送装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1059258A JPH02238787A (ja) | 1989-03-10 | 1989-03-10 | データ伝送装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02238787A true JPH02238787A (ja) | 1990-09-21 |
Family
ID=13108172
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1059258A Pending JPH02238787A (ja) | 1989-03-10 | 1989-03-10 | データ伝送装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02238787A (ja) |
-
1989
- 1989-03-10 JP JP1059258A patent/JPH02238787A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0385654B1 (en) | Highly efficient coding apparatus | |
JP2633793B2 (ja) | 映像データの可変長符号化/復号化方法及び装置 | |
JP2000125297A (ja) | 連続画像の符号化方法及び復号化方法 | |
JPH0258814B2 (ja) | ||
JP2921358B2 (ja) | 画像符号化装置 | |
CN1115898A (zh) | 用在图象信号解码***中的改进的后处理方法 | |
JPH02238787A (ja) | データ伝送装置 | |
JP3017745B2 (ja) | データ伝送方法 | |
JP2785209B2 (ja) | データ伝送装置 | |
US5726712A (en) | Reduced bit number motion vector detection | |
JPH02226887A (ja) | データ伝送装置 | |
JP3337160B2 (ja) | 画像処理方法及び画像処理装置 | |
JP2789585B2 (ja) | 高能率符号化装置 | |
JPH06197223A (ja) | 画像読取り装置 | |
JPH02311085A (ja) | 画像信号圧縮符号化装置 | |
JP2887843B2 (ja) | 画像データ復元方法および装置 | |
JPH01267781A (ja) | 階調画像データの圧縮方法 | |
JPH0344269A (ja) | 画像データ伝送装置 | |
JP3337699B2 (ja) | 画像処理装置およびその方法 | |
JP3356337B2 (ja) | 画像処理装置及び画像処理方法 | |
KR0134358B1 (ko) | 가변 스캔방법을 이용한 부호화 및 복호화시스템 | |
US5764168A (en) | Runlength coding method and apparatus for use in a video signal encoding system | |
KR0134359B1 (ko) | 가변 스캔영역을 이용한 부호화 및 복호화시스템 | |
JPH04177916A (ja) | 画像データ符号化回路 | |
JP2878826B2 (ja) | 画像信号の符号化方法及びその装置 |