JPH02238787A - データ伝送装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ディジタル画像信号を２次元コサイン変換
（ｄｉｓｃｒｅｔｅ　ｃｏｓｉｎｅ　ｔｒａｎｓｆｏｒ
ｍ）等の２次元変換符号化により符号化することでデー
タ量を圧縮するデータ伝送装置、特に、伝送データのデ
ータ量を所定値以下に制御するバッファリングに関する
． 〔発明の概要〕 この発明では、（ｎ×ｎ）の画素からなる２次元の画像
ブロックに対し、コサイン変換等の変換符号化が行われ
、変換符号化で得られた直流成分のデータは、所定ビッ
ト数で伝送されると共に、（ｎ”−１）個の交流成分の
データは、ｌフィールド、１フレーム等の単位期間にお
ける発生度数が検出され、この発生度数が累積度数分布
データに変換され、累積度数分布データを参照して、単
位期間における発生データ量が目標の伝送データ量より
少ないものに制御される． 〔従来の技術〕 画像信号の冗長度を抑圧するために、所定数の画素から
なるブロックに画面を分割し、ブロック毎に原画像信号
の特徴と合った変換軸で線形変換を行う変換符号化が知
られている．変換符号化としては、アダマール変換，コ
サイン変換等が知られている．従来のコサイン変換符号
化装置は、例えば第１３図に示すような構成を有してい
る．第１３図において、５１で示す入力端子には、標本
化された離散的な画像信号ｆ　（ｊ　，　ｋ）が供給さ
れる． この入力信号がコサイン変換（ＤＣＴ変換）回路５２に
供給される．コサイン変換回路５２では、２次元コサイ
ン変換がなされる．２次元コサイン変換では、次式で示
される信号処理がなされる．但し、原データは、１ブロ
ックが（ｎ×ｎ）サンプルの２次元データｆ（ｊ，ｋ）
（ｊ，ｋ＝０，ｌ，．．．，ｎ−１）とする． Ｕ．ν＝０．１，．．．．ｎ−１ コサイン変換回路５２からの係数値Ｆ（ｕ，ｖ）がブロ
ック走査回路５３に供給され、ブロック内の係数データ
が直流成分から高周波成分に向かってジグザグ走査で出
力される．ブロック走査回路５３からの係数データが再
量子化回路５４に供給される．再量子化回路５４では、
係数データがバンファコントロール回路５８からの量子
化ステップで量子化される。再量子化回路５４の出力信
号がソーティング回路５５に供給される。ソーティング
回路５５では、振幅の絶対値の順序で係数データがソー
ティングされた後、振幅とアドレスの両方が差分される
。ソーティング回路５５からの差分信号が可変長符号化
回路５６に供給される．可変長符号化回路５６では、ラ
ンレングス符号化及びハフマン符号化により、所定ビッ
ト数のコード信号に変換される。

可変長符号化回路５６からのコード信号がバッファメモ
リ５７に供給される。バッファメモリ５７は、可変長符
号化回路５６からのコード信号の伝送レートを伝送路の
レートを超えない範囲のレートに変換するために設けら
れている．バツファメモリ５７の入力側のデータレート
は、可変のものであるが、バッファメモリ５７の出力側
のデータレートが略々一定となる．バツファメモリ５７
からの出力データが端子５９に取り出される．バッファ
メモリ５７において、伝送データ量の変動が検出され、
検出信号がバッファコントロール回路５８に供給される
。

バッファコントロール回路５８は、再量子化回路５４の
量子化ステップを制御し、また、可変長符号化回路５６
におけるスレッショルデイングによって、伝送される係
数データが所定のデータ量となるように制御する．スレ
ッショルデイングは、絶対値がしきい値より大きい係数
データからしきい値を減算する処理である．但し、直流
成分の係数データＦ（０．０）は、スレッシツルデイン
グの対象から除かれる． 〔発明が解決しようとする課題〕 上述のようなフィードバック型のバッファリングは、バ
ッファメモリ５７がオーバーフローしそうになると、バ
ッファメモリ５７への入力データのレートを低下させ、
逆に、バッファメモリ５７がアンダーフローしそうにな
ると、バッファメモＩＪ５７への人力データのレートを
上昇させるように、バッファコントロール回路５８によ
り量子化ステップ及びしきい値をフィードバック制御し
ている．フィードバック制御のために、帰還量に対する
感度を上げ過ぎると、目標値付近で発振し、逆に感度を
下げ過ぎると、収束に時間がかかる問題が生じる．収束
に時間がかかる時には、バッファメモリ５７の容量を増
やす必要がある。このように、従来のバッファリング処
理は、実用に当たっては、相当のノウハウが必要な問題
点があった。

また、従来のフィードバック型のバッファリング装置は
、ソーティング回路５５及びスレッショルディング回路
等の？ｊ［９４１な回路を必要とする欠点があった。

更に、従来の方式は、伝送データ量を長い期間で平均的
に所定値以下に抑えることができるが、ディジタルＶＴ
Ｒのように、テレビジョン信号の１フィールド或いは１
フレーム単位で、正確にデータ景を制御することが難し
い欠点があった．従って、この発明の目的は、スレツシ
ョルデイング回路、ソーティング回路のような複雑な回
路を必要とせずに、フィードフォワード型のバツファリ
ングにより、１フィールド或いはｌフレーム単位でデー
タレートを一定レートとすることができるデータ伝送装
置を提供することにある。

本願出願人は、先に変換符号化で得られた係数データを
ＡＤＲＣ　（ダイナミックレンジＤＲに適応した符号）
で符号化し、符号化出力のデータ量を所定値以下に抑え
るデータ伝送装置を提案している（特願昭６３−２４５
２２７号明細書参照）。

この方式は、従来のフィードバック型のバツファリング
の問題点を解決でき、また、データの圧縮率を高くでき
る．しかし、ＡＤＲＣ符号化装置を一夕の誤差の増加の
問題があった． この発明は、変換符号化で得られた係数データ自体のデ
ータ量を制御することで、先に提案されている方式と異
なるものである． （課題を解決するための手段〕 この発明では、（ｎ×ｎ）（例えばｎ＝８）の画素から
なるブロックに対し、変換符号化を行う回路３と、 変換符号化で得られた（ｎ”−１）個の交流成分のデー
タの単位期間における発生度数を検出し、発生度数を累
積して累積度数分布データを形成する回路９と、 累積度数分布データから単位期間における発生データ量
を演算し、上記発生データ量を目標とするデータ量より
少ないものに制御する回路ｌ１、３７とを備え、 変換符号化で得られた直流成分のデータＤＣと制御され
た交流成分のデータＤＡＴＡ　ｉとが伝送される。

〔作用〕

変換符号化例えばコサイン変換で得られた係数データの
中で、直流成分は、原データとして伝送される。交流成
分は、０でない有意なデータＤＡＴＡｉのみが伝送され
る。伝送することが必要なデータ量は、固定のデータ量
である直流成分に関してのデータ量と計算された交流成
分に関する係数データとの和である．求められたデータ
量が伝送路の容量に応じて定まる目標値と比較され、デ
ータ量が目標値より小となるように、交流成分に関して
、データ量が制御される。交流成分に対して、重み付け
、非線形量子化等で、データ量が目標値より小にフィー
ドフォワード制御される．〔実施例〕 以下、この発明の実施例について図面を参照して説明す
る．この説明は、下記の項目に従ってなされる。

ａ．一実施例の全体システム ｂ．バッファリング処理 Ｃ．他の実施例 ｄ．変形例 ａ．一実施例の全体システム 第１図において、１で示す入力端子に標本化された離散
的な画像信号が供給され、入力ディジタル画像信号がブ
ロック化回路２に供給される．ブロック化回路２では、
フィールド内のディジタル画像信号が走査順序からブロ
ックの順序に変換される。第２図は、ＤＣＴ用の画像ブ
ロックの一例を示し、水平方向に８画素、垂直方向に８
ラインの（８Ｘ８）の２次元ブロックが形成される。ラ
イン数が５２５の方式で、１フィールドの有効ライン数
が２４０、■ラインの有効サンプル数が７２０の場合で
は、 （７２０ｘ２４０）＋　（８ｘ８）＝２７００個のブロ
ックが１フィールド内に含まれる。

このブロック化回路２の出力信号がコサイン変換（ＤＣ
Ｔ変換）回路３に供給される．コサイン変換回路３では
、従来と同様の処理により、２次元コサイン変換がなさ
れる．コサイン変換回路３からブロックサイズと対応す
る（８Ｘ８）の係数テーブルが得られる．この係数テー
ブルにおいて、各係数値データは、例えば１ビットの符
号（±）ビットを含む８ビットのデータである．コサイ
ン変換回路３からの係数データが重み付け回路４に供給
される．重み付け回路４では、（Ｂｘｓ）の係数テーブ
ルに対して第３図に示すような固定の重み付け係数が乗
じられる．この重み付け係数は、ＤＣ（直流）成分に対
してはｌとされ、次数が高いＡＣ（交流）成分程、重み
付け係数が小とされている．即ち、重要度が高い係数ほ
ど大きい重み付け係数が乗じられる．重み付け回路４か
らの係数データが１フィールドメモリで構成されたバッ
ファメモリ５及び絶対値化回路６に供給される．絶対値
化回路６で絶対値に変換された係数データが最大値検出
回路７及び度数分布メモリ９に供給され、最大値検出回
路７の出力信号が度数分布メモリ８に供給される。

最大値検出回路７は、ＤＣＴ用のブロックを更に分割し
たサブブロック毎にＡＣ係数の絶対値の最大値ＭＡＸを
検出する。上述の（８ｘ８）のブロックが第４図Ａに示
すように、（２Ｘ２）の１６個のサブブロックに更に分
割される。サブブロックに対しては、第４図Ｂに示すよ
うに、ジグザグ走査の順序でＯ〜１５の番号付けがなさ
れ、サブブロックのアドレスは、この番号に対応する４
ビットで表現される．サブブロック内のサンプル番号は
、第４図Ｃに示すように定められている。

度数分布メモリ８及び９は、後述するバッファリング処
理のために設けられている．一方の度数分布メモリ８に
は、絶対値に変換されたＡＣ係数のサブブロック内の最
大値ＭＡＸの度数分布が記憶され、次にこの最大値ＭＡ
Ｘが１フィールド期間で累積され、累積度数分布表が形
成される。他方の度数分布メモリ９には、絶対値に変換
されたＡＣ係数の度数分布が記憶され、次にこの値が１
フィールド期間で累積され、累積度数分布表が形成され
る． バッファメモリ５は、バッファリング処理の単位期間で
あるｌフィールドのメモリ容量を有し、バッファメモリ
５からの係数データが重み付け回路１０に供給される．
重み付け回路ＩＯは、バッファリング処理のために設け
られており、ｌフィールド当たりの送信データ量（送信
ビット数）が目標とする所定値を超えないように、制御
された重み付け係数が係数データに乗じられる．重み付
け係飲の最大値が１であり、１／２．１／４．１／８　
．１／１６．１／３２．　１／６４と重み付け係数が小
となるほど、送信すべきデータ量が減少する．バッファ
リング処理の対象とされるのは、ＡＣ成分であって、重
要度が高いＤＣ成分は、原データのままで伝送される。

度数分布メモリ８．９に対するアドレス、重み付け回路
１０に対して重み付け係数を指定するためのモード信号
等がコントロール信号発生回路ｌｌで形成される．重み
付け回路１０からの係数データとモード信号とがフォー
マット化回路１２に供給され、送信データがフォーマッ
ト化回路１２の出力端子１３から発生し、伝送路に送出
される．伝送路の一例は、磁気記録／再生のプロセスで
ある．フォーマット化回路１２では、伝送用の同期パタ
ーンの付加、エラー訂正符号化の処理等が必要に応じて
なされる．送信ビット数の計算等の処理は、入力データ
のデータ欠落期間（垂直プランキング期間）内で行うこ
とができ、次のフィールド期間でバッファメモリ５から
読み出されるデータに対して、前のフィールドで決定さ
れたモードに応じた重み付け処理がなされる。

第５図は、送信データの構成を示す．送信データは、最
初にサブブロックＯのデータが位置し、次にサブブロッ
ク内のデータが全てＯでないサブブロックのデータが順
次位置する構成を有している．第５図において、ＤＣは
、サブブロック０の第０サンプル目のデータ、即ち、直
流成分を示すデータであって、このデータＤＣは、８ビ
ットで必ず伝送される．Ａｉは、ｉ番目のサブブロック
のデータが続くことを示す４ビットのアドレスデータで
ある．Ｐｉは、ｉ番目のサブブロックの送るぺきサンプ
ルの番号を示す４ビットのデータである．ＰｉＯ中で、
“１′は、Ｏでない値を持つサンプル、即ち、有意なサ
ンプルを示し、データＤＡＴＡ　ｉの部分にその値が符
号化されている．Ｐｉの中で、“０″は、０の値を持ち
、伝送されないサンプルを示す。例えばＰ１が図示のよ
うに、（０１０１）である時には、サブブロック１の第
０及び第２のサンプルの値がＯを意味し、第１及び第３
のサンプルの値が０でなく、これらの０でない値がＤＡ
ＴＡｉの部分に符号化されていることを意味する． コサイン変換で得られた係数データは、符号（±）ビッ
トを含めて８ビットで表現されており、この係数データ
は、フォーマット化回路１２で第６図のように、送信信
号に変換される．第６図Ａは、ＤＣＴで得られた係数デ
ータの中のＡＣ係数の値及びコードを示している．ａｉ
は、ＡＣ係数データの（ｉ−１）番目のビットを表す．
この係数データが第６図Ｂに示すピットパターンの送信
データに変換される． 送信データのビットパターンは、サインビットＳを先頭
に有する元のビットの間に“０”又は“１”の結合ビッ
トが挿入されたものである．サインビットＳの“０”が
十を意味し、これが“１”が一を意味する．結合ビット
の“１”は、最後のビットの前に付加されている．従っ
て、ビット系列の最後は、（“１＃Ｓ）又は（“１”ａ
Ｏ）となり、ビット系列の区切りを検出でき、受信側で
送信データを係数データに復号することができる． ｂ，バッファリング処理 第７図は、この発明の一実施例中のバッファリング処理
と関連する一部を詳細に示す．絶対値化回路６からのＡ
Ｃ係数の絶対値が最大値検出回路７に供給され、最大値
検出回路７で、サブブロック毎の最大値ＭＡＸが検出さ
れる．この最大値ＭＡＸがマルチブレクサ２１に供給さ
れ、マルチプレクサ２１の出力信号が度数分布メモリ８
に対して、７ビットのアドレスとして供給される．また
、ＡＣ係数の絶対値がマルチプレクサ３１に供給され、
マルチプレクサ３１の出力信号が度数分布メモリ９に対
して、７ビットのアドレスとして供給される． 度数分布メモリ８から読み出されたデータが加算回路２
２に供給され、加算回路２２でマルチプレクサ２３の出
力と加算される。マルチプレクサ２３には、Ｏ、＋１及
びレジスタ２４の出力信号とが供給され、これらの入力
信号の一つが選択的に加算回路２２に供給される。加算
回路２２の出力信号がレジスタ２４に供給される。レジ
スタ２４の出力信号が上述のように、マルチプレクサ２
３にフィードバックされると共に、乗算回路２５を介す
ることで８倍とされ、乗算回路２５の出力信号が加算回
路３６に供給される。

度数分布メモリ９に関連して、メモリ８と同様に、加算
回路３２、マルチプレクサ３３、レジスタ３４、乗算回
路（２倍回路）３５が設けられている．乗算回路２５及
び３５は、シフト回路で構成できる． 後述のように、加算回路３６の出力には、送信する必要
があるＡＣ係数の送信ビット数が得られ、この送信ビッ
ト数が比較回路３７に供給される．比較回路３７には、
端子３８から送信ビット数の目標値が供給され、計算さ
れた送信ビット数と目標値の大小関係が検出される． 比較回路３７の比較出力信号が破線で囲んで示すコント
ロール信号発生回路１１のモード発生器４ｌに供給され
る．モード発生器４１は、例えば３ビットのモード制御
信号ＭＤを発生する．このモード制御信号ＭＤがアドレ
ス発生器４２及びレジスタ４３に供給される．レジスタ
４３には、比較回路３７からの比較出力信号がクロック
として供給され、送信ビット数が目標値より小の時に比
較回路３７から発生する比較出カ信号でモード制御信号
ＭＤがレジスタ４３に取り込まれる。また、アドレス発
生器４２で形成されたアドレス信号がマルチブレクサ２
１及び３１に供給される。

モード制御信号ＭＤで制御されるモードは、以下のもの
である． モード．１：ＡＣ係数をそのまま伝送する．モード２７
ＡＣ係数を１７２倍して伝送する．モード３：ＡＣ係数
を１７４倍して伝送する．モード４：ＡＣ係数を１／８
倍して伝送する。

モード５：ＡＣ係数を１７１６倍して伝送する．モード
６７ＡＣ係数を１ノ３２倍して伝送する．モード７．Ａ
Ｃ係数をｌ／６４倍して伝送する．レジスタ４３からの
モード制御信号ＭＤが破線で囲んで示す重み付け回路１
０に供給される．重み付け回路１０は、レジスタ４３か
らのモード制御信号ＭＤとカウンタ４５で発生したサブ
ブロック番号とがアドレスとして供給され、重み付け係
数を発生するＲＯＭ４　４と、バッファメモリ５からの
係数データとＲＯＭ４４から読み出された重み付け係数
とを乗算する乗算回路４６とで構成されている．乗算回
路４６の出力データがフォーマット化回路ｌ２に供給さ
れ、モード制御信号ＭＤと共に送信データに変換される
． 重み付け回路１０において、カウンタ４５からのサブブ
ロック番号が供給されているのは、一律にＡＣ係数に対
して、％等の重み付け係数を乗じるのではなく、よりき
め細かく重み付け係数を乗しることを可能とするためで
ある。例えばサブブロックＯ〜サブブロック５とサブブ
ロック６〜サブブロック１５とで別の重み付け係数を乗
じることを可能とできる。但し、このような重み付けを
する時には、度数分布メモリ８及び９として、サブブロ
ック０〜サブブロック５迄と、サブブロック６〜サブブ
ロック１５迄とで別々のものが用意される必要がある。

また、重み付け回路ｌＯの代わりに、第８図に示すよう
な非線形量子化回路４７を使用しても良い。非線形量子
化回路４７は、例えばＲＯＭの構成とされ、カウンタ４
５からのサブブロック番号とモード制御信号ＭＤとが非
線形量子化回路４７に供給され、モードに応じた量子化
ステップで再量子化された出力信号が非線形量子化回路
４７から得られる。例えば送信ビット数を減少させたい
時には、大きい量子化ステップで再量子化がされたデー
タが形成される。

エフィールド当たりの送信ビット数を目標値より小に制
御するには、モード１の時（即ち、重み付け係数が１の
時）に送信ビット数が計算され、この送信ビット数と目
標値とが比較回路３７で比較され、目標値より送信ビッ
ト数が小さい時には、モード１で重み付けされたＡＣ係
数が送信され、逆に、目標値より送信ビット数が大きい
時には、モード２の時（即ち、重み付け係数が４の時）
の送信ビット数が計算され、この送信ビット数と目標値
とが比較される．目標値より送信ビット数が少なくなる
迄、モード１からモード７に向かってモードが順次変え
られる． 送信ビット数の計算について、２７００ブロック／フィ
ールドを例として説明する． まず、送信データ（第５図参照）中のＡＯ，ＰＯ，ＤＣ
は、全てのブロックで送信しなければならない．つまり
、（４＋４＋８）Ｘ２７００＝４３２００ビット／フィ
ールドは、固定のデータ量である，Ａｉ，ＰＬ，ＤＡＴ
Ａｉのビット数は、可変で、これらのビット数を知るこ
とが必要である。比較回路３７では、可変のビット数に
関する比較がなされる． サブブロックｉのアドレスデータＡｔ（４ビット）．サ
ブブロックｉの中のサンプル番号のデータＰｉ（４ビッ
ト）のデータ量の計算について説明する。

Ａｉ，Ｐｉを送らなければならないのは、各サブブロッ
ク中に０でない値を持ったＡＣ係数が一つでも在る場合
である．従って、各サブブロックのＡＣ係数の最大値Ｍ
ＡＸに注目すれば、充分である．そこで、１フィールド
内の全ブロックのサブブロック１〜サブブロックｌ５の
ＡＣ係数の絶対値の最大値ＭＡＸの度数分布を作成し、
この度数分布を累積度数分布に変換する。

度数分布メモリ８は、書き込みの前にクリアされる．加
算回路２２は、クリア動作時にゼロデータを発生し、ま
た、コントロール信号発生回路１１のアドレス発生器４
２がらの順次変化するアドレスがマルチプレクサ２１を
介してメモリ８に供給され、６ビットの全アドレスにゼ
ロデータが書き込まれる。このクリアの後にマルチプレ
クサ２１が最大値検出回路７で検出された最大値ＭＡＸ
を選択し、また、マルチプレクサ２３が＋１の人力を選
択する。最大値ＭＡＸで指定されるアドレスのデータが
メモリ８から読み出され、加算回路２２で＋１される．
この加算回路２２の出力データがメモリ８の入力データ
として同一のアドレスに書き込まれる．この処理が１フ
ィールド期間にわたってなされた後に、度数分布メモリ
８には、ＡＣ係数の絶対値の最大値ＭＡＸの度数分布表
が貯えられる． 度数分布メモリ８と同様に、度数分布メモリ９は、最初
にゼロクリアされ、次に、ＡＣ係数の絶対値をアドレス
として、加算回路３２で＋１されたメモリ９の内容が同
一のアドレスに書き込まれることで、ＡＣ係数の絶対値
の１フィールド期間の度数分布表がメモリ９に形成され
る。このように、メモリ８及び９に１フィールド分の発
生度数の分布表が形成されたら、次に、これらの度数分
布表から累積度数分布表が形成される．累積度数分布表
の形成のために、マルチプレクサ２１及び３１がコント
ロール信号発生回路１１のアドレス発生器４２の出力を
選択する状態に切り替えられ、また、マルチプレクサ２
３及び３３がレジスタ２４及び３４の出力を夫々選択す
る状態に切り替えられる．アドレス発生器４２は、（１
２７，１２６，１２５，・・・，　２．　１）とディク
レメントするアドレスを発生する．各アドレスの読み出
し出力は、加算回路２２及び３２でレジスタ２４及び３
４の出力と夫々加算される。

レジスタ２４及び３４は、累積度数分布表の作成に先立
ってゼロリセットされ、従って、メモリ８及び９には、
アドレス１２７からの値が累積された値が書き込まれる
。アドレス１２７からアドレスｌ迄、メモリ８及び９の
アドレスが変化した後に、各メモリに累積度数分布表が
形成される。

第９図Ａは、ＡＣ係数の絶対値の最大値ＭＡＸを横軸と
し、発生度数を縦軸とした度数分布グラフである．この
度数分布が１２７の側から１に向かって累積されること
で、第９図Ｂに示す累積度数分布グラフが得られる。こ
の累積度数分布グラフから、ＡＣ係数に重み付け係数を
乗じた場合、最大値ＭＡＸがＯとなるサブブロックの個
数が分り、送信すべきサブブロック数が分る．メモリ８
に形成された累積度数分布グラフが具体的に第１０図に
示すものである時に、伝送すべきＡｔ，Ｐｉのビット数
は、下記のように直ちに求めることができる。

＊係数データをそのまま使った場合（モード１）Ａｉ，
Ｐｉを送るべきサブブロック数：Ｍ１送信ビット数：８
Ｍ１ ＊係数データに１７２を乗じた場合（モード２）Ａｉ，
Ｐｉを送るべきサブブロック数：Ｍ２送信ビット数二８
Ｍ２ ＊係数データに１７４を乗じた場合（モード３）Ａｔ，
Ｐｉを送るべきサブブロック数；Ｍ３送信ビット数二８
Ｍ３ ＊係数データに１／８を乗じた場合（モード４）Ａｉ，
Ｐｉを送るべきサブブロック数：Ｍ４送信ビット数二８
Ｍ４ ＊係数データにｌ／１６を乗じた場合（モード５）Ａｉ
，Ｐｉを送るべきサブブロック数二Ｍ５送信ビット数二
８Ｍ５ ＊係数データに１７３２を乗じた場合（モード６）Ａｉ
，Ｐｉを送るべきサブブロック数：Ｍ６送信ビット数：
８Ｍ６ ＊係数データに１７６４を乗じた場合（モード７）Ａｉ
，Ｐｉを送るべきサブブロック数：Ｍ７送信ビット数；
８Ｍ７ また、（１，／’−２）（１７２）”　（１，Ｉ’２）
’等を乗じたものは、累積度数分布グラフの横軸の３．
６．１２の値から直ぐにサブブロック数が分る．更に、
非線形量子化をする場合にも、同様にサブブロック数が
分る．このように、係数データ（ＡＣ係数）にある重み
付け係数を乗じた場合、送信すべきＡｉ、Ｐｉのデータ
量が分ることは、このデータ量を所定量以下に抑えるバ
ッファリングが可能であることを意味する． 前述のように、度数分布メモリ８に累積度数分布表が形
成された後に、マルチプレクサ２１は、アドレス発生器
４２からのアドレスを選択する状態に切り替えられ、マ
ルチブレクサ２３が０を選択する状態に切り替えられる
。アドレス発生器４２は、（６４，３２，１６，８，４
，２．１）と順次変化するアドレスを発生する。加算回
路２２では、メモリ８からのデータが変更されないので
、上述のアドレスで読み出されたデータは、累積度数Ｍ
７，Ｍ６，Ｍ５，Ｍ４．Ｍ３，Ｍ２，Ｍｌに他ならない
．これらの累積度数が乗算回路２５で８倍されて、Ａｉ
，Ｐｉを送るべきサブブロック数を示す乗算回路２５の
出力が加算回路３６に供給される。

伝送すべきデータＤＡＴＡｉのデータ量を計算するため
に、上述のように、全てのＡＣ係数の絶対値の発生度数
を求め、第１０図と同様の累積度数分布グラフ（表）が
作成される．第１０図がメモリ９に形成されたＡＣ係数
の累積度数分布グラフとした場合、第６図のような送信
データに変換して伝送する時の送信ビット数は、次のよ
うになる．但し、ビット数は、累積度数分布グラフの横
軸であるＡＣ係数の絶対値のビット数であり、また、Ａ
ｉ，Ｐｉと区別するために、度数の値として、Ｍｉに代
えてＮｉの参照符号を使用する。

＊７ビットのＡＣ係数のサンプル数二Ｎ７送信ビット数
：１４Ｎ７ビット ＊６ビットのＡＣ係数のサンプル数：Ｎ６−Ｎ７送信ビ
ット数：１２　（Ｎ６−Ｎ７）ビット＊５ビットのＡＣ
係数のサンプル数：Ｎ５−Ｎ６送信ビット数：　１０　
（Ｎ５−Ｎ６）ビット＊４ビットのＡＣ係数のサンプル
数：Ｎ４−Ｎ５送信ビット数７　８　（Ｎ４−Ｎ５）ビ
，ント＊３ビットのＡＣ係数のサンプル数：Ｎ３−Ｎ４
送信ビット数：６　（Ｎ３−Ｎ４）ビ・ント＊２ビット
のＡＣ係数のサンプル数：Ｎ２−Ｎ３送信ビット数：　
４　（Ｎ２−Ｎ３）ビット＊ｌビットのＡＣ係数のサン
プル数；Ｎｌ−Ｎ２送信ビット数７　２　（Ｎｌ−Ｎ２
）ビット従って、重み付け係数が１であるモード１の時
の伝送データ量の合計ビット数は、 ２　（Ｎ１＋Ｎ２＋Ｎ３＋Ｎ４＋Ｎ５＋Ｎ６＋Ｎ７）ビ
ット と求まる，ＡＣ係数の絶対値が１７２倍されるモ一ド２
では、２ビットのＡＣ係数が１ビットのＡＣ係数となる
ように、ＡＣ係数のビット数が１ビット減少するから、
合計ビット数は、 １　２Ｎ７＋１　０　（Ｎ６−Ｎ７）＋８　（Ｎ５−Ｎ
６）＋６　（Ｎ４−Ｎ５）＋４　（Ｎ３−Ｎ４）＋２（
Ｎ２−Ｎ３） ＝２　（Ｎ２＋Ｎ３＋Ｎ４＋Ｎ５＋Ｎ６＋Ｎ７）ビット ＡＣ係数の絶対値が１７４倍されるモード３では、合計
ビット数は、 ２　（Ｎ３＋Ｎ４＋Ｎ５＋Ｎ６＋Ｎ７）ビットＡＣ係数
の絶対値が１７８倍されるモード４では、合計ビット数
は、 ２　（Ｎ４＋Ｎ５＋Ｎ６＋Ｎ７）ビットＡＣ係数の絶対
値が１７１６倍されるモード５では、合計ビット数は、 ２　（Ｎ５＋Ｎ６＋Ｎ７）ビット ＡＣ係数の絶対値が１７３２倍されるモード６では、合
計ビット数は、 ２　（Ｎ６＋Ｎ７）ビット ＡＣ係数の絶対値が１７６４倍されるモード７では、合
計ビット数は、 ２Ｎ７ビット と求められる． また、Ａｉ及びＰｉの場合と同様に、（１，Ｉ’２）（
ＩＪ２）’　（１，／−２）Ｓ等を乗じたり或いは非線
形再量子化をする場合にも、同様に送信ビット数を求め
ることができる．このように、係数データ（ＡＣ係数）
にある重み付け係数を乗じた場合、送信すべきＤＡＴＡ
ｉのデータ量が分ることは、このデータ量を所定量以下
に抑えるバッファリングが可能であることを意味する． 前述のように、度数分布メモリ９に累積度数分布表が形
成された後に、送信ビット数が検出される。この検出の
ために、マルチプレクサ３１は、アドレス発生器４２か
らのアドレスを選択する状態に切り替えられ、マルチプ
レクサ３３がレジスタ３４の出力を選択する状態に切り
替えられる．アドレス発生器４２は、前述のように、（
６４，３２．１６，８，４，２．１）と順次変化するア
ドレスを発生する．加算回路２２で、メモリ８からのデ
ータとレジスタ３４に格納されている前のアドレスのデ
ータとが加算されるので、上述のアドレスで読み出され
たデータは、累積度数Ｎ７，（Ｎ７＋Ｎ６）．（Ｎ７＋
Ｎ６＋Ｎ５），（Ｎ７＋Ｎ６＋Ｎ５＋Ｎ４）．（Ｎ７＋
Ｎ６＋Ｎ５＋Ｎ４＋Ｎ３），（Ｎ７＋Ｎ６＋Ｎ５＋Ｎ４
＋Ｎ３＋Ｎ２），　　（Ｎ７＋Ｎ６＋Ｎ５＋Ｎ４＋Ｎ３
＋Ｎ２＋Ｎ１）に他ならない。これらの累積度数が乗算
回路３５で２倍されて、ＡＣ係数の送信ビット数を示す
乗算回路３５の出力が加算回路３６に供給される。

加算回路３６からの送信ビット数（但し，固定のビット
数が除外されている）が比較回路３７において目標値と
比較され、目標値との大小関係が検出される．比較回路
３７の比較出力から、より送信ビット数を減少させるモ
ードに移行することが必要かどうかがモード発生器４ｌ
で判断される．例えばＡＣ係数に乙の重み付け係数を乗
じるモード２に移行した時の送信ビット数を求めるため
に、アドレス発生器４２から（６４．３２，１６．８，
４，２）のアドレスが出力され、このアドレスで上述と
同様に計算された送信ビット数と目標値との大小関係が
判断される． 以上のように、送信ビット数が目標値より小となるモー
ドが決定され、バッファメモリ５で遅延されたＡＣ係数
にモードと対応する重み付け係数が重み付け回路１０で
乗算される。

以上の説明から明らかなように、各モードにおける１フ
ィールド当たりの送信ビット数は、次の式で表すことが
できる。

＊係数データをそのまま使用するモード１の場合１６Ｘ
２７００＋８Ｍｌ＋２　（Ｎ１＋Ｎ２＋Ｎ　３　＋Ｎ　
４　＋Ｎ　５　＋Ｎ　６　＋Ｎ　７　）ビット＊係数デ
ータが１７２倍されるモード２の場合１６Ｘ２７００＋
８Ｍ２＋２　（Ｎ２＋Ｎ３十Ｎ４＋Ｎ５＋Ｎ６＋Ｎ７）
ビット ＊係数データが１７４倍されるモード３の場合１６Ｘ２
７００＋８Ｍ３＋２　（Ｎ３＋Ｎ４＋＋Ｎ５＋Ｎ６＋Ｎ
７）ビット 本係数データが１７８倍されるモード４の場合１６Ｘ２
７００＋８Ｍ４＋２　（Ｎ４＋Ｎ５＋＋Ｎ６＋Ｎ７）ビ
ット ＊係数データが１／ｌ６倍されるモード５の場合１６Ｘ
２７００＋８Ｍ５＋２　（Ｎ５＋Ｎ６＋Ｎ７）ビット ＊係数データが１／３２倍されるモード６の場合１６Ｘ
２７００＋８Ｍ６＋２　（Ｎ６＋Ｎ７）ビット ＊係数データが１７６４倍されるモード７の場合１６Ｘ
２７００＋８Ｍ７＋２Ｎ７ビットＣ．他の実施例 この発明の他の実施例では、ＤＣＴ用の（８×８）の画
像ブロックと対応する係数データの中で、直流成分のＤ
Ｃと有意な交流成分のデータとが伝送される．即ち、上
述の実施例のように、ブロックがサブブロックに分割さ
れない． 第１１図は、他の実施例における１ブロックの送信デー
タを示す。先頭に直流成分のデータＤＣ（８ビット）が
位置し、次に、有意な交流成分のアドレスコードＡＤｉ
が位置し、その後に係数データＡＣｉが位置する。１ブ
ロックで６４個の係数データが発生するので、各係数デ
ータが所定の順序例えばジグザク走査の順序で（０〜６
３）（但し、０：直流成分のデータに対するアドレス）
のアドレスが付される。係数データＡｃｔは、一実施例
と同様に、第６図に示す規則に従って原データが変換さ
れたデータである。最後の交流成分の係数データの後に
、１ブロックの送信データの最後を示すデータＥＯＢが
挿入される。

他の実施例では、サブブロック構成を用いないので、上
述の実施例と異なり、最大値検出回路７及び度数分布メ
モリ８が必要でない．従って、バッファリング処理と関
連した構成は、第１２図に示されるものである。

絶対値化回路６からのＡＣ係数の絶対値がマルチプレク
サ３ｌに供給され、マルチプレクサ３１の出力信号が度
数分布メモリ９に対して、７ビットのアドレスとして供
給される。

度数分布メモリＳから読み出されたデータが加算回路３
２に供給され、加算回路３２でマルチプレクサ３３の出
力と加算される。マルチプレクサ３３には、＋１及びレ
ジスタ３４の出力信号とが供給され、これらの入力信号
の一つが選択的に加算回路３２に供給される．加算回路
３２の出力゛信号がレジスタ３４に供給される．レジス
タ３４の出力信号が上述のように、マルチプレクサ３３
にフィードバックされる．また、レジスタ３４の出力信
号が乗算回路３５を介することで２倍とされると共に、
乗算回路４８を介することで６倍とされる．乗算回路３
５及び４８の出力が加算回路４９に供給され、加算回路
４９の出力信号が比較回路３７に供給される．乗算回路
３５からは、ＡＣ係数データの送信ビット数を示すデー
タが得られ、乗算回路４８からは、アドレスコードの送
信ビット数を示すデータが得られ、加算回路４９から両
者の和のデータが得られる． 比較回路３７には、端子３８から送信ビット数の目標値
が供給され、計算された送信ビット数と目標値の大小関
係が検出される． 比較回路３７の比較出力信号が破線で囲んで示すコント
ロール信号発生回路ｌ１のモード発生器４１に供給され
る。コントロール信号発生器１１は、上述の一実施例と
同様に、アドレス発生器４２及びレジスタ４３を有する
。

レジスタ４３からのモード制御信号ＭＤが破線で囲んで
示す重み付け回路１０に供給される。重み付け回路ｌＯ
は、モード制御信号ＭＤとカウンタ４５で発生したサブ
ブロック番号とがアドレスとして供給され、重み付け係
数を発生するＲＯＭ４４と、バッファメモリ５からの係
数データとＲＯＭへ４から読み出された重み付け係数と
を乗算する乗算回路４６とで構成されている。

上述の一実施例と同様に、ｌフィールド当たりの送信ビ
ット数を目標値より小に制御するには、モード１の時（
即ち、重み付け係数が１の時）に送信ビット数が計算さ
れ、この送信ビ・ノト数と目標値とが比較回路３７で比
較され、目標値より送信ビット数が小さい時には、モー
ド１で重み付けされたＡＣ係数が送信され、逆に、目標
値より送信ビット数が大きい時には、モード２の時（即
ち、重み付け係数が％の時）の送信ビット数が計算され
、この送信ビット数と目標値とが比較される．目標値よ
り送信ビット数が少なくなる迄、モードｌからモード７
に向かってモードが順次変えられる． 送信ビット数の計算について、２７００ブロック／フィ
ールドを例として説明する． まず、送信データ（第１１図参照）中の直流成分のデー
タ及びブロックの最後を示すデータＥＯＢは、全てのブ
ロックで送信しなければならない．つまり、（８＋１４
）Ｘ２７００−５９４００ビット／フィールドは、固定
のデータ量である，アドレスコードＡＤｉ及びＡＣ係数
データＡＣｉのビット数は、可変で、これらのビット数
を知ることが必要である．比較回路３７では、可変のビ
ット数に関する比較がなされる． 伝送すべきアドレスコードＡＤｉ（６ビット）及び交流
成分のデータＡＣｉのデータ量を計算するために、上述
の一実施例と同様に、全てのＡＣ係数の絶対値の発生度
数を求め、累積度数分布グラフ（表）が作成される．第
１０図がメモリ９に形成されたＡＣ係数の累積度数分布
グラフとした場合、第６図のような送信データに変換し
て伝送する時の送信ビット数は、次のようになる。但し
、ビット数は、累積度数分布グラフの横軸であるＡＣ係
数の絶対値のビット数であり、また、Ａｔ、Ｐｉと区別
するために、度数の値として、Ｍｉに代えてＮｉの参照
符号を使用する． ＊７ビットのＡＣ係数のサンプル数；Ｎ７送信アドレス
ビット数：６Ｎ７ 送信データピット数：１４Ｎ７ ＊６ビットのＡＣ係数のサンプル数：Ｎ６−Ｎ７送信ア
ドレスビット数：　６　（Ｎ６−Ｎ７）送信データビッ
ト数：１２　（Ｎ６−Ｎ７）＊５ビットのＡＣ係数のサ
ンプル数：Ｎ５−Ｎ６送信アドレスビット数：　６　（
Ｎ５−Ｎ６）送信データピット数７　１０　（Ｎ５−Ｎ
６）＊４ビットのＡＣ係数のサンプル数：Ｎ４−Ｎ５送
信アドレスビット数：　６　（Ｎ４−Ｎ５）送信データ
ビット数：　８　（Ｎ４−Ｎ５）＊３ビットのＡＣ係数
のサンプル数：Ｎ３−Ｎ４送信アドレスビット数７　６
　（Ｎ３−Ｎ４）送信データピット数：　６　（Ｎ３−
Ｎ４）＊２ビットのＡＣ係数のサンプル数：Ｎ２−Ｎ３
送信アドレスビット数：　６　（Ｎ２−Ｎ３）送信デー
タピット数７　４　（Ｎ２−Ｎ３）＊１ビットのＡＣ係
数のサンプル数：Ｎ１−Ｎ２送信アドレスビット数：　
６　（Ｎｌ−Ｎ２）送信ビット数：　２　（Ｎｌ−Ｎ２
） 従って、重み付け係数が１であるモードｌの時の伝送デ
ータ量の合計ビット数は、 ６Ｎ１＋２　（Ｎｌ十Ｎ２＋Ｎ３＋Ｎ４＋Ｎ５＋Ｎ６＋
Ｎ７）ビット と求まる。ＡＣ係数の絶対値が夫々１７２倍．１７２倍
，ｌ７８倍．　１／１６倍．１／３２倍．１７６４倍さ
れるモード２からモード７における合計ビット数は、上
述と同様に求められる． これらの各モードにおけるＡＣ係数に関する送信ビット
数の演算は、メモリ９に格納された累積度数分布データ
を参照して上述の一実施例と同様に行うことができ、加
算回路４９から送信ビット数を示すデータが発生する．
求められた送信ビット数が目標値より少なくなるモード
が決定され、このモードに応じた重み付けが重み付け回
路１０でなされる。

ｄ．変形例 上述の実施例では、１フィールド内のデータを（８Ｘ８
）等の画像ブロックに分割している。しかし、１フレー
ム内のデータをブロックに分割しても良い．また、圧縮
率の向上のために、２フレームの画像データからブロッ
クを形成しても良い．また、フォーマット化回路１２に
おいて、エラー訂正符号化、同期パターンの付加等の処
理を行っても良い。これらの処理で増加する送信ビット
数は、固定の量である． 入力画像信号がテレビジョン信号の輝度信号の場合に限
らず、コンポーネントカラー映像信号であっても良い．
コンポーネントを同時化して処理しても良く、また、コ
ンポーネントを別個に処理しても良い。

変換符号としては、コサイン変換に限らず、直交変換等
を使用しても良い． （発明の効果〕 この発明は、フィードフォワード制御で送信の必要なデ
ータ量を目標値より小に制御できるので、フィードバッ
ク制御と異なり、発振等の問題が生じない．また、この
発明は、１フィールド或いは１フレーム等の単位でデー
タ量を正確に制御でき、ディジタルＶＴＲに適用して好
適である。更に、この発明は、ソーティング回路等の複
雑な回路を必要としないので、回路規模が大きくならな
い利点がある．

【図面の簡単な説明】

第１図はこの発明の一実施例の全体システムを示すブロ
ック図、第２図はブロックの一例を示す略線図、第３図
は固定の重み付け係数を示す略線図、第４図はサブブロ
ックの説明に用いる路線図、第５図は送信データの構成
を示す略線図、第６図は送信データへのコード変換の説
明に用いる略線図、第７図はこの発明の一実施例の一部
の詳細なブロック図、第８図はバッファリングの構成の
変形例のブロック図、第９図及び第ｌＯ図はバッファリ
ング処理の説明に用いる略線図、第１１図はこの発明の
他の実施例の送信データの構成を示す略線図、第１２図
はこの発明の他の実施例の一部のブロック図、第１３図
は従来技術の説明に用いるブロック図である． 図面における主要な符号の説明 ２：ブロック化回路、 ３：コサイン変換回路、 ５：バッファメモリ、 ７：ＡＣ係数データの最大値ＭＡＸ検出回路、８，９：
度数分布メモリ、 １０：重み付け回路、 １１：コントロール信号発生回路、 １２：フォーマット化回路、 ｌ３：出力端子。

Claims (1)

1. 【特許請求の範囲】 （ｎ×ｎ）の画素からなるブロックに対し、変換符号化
   を行う手段と、 上記変換符号化で得られた（ｎ＾２−１）個の交流成分
   のデータの単位期間における発生度数を検出し、上記発
   生度数を累積して累積度数分布データを形成する手段と
   、 上記累積度数分布データから上記単位期間における発生
   データ量を演算し、上記発生データ量を目標とするデー
   タ量より少ないものに制御する手段とを備え、 上記変換符号化で得られた直流成分のデータと上記制御
   された交流成分のデータとを伝送するようにしたデータ
   伝送装置。