JPH02226887A - データ伝送装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ディジタル画像信号を３次元コサイン変換
（ｄｉｓｃｒｅｔｅ　ｃｏｓｉｎｅ　ｔｒａｎｓｆｏｒ
ｓ＋）等の変！負符号化により符号化することでデータ
量を圧縮するデータ伝送装置、特に、伝送データのデー
タ量を所定値以ｒに制御するバ・ンファリングに関する
。

〔発明の概要〕

この発明では、所定の大きさの３次元ブロックに対し、
変換符号化が行われ、変換符号化で得られた直流成分は
、所定ビット数で伝送すると共に、残りの交流成分が３
次元サブブロックに分割され、サブブロック単位で有意
なデータを有するサブブロックのアドレス情報と伝送さ
れるサブブロック内の有意な係数データとが伝送される
ことで、フィードフォワード制御により伝送データ量を
所定の目標値より小に制御できる。

〔従来の技術〕

画像信号の冗長度を抑圧するために、所定数の画素から
なるブロックに画面を分割し、ブロック毎に原画像信号
の特徴と合った変換軸で線形変換を行う変換符号化が知
られている。変換符号化としては、アダマール変換、コ
サイン変換等が知られている。従来のコサイン変換符号
化装置は、例えば第１０図に示すような構成を有してい
る。

第１０図において、５１で示す入力端子には、標本化さ
れた離散的な画像信号ｆ　（ｊ　、　ｋ）が供給され、
この入力信号がコサイン変換（ＤＣＴ変換）回路５２に
供給される。コサイン変換回路５２では、３次元コサイ
ン変換がなされる。３次元コサイン変換では、次式で示
される処理がなされる。但し、原データは、！ブロック
が（ｎＸｎＸｎ）サンプルの２次元データｆ（ｉｓＪ＋
ｋ）（ｉｔｊｔｋ＝ｏ＋１＋、、、１ｎ−１）とする、
但し、（１：水平方向、ｊ：垂直方向、ｋ；時間方向）
である。

ｕ、ｖ９ｗ１１０，１１０．、、ｎ−１上述の３次元コ
サイン変換は、静止画のように、動きが少ない画像の処
理に適用して有用であり、２次元コサイン変換に比して
伝送データ量の圧縮率を高くできる。

コサイン変換回路５２からの係数値Ｆ（ｕ＋ｖ＋ｗ）が
ブロック走査回路５３に供給され、ブロック内の係数デ
ータが直流成分から高周波成分に向かって順次出力され
る。ブロック走査回路５３からの係数データが再量子化
回路５４に供給される。再量子化回路５４では、係数デ
ータがバッファコントロール回路５８からの量子化ステ
ップで量子化される。再量子化回路５４の出力信号がソ
ーティング回路５５に供給される。ソーティング回路５
５では、振幅の絶対値の順序で係数データがソーティン
グされた後、振幅とアドレスの両方が差分される。ソー
ティング回路５５からの差分信号が可変長符号化回路５
６に供給される。可変長符号化回路５６では、ランレン
グス符号化及びハフマン符号化により、所定ビット数の
コード信号に変換される。

可変長符号化回路５６からのコード信号がバッファメモ
リ５７に供給される。バッファメモリ５７は、可変長符
号化回路５６からのコード信号の伝送レートを伝送路の
レートを超えない範囲のレートに変換するために設けら
れている。バッファメモリ５７の入力側のデータレート
は、可変のものであるが、バッファメモリ５７の出力側
のデータレートが略々一定となる。バッファメモリ５７
からの出力データが端子５９に取り出される。バッファ
メモリ５７において、伝送データ量の変動が検出され、
検出信号がバッファコントロール回路５８に供給される
。

バッファコントロール回路５８は、再量子化回路５４の
量子化ステップを制御し、また、可変長符号化回路５６
におけるスレッシツルディングによって、伝送される係
数データが所定のデータ量となるように制御する。スレ
ッシツルディングは、絶対値がしきい値より大きい係数
データからしきい値を減算する処理である。但し、直流
成分の係数データＦ　（０，０，０）は、スレッシツル
ディングの対象から除かれる。

（発明が解決しようとする諜Ｂ） 上述のようなフィードバック型のバッファリングは、バ
ッファメモリ５７がオーバーフローしそうになると、バ
ッファメモリ５７への入力データのレートを低下させ、
逆に、バッファメモリ５７がアンダーフローしそうにな
ると、バッファメモリ５７への入力データのレートを上
昇させるように、バッファコントロール回路５８により
量子化ステップ及びしきい値をフィードバック制マ１し
ている。フィードバック１１１７！ｌのために、帰還量
に対する感度を上げ過ぎると、目標値付近で発振し、逆
に感度を下げ過ぎると、収束に時間がかかる問題が生じ
る。収束に時間がかかる時には、バッファメモリ５７の
容量を増やす必要がある。このように、従来のバッファ
リング処理は、実用に当たっては、相当のノウハウが必
要な問題点があった。

また、従来のフィードバック型のバッファリング装置は
、ソーティング回路５５及びスレッシツルディング回路
等の複雑な回路を必要とする欠点があった。

従って、この発明の目的は、スレッシールディング回路
、ソーティング回路のような複雑な回路を必要とせずに
、フィードフォワード型のバンファリングにより、デー
タレートを一定レートとすることができるデータ伝送装
置を提供することにある。

本願出願人は、先に変換符号化で得られた係数データを
ＡＤＲＣ（ダイナミックレンジＤＲに適応した符号）で
符号化し、符号化出力のデータ量を所定値以下に抑える
データ伝送装置を提案している（特願昭６３−２４５２
２７号明細書参照）。

この方式は、従来のフィードバック型のバンファリング
の問題点を解決でき、また、データの圧縮率を高くでき
る。しかし、ＡＤＲＣ符号化装置を組み合わせる必要が
あるため、回路の複雑化、データの誤差の増加の問題が
あった。

この発明は、変換符号化で得られた係数データ自体のデ
ータ量を制御することで、先に提案されている方式と異
なるものである。

〔課題を解決するための手段〕

この発明では、所定の大きさの３次元ブロックに対し、
変換符号化が行われ、変換符号化で得られた直流成分は
、所定ビット数で伝送されると共に、残りの交流成分が
３次元サブブロックに分割され、サブブロック単位で有
意なデータを有するサブブロックのアドレス情報Ａｌ、
Ｐｉと伝送されるサブブロック内の有意な係数データＤ
ＡＴＡｉとが伝送される。

（作用〕 変換符号化例えば３次元コサイン変換で得られた係数デ
ータの中で、直流成分は、サブブロックのアドレス情報
ＡＯ，ＰＯと共に、原データとして伝送される。交流成
分は、サブブロックのアドレス情報Ａｉ、Ｐｉと共に、
０でない有意なデータＤＡＴＡ！のみが伝送される。伝
送することが必要なデータ量は、固定のデータ量である
直流成分に関してのデータ量と計算された交流成分に関
するアドレス情報及び係数データとの和である。

求められたデータ量が目標値と比較され、データ量が目
標値より小となるように、交流成分に関して、データ量
が制御される。交流成分に対して、重み付け、非線形量
子化等で、データ量が目標値より小にフィードフォワー
ド制御される。

〔実施例〕

以下、この発明の一実施例について図面を参照して説明
する。この説明は、下記の項目に従ってなされる。

ａ、全体システム ｂ、バッファリング処理 Ｃ０変形例 ａ、全体システム 第１図において、ｌで示す入力端子に標本化されたｉｌ
！１敗的な画像信号が供給され、入力ディジタル画像信
号がブロック化回路２に供給される。ブロック化回路２
では、ディジタル画像信号が走査順序からブロックの順
序に変換される。第２図は、３次元ＤＣＴ用の画像ブロ
ックの一例を示し、水平方向に８画素、垂直方向に８ラ
イン、時間方向に８フレームの（８ｘ８ｘ８）の３次元
ブロックが形成される。第２図において、斜線が施され
た画素は、各フレーム内の第２フイールドの画素を示し
、斜線が施されていない画素が第１フイールドの画素を
示す。

このブロック化回路２の出力信号が３次元のコサイン変
換（ＯＣＴ変換）回路３に供給される。

コサイン変換回路３では、従来と同様の処理により、３
次元コサイン変換がなされる。コサイン変換回路３から
ブロックサイズと対応する（８×８×８）の係数テーブ
ルが得られる。この係数テーブルにおいて、交流成分の
係数値データは、例えば１ピントの符号（±）ビットを
含む８ビツトのデータである。直流成分は、２次元コサ
イン変換で発止する直流成分の８倍あるので、１２ビツ
トの長さとされている。

コサイン変換回路３からの係数データが重み付は回路４
に供給される１重み付は回路４では、（８Ｘ８Ｘ８）の
係数テーブルに対して固定の重み付は係数が乗じられる
。この重み付は係数は、ＤＣ（直流）成分記対しては１
とされ、次数が高いＡＣ（交流）成分程、重み付は係数
が小とされている。即ち、重要度が高い係数はど大きい
重み付は係数が乗じられる。

重み付は回路４からの係数データが８フレームメモリで
構成されたバッファメモリ５及び絶対硝化回路６に供給
される。絶対値化回路６で絶対値に変換された係数デー
タが最大値検出回路７及び度数分布メモリ９に供給され
、最大値検出回路７の出力信号が度数分布メモリ８に供
給される。最大値検出回路７は、ＤＣＴ用のブロックを
更に分割した３次元サブブロック毎にＡＣ係数の絶対値
の最大値ＭＡＸを検出する。上述の（８Ｘ８Ｘ８）のブ
ロックが第３図に示すように、（２×２Ｘ２）の６４個
の３次元サブブロックに更に分割される。サブブロック
に対しては、直流成分が含まれるブロックをＯとし、以
下、次数が高い交流成分が含まれるほど大きくなるよう
に、順次０〜６３の番号付けがなされ、サブブロックの
アドレスは、この番号に対応する６ビツトで表現される
。

サブブロック内の８個のサンプルに対して、Ｏ〜７の所
定のサンプル番号が定められている。

度数分布メモリ８及び９は、後述するバッファリング処
理のために設けられている。一方の度数分布メモリ８に
は、絶対値に変換されたＡＣ係数のサブブロック内の最
大値ＭＡＸの度数分布が記憶され、次にこの最大（Ｉ　
Ｍ　Ａ　Ｘが８フレ一ム期間で累積され、累積度数分布
表が形成される。他方の度数分布メモリ９には、絶対値
に変換されたＡＣ係数の変数分布が記憶され、次にこの
値が８フレ一ム期間で累積され、累積度数分布表が形成
される。

バッファメモリ５は、バッファリング処理の単位期間で
ある日フレームのメモリ容量を有し、バッファメモリ５
からの係数データが重み付は回路１０に供給される０重
み付は回路１０は、バッファリング処理のために設けら
れており、８フレーム当たりの送信データ量（送信ビッ
ト数）が目標とする所定値を超えないように、制御され
た重み付は係数が係数データに乗じられる０重み付は係
数の最大値が１であり、１／２．１／４．１／８．１／
１６．１／３２゜１７６４と重み付は係数が小となるほ
ど、送信すべきデータ量が減少する。バッファリング処
理の対象とされるのは、ＡＣ成分であって、重要度が高
いＤＣ成分は、原データのままで伝送される。

度数分布メモリ８．９に対するアドレス、重み付は回路
１０に対して重み付は係数を指定するためのモード信号
等がコントロール信号発生回路ｌＬで形成される９重み
付は回路１０からの係数データとモード信号とがフォー
マット化回路１２に供給され、送信データがフォーマッ
ト化回路１２の出力端子１３から発生し、伝送路に送出
される。

伝送路の一例は、磁気記録／再生のプロセスである。フ
ォーマット化回路１２では、伝送用の同期パターンの付
加、エラー訂正符号化の処理等が必要に応じてなされる
。送信ビ・ント敗の計算等の処理は、人力データのデー
タ欠落期間を利用して行うことができ、次の８フレ一ム
期間でバッファメモリ５から読み出されるデータに対し
て、前の８フレ一ム期間で決定されたモードに応じた重
み付は処理がなされる。

第４図は、送信データの構成を示す。送信データは、最
初にサブブロック０のデータが位置し、次にサブブロッ
ク内のデータが全てＯでないサブブロックのデータが順
次位置する構成を有している。第４図において、ＤＣは
、サブブロック０の第Ｏサンプル目のデータ、即ち、直
流成分を示すデータであって、このデータＤＣは、１２
ビツトで必ず伝送される。ＡＸは、１番目のサブブロッ
クのデータが続くことを示す４ビツトのアドレスデータ
である。Ｐｉは、１番目のサブブロックの送るべきサン
プルの番号を示す８ビツトのデータである。Ｐｌの中で
、”Ｉ＃は、０でない値を持つサンプル、即ち、有意な
サンプルを示し、データＤＡＴＡｉの部分にその値が符
号化されている。

ＰｉＯ中で、“０”は、０の値を持ち、伝送されないサ
ンプルを示す０例えばＰｌがｃｔｏｏｔｏｔＯｆ）の場
合には、サブブロックＡｔの中の第０番目、第３番目、
第５番目、第７番目のサンプルが有意なサンプルである
ことを意味し、これらのサンプルがＤＡＴＡ　！の部分
に符号化されている。

コサイン変換で得られたＡＣ係数は、符号（±）ビット
を含めて８ビツトで表現されており、この係数データは
、フォーマット化回路１２で第５図のように、送信信号
に変換される。第５図Ａは、ＤＣＴで得られた係数デー
タの中のＡＣ係数の値及びコードを示している。ａｌは
、ＡＣ係数データの（ｉ−１）番目のビットを表す、こ
の係数データが第５図Ｂに示すビットパターンの送信デ
ータに変換される。

送信データのビットパターンは、サインビットＳを先頭
に育する元のビットの間に“０″又は“１”の結合ビッ
トが挿入されたものである。サインピッ）Ｓの“Ｏ”が
十を意味し、これが“１“が−を意味する。結合ビット
の′１”は、最後のビットの前に付加されている。従っ
て、ビット系列の最後は、（“１”Ｓ）又はじ１″′ａ
Ｏ）となり、ビット系列の区切りを検出でき、受信側で
送信データを係数データに復号することができる。

ｂ、バッファリング処理 第６図は、この発明の一実施例中のバッファリング処理
と関連する一部を詳細に示す、絶対値化回路６からのＡ
Ｃ係数の絶対値が最大値検出回路７に供給され、最大値
検出回路７で、サブブロック毎の最大値ＭＡＸが検出さ
れる。この最大値ＭＡＸがマルチプレクサ２１に供給さ
れ、マルチプレクサ２１の出力信号が度数分布メモリ８
に対して、７ビツトのアドレスとして供給される。また
、ＡＣ係数の絶対値がマルチプレクサ３１に供給され、
マルチプレクサ３１の出力信号が度数分布メモリ９に対
して、７ビツトのアドレスとして供給される。

度数分布メモリ８から誘み出されたデータが加算回路２
２に供給され、加算回路２２でマルチプレクサ２３の出
力と加算される。マルチプレクサ２３には、Ｏ１＋１及
びレジスタ２４の出力信号とが供給され、これらの入力
信号の一つが選択的に加算回路２２に供給される。加算
回路２２の出力信号がレジスタ２４に供給される。レジ
スタ２４の出力信号が上述のように、マルチプレクサ２
３にフィードバックされると共に、乗算回路２５を介す
ることで８倍とされ、乗算回路２５の出力信号が加算回
路３６に供給される。

度数分布メモリ９に関連して、メモリ８と同様に、加算
回！３２、”マルチプレクサ３３、レジスタ３４、乗算
回路（２倍回路）３５が設けられている０乗算回路２５
及び３５は、シフト回路で構成できる。

後述のように、加算回路３６の出力には、送信する必要
があるＡＣ係数の送信ビット数が得られ、この送信ビッ
ト数が比較回路３７に供給される。

比較回路３７には、端子３８から送信ビット数の目標値
が供給され、吐算された送信ビット数と目標値の大小関
係が検出される。

比較回路３７の比較出力信号が破線で囲んで示すコント
ロール信号発生回路１１のモード発生器４１に供給され
る。モード発生器４１は、例えば３ビツトのモード制御
信号ＭＤを発生する。このモード制御信号ＭＤがアドレ
ス発生器４２及びレジスタ４３に供給される。レジスタ
４３には、比較回路３７からの比較出力信号がクロック
として供給され、送信ビット数が目標値より小の時に比
較回路３７から発生する比較出力信号でモード制御信号
ＭＤがレジスタ４３に取り込まれる。また、アドレス発
生器４２で形成されたアドレス信号がマルチプレクサ２
１及び３１に供給される。

モード制御信号ＭＤで制御されるモードは、以下のもの
である。

モード１：ＡＣ係数をそのまま伝送する。

モード２・ＡＣ係数を１７２倍して伝送する。

モード３ｊＡＣ係数を１７４倍して伝送する。

モード４：ＡＣ係数を１７８倍して伝送する。

モード５ｊＡＣ係数を１７１６倍して伝送する。

モード６：ＡＣ係数を１７３２倍して伝送する。

モード１ＮＡＣ係数を１７６４倍して伝送する。

レジスタ４３からのモード制御信号ＭＤが破線で囲んで
示す重み付は回路１０に供給される。重み付は回路１０
は、レジスタ４３からのモード制御信号ＭＤとカウンタ
４５で発生したサブブロック番号とがアドレスとして供
給され、重み付は係数を発生するＲＯＭ４４と、バッフ
ァメモリ５からの係数データとＲＯＭ４４から読み出さ
れた重み付は係数とを乗算する乗算回路４６とで構成さ
れている０乗算回路４６の出力データがフォーマット化
回路１２に供給され、モード制御信号ＭＤと共に送信デ
ータに変換される。

重み付は回路ｌＯにおいて、カウンタ４５からのサブブ
ロック番号が供給されているのは、−律にＡＣ係数に対
して、Ａ等の重み付は係数を乗じるのではなく、よりき
め細かく重み付は係数を乗じることを可能とするためで
ある。

また、重み付は回路１０の代わりに、第７図に示すよう
な非線形量子化回路４７を使用しても良い。非線形量子
化回路４７は、例えばＲＯＭの構成とされ、カウンタ４
５からのサブブロック番号とモード制御信号ＭＤとが非
線形量子化回路４７に供給され、モードに応じた量子化
ステップで再量子化された出力信号が非線形量子化回路
４７から得られる０例えば送信ビット数を減少させたい
時には、大きい量子化ステップで再量子化がされたデー
タが形成される。

８フレーム当たりの送信ビット数を目標値より小に制御
するには、モード１の時（即ち、重み付は係数が１の時
）に送信ビット数が計算され、この送信ビット数と目標
値とが比較回路３７で比較され、目標値より送信ビット
数が小さい時には、モード１で重み付けされたＡＣ係数
が送信され、逆に、目標値より送信ビット数が大きい時
には、モード２０時（即ち、重み付は係数がＡの時）の
送信ビット数が計算され、この送信ビット数と目標値と
が比較される。目標値より送信ビット数が少なくなる迄
、モード１からモード７に向かってモードが順次変えら
れる。

送信ビット数の計算について、８フレームに含まれるブ
ロックの個数をＢｎとして説明する。

まず、送信データ（第５図参照）中のＡＯ，ＰＯ，ＤＣ
は、全てのブロックで送信しなければならない、つまり
、（６＋８＋１２）ＸＢｎ−２６Ｂｎビツト／８フレー
ムは、固定のデータ量である。Ａｉ、Ｐｉ、ＤＡＴＡＩ
のビット数は、可変で、これらのビット数を知ることが
必要である。

比較回路３７では、可変のビット数に関する比較がなさ
れる。

サブブロックｉのアドレスデータＡｔ（６ビツト）、サ
ブブロックｉの中のサンプル番号のデータＰｉ（３ビツ
ト）のデータ量の計算について説明する。

Ａｉ、Ｐｉを送らなければならないのは、各サブブロッ
ク中にＯでない値を持ったＡＣ係数が一つでも在る場合
である。従って、各サブブロックのＡＣ係数の最大値Ｍ
ＡＸに注目すれば、充分である。そこで、８フレーム内
の全ブロックのサブブロック１〜サブブロツク６３のＡ
Ｃ係数の絶対値の最大値ＭＡＸの度数分布を作成し、こ
の度数分布を累積度数分布に変換する。

度数分布メモリ８は、書き込みの前にクリアされる。加
算回路２２は、クリア動作時にゼロデータを発生し、ま
た、コントロール信号発生回路１１のアドレス発生器４
２からの順次変化するアドレスがマルチプレクサ２１を
介してメモリ８に供給され、６ビツトの全アドレスにゼ
ロデータが書き込まれる。このクリアの後にマルチプレ
クサ２１が最大値検出回路７で検出された最大値ＭＡＸ
を選択し、また、マルチプレクサ２３が＋１の入力を選
択する。最大値ＭＡＸで指定されるアドレスのデータが
メモリ８から読み出され、加算回路２２で＋１される。

この加算回路２２の出力データがメモリ８の入力データ
として同一のアドレスに書き込まれる。この処理が８フ
レ一ム期間にわたってなされた後に、度数分布メモリ８
には、ＡＣ係数の絶対値の最大値ＭＡＸの度数分布表が
貯えられる。

度数分布メモリ８と同様に、。度数分布メモリ９は、最
初にゼロクリアされ、次に、ＡＣ係数の絶対値をアドレ
スとして、加算回路３２で＋１されたメモリ９の内容が
同一のアドレスに書き込まれることで、ＡＣ係数の絶対
値の８フレ一ム期間の度数分布表がメモリ９に形成され
る。このように、メモリ８及び９に８フレ一ム分の発生
度数の分布表が形成されたら、次に、これらの度数分布
表から累積度数分布表が形成される。

累積度数分布表の形成のために、マルチプレクサ２１及
び３１がコントロール信号発生回路１１のアドレス発生
器４２の出力を選択する状態に切り替えられ、また、マ
ルチプレクサ２３及び３３がレジスタ２４及び３４の出
力を夫々選択する状態に切り替えられる。アドレス発生
器４２は、（１２７，１２６，１２５，・・・、　２．
１）とディクレメントするアドレスを発生する。各アド
レスの読み出し出力は、加算回路２２及び３２でレジス
タ２４及び３４の出力と夫々加算される。

レジスタ２４及び３４は、累積度数分布表の作成に先立
ってゼロリセットされ、従って、メモリ８及び９には、
アドレス１２７からの値が累積された値が書き込まれる
。アドレス１２７からアドレス１迄、メモリ８及び９の
アドレスが変化した後に、各メモリに累積度数分布表が
形成される。

第８図Ａは、ＡＣ係数の絶対値の最大値ＭＡＸを横軸と
し、発生度数を縦軸とした度数分布グラフである。この
度数分布が１２７の側から１に向かって累積されること
で、第８図Ｂに示す累積度数分布グラフが得られる。こ
の累積度数分布グラフから、ＡＣ係数に重み付は係数を
乗じた場合、最大値ＭＡＸが０となるサブブロックの個
数が分り、送信すべきサブブロック数が分る。

メモリ８に形成された累積度数分布グラフが具体的に第
９図に示すものである時に、伝送すべきＡｉ、Ｐｋのビ
ット数は、両者の合計ビット数が１４ビツトであるから
、下記のように直ちに求めることができる。

本係数データをそのまま使った場合（モード１）Ａｔ、
Ｐｋを送るべきサブブロック数８Ｍ１送信ビツト数：１
４Ｍ１ 本係数データに１７２を乗じた場合（モード２）Ａｉ、
Ｐｉを送るべきサブブロック数：Ｍ２送信ビット数：１
４Ｍ２ 本係数データに１７４を乗じた場合（モード３）Ａｔ、
Ｐｉを送るべきサブブロック数ｉＭ３送信ビット数：１
４Ｍ３ 本係数データに１／８を乗じた場合（モード４）Ａｔ、
Ｐｌを送るべきサブブロック数：Ｍ４送信ビット数：１
４Ｍ４ 本係数データに１／１６を乗じた場合（モード５）Ａｉ
、Ｐｉを送るべきサブブロック数：Ｍ５送信ビット数：
１４Ｍ５ 本係数データに１７３２を乗じた場合（モード６）Ａｔ
、Ｐｉを送るべきサブブロック数７Ｍ６送信ビツト数：
１４Ｍ６ 本係数データに１７６４を乗じた場合（モード７）Ａｉ
、Ｐｉを送るべきサブブロック数：Ｍ７送信ビット数：
１４Ｍ？ また、（１，／’−２）（ＩＪ２）”　（１，ｒ２）’
等を乗じたものは、累積度数分布グラフの横軸の３．６
．１２の値から直ぐにサブブロック数が分る。更に、非
線形量子化をする場合にも、同様にサブブロック数が分
る。このように、係数データ（ＡＣ係数）にある重み付
は係数を乗じた場合、送信すべきＡＩ、Ｐｌのデータ量
が分ることは、このデータ量を所定量以下に抑えるバッ
ファリングが可能であることを意味する。

前述のように、度数分布メモリ８に累積度数分布表が形
成された後に、マルチプレクサ２１は、アドレス発生器
４２からのアドレスを選択する状態に切り替えられ、マ
ルチプレクサ２３がＯを選択する状態に切り替えられる
。アドレス発生器４２は、（６４，３２，１６，８，４
，２，１）と順次変化するアドレスを発生する。加算回
路２２では、メモリ８からのデータが変更されないので
、上述のアドレスで読み出されたデータは、累積度数Ｍ
７．Ｍ６．Ｍ５．Ｍ４．Ｍ３．Ｍ２．Ｍｌに他ならない
、これらの累積度数が乗算回路２５で８倍されて、Ａｉ
、Ｐｉを送るべきサブブロック数を示す乗算回路２５の
出力が加算回路３６に供給される。

伝送すべきデータＤＡＴＡｔのデータ量を計算するため
に、上述のように、全てのＡＣ係数の絶対値の発生度数
を求め、第９図と同様の累積置数分布グラフ（表）が作
成される。第９図がメモリ９に形成されたＡＣ係数の累
積度数分布グラフとした場合、第５図のような送信デー
タに変換して伝送する時の送信ビット数は、次のように
なる。

但し、ビット数は、累積度数分布グラフの横軸であるＡ
Ｃ係数の絶対値のビット数であり、また、Ａｔ５Ｐｉと
区別するために、度数の値として、Ｍｌに代えてＮｔの
参照符号を使用する。

＊７ビツトのＡＣ係数のサンプル数ｊＮ７送信ビット数
：１４Ｎ７ビツト ＊６ビツトのＡＣ係数のサンプル飲ｊＮ６−ＮＹ送信ビ
ット数；１２　（Ｎ６−Ｎ７）ビット本５ビツトのＡＣ
係数のサンプル敗：Ｎ５−Ｎ６送信ビット数：　１０　
（Ｎ５−Ｎ６）ビット本４ビツトのＡＣ係数のサンプル
数：Ｎ４−Ｎ５送信ビット数：　８　（Ｎ４−Ｎ５）ビ
ット本３ビツトのＡＣ係数のサンプル数：Ｎ５−Ｎ４送
信ビット数：　６　（Ｎ３−Ｎ４）ビット本２ビツトの
ＡＣ係数のサンプル数：Ｎ２−Ｎ３送信ビツト数ｉ４　
（Ｎ２−Ｎ３）ビット本１ビツトのＡＣ係数のサンプル
数：Ｎ１−Ｎ２送信ビット数：　２　（Ｎｌ−Ｎ２）ビ
ット従って、重み付は係数が１であるモード１の時の伝
送データ量の合計ビット数は、 ２　（Ｎ１＋Ｎ２＋Ｎ３＋Ｎ４＋Ｎ５＋Ｎ６＋Ｎ７）ビ
ット と求まる。ＡＣ係数の絶対値が１７２倍されるモー・ド
２では、２ビツトのＡＣ係数が１ビツトのＡＣ係数とな
るように、ＡＣ係数のビット数がｌビット減少するから
、合計とット飲は、 １２Ｎ７＋１０　（Ｎ６−１１）＋８　（Ｎ５−Ｎ６）
＋６　（Ｎ４−Ｎ５）＋４　（Ｎ３−Ｎ４）＋２（Ｎ２
−Ｎ３） −２（Ｎ２＋Ｎ３＋Ｎ４＋Ｎ５＋Ｎ６＋Ｎ７）ビット ＡＣ係数の絶対値が１／４倍されるモード３では、合計
ビット数は、 ２　（Ｎ３＋Ｎ４＋Ｎ５＋Ｎ６＋Ｎ７）ビットＡＣ係数
の絶対値が１ノ８倍されるモード４では、合計ビット数
は、 ２　（Ｎ４＋Ｎ５＋Ｎ６＋Ｎ？）ビットＡＣ係数の絶対
値が１７１６倍されるモード５では、合計ビット数は、 ２　（８５−）−Ｎ６＋Ｎ７）ビット ＡＣ係数の絶対値が１７３２倍されるモード６では、合
計ビット数は、 ２　（Ｎ６＋Ｎ７）ビット ＡＣ係数の絶対値がｌ／６４倍されるモード７では、合
計ビット数は、 ２Ｎ７ビツト と求められる。

また、Ａｉ及びｐｉの場合と同様に、（ＩＪ２）　（１
、／−２）”　（１，Ｊ２）’等を乗じたり或いは非線
形再量子化をする場合にも、同様に送信ビット数を求め
ることができる。このように、係数データ（ＡＣ係数）
にある重み付は係数を乗じた場合、送信すべきＤＡＴＡ
ｉのデータ量が分ることは、このデータ量を所定量以下
に抑えるバッファリングが可能であることを意味する。

前述のように、度数分布メモリ９に累積度数分布表が形
成された後に、送信ビット数が検出される。この検出の
ために、マルチプレクサ３１は、アドレス発生ｌ５４２
からのアドレスを選択する状態に切り替えられ、マルチ
プレクサ３３がレジスタ３４の出力を選択する状態に切
り替えられる。

アドレス発生器４２は、前述のように、（６４゜３２．
１６，８，４，２．１）と順次変化するアドレスを発生
する。加算回路２２で、メモリ８からのデータとレジス
タ３４に格納されている前のアドレスのデータとが加算
されるので、上述のアドレスで読み出されたデータは、
累積度数Ｎ７゜（Ｎ７＋８６）、（Ｎ７＋Ｎ６＋Ｎ５）
、（ＮＹ十Ｎ６＋８５十Ｎ４）、（Ｎ３＋Ｎ４＋Ｎ５＋
Ｎ６＋Ｎ７）、（Ｎ７＋Ｎ６＋Ｎ５＋Ｎ４＋Ｎ３→−Ｎ
２）、（Ｎ７十Ｎ６＋Ｎ５＋Ｎ４＋Ｎ３＋Ｎ２十Ｎ１）
に他ならない、これらの累積度数が乗算回路３５で２倍
されて、ＡＣ係数の送信ビット数を示す乗算回路３５の
出力が加算回路３６に供給される。

加算回路３６からの送信ビット数（但し、固定のビット
数が除外されている）が比較回路３７において目標値と
比較され、目標値との大小関係が検出される。比較回路
３７の比較出力から、より送信ビット数を減少させるモ
ードに移行することが必要かどうかがモード発生器４１
で判断される。

例えばＡＣ係数に％の重み付は係数を乗じるモード２に
移行した時の送信ビット数を求めるために、アドレス発
生器４２から（６４，３２，１６，８゜４．２）のアド
レスが出力され、このアドレスで上述と同様に計算され
た送信ビット数と目標値との大小関係が判断される。

以上のように、送信ビット数が目標値より小となるモー
ドが決定され、バッファメモリ５で遅延されたＡＣ係数
にモードと対応する重み付は係数が重み付は回路１０で
乗算される。

以上の説明から明らかなように、各モードにおける８フ
レーム当たりの送信ビット数は、次の式％式％ ＊係数データをそのまま使用するモード１の場合２６Ｂ
ｎ＋１４Ｍ１＋２　（Ｎ１＋Ｎ２＋Ｎ３＋Ｎ４＋Ｎ５＋
Ｎ６＋Ｎ７）ビット ＊係数データが１／２倍されるモード２の場合２６Ｂｎ
＋１４Ｍ２＋２　（Ｎ２＋Ｎ３±Ｎ４＋Ｎ５＋Ｎ６＋Ｎ
７）ビット ＊係数データが１八倍されるモード３の場合２６Ｂｎ＋
１４Ｍ３＋２　（Ｎ３＋Ｎ４＋Ｎ５＋Ｎ６＋Ｎ７）ビッ
ト ＊係数データが１／８倍されるモード４の場合２６Ｂｎ
＋１４Ｍ４＋２　（Ｎ４＋Ｎ５＋Ｎ６十Ｎ７）ビット ＊係数データが１７１６倍されるモード５の場合２６Ｂ
ｎ＋１４Ｍ５＋２　（Ｎ５＋Ｎ６＋Ｎ７）ビット ＊係数データが１７３２倍されるモード６の場合２６Ｂ
ｎ＋１４Ｍ６＋２　　（Ｎ６＋Ｎ７）ビット本係数デー
タが１７６４倍されるモード７の場合２６Ｂｎ＋１４Ｍ
７＋２Ｎ７ビツト Ｃ０変形例 上述の実施例では、８フレーム内のデータを（８Ｘ８Ｘ
８）の３次元ブロックに分割している。

時間軸方向の長さを８フレームに限らず、２，４゜６フ
レームとしても良い。

また、フォ・−マット化回路１２において、エラー訂正
符号化、同期パターンの付加等の処理を行っても良い。

これらの処理で増加する送信ビット数は、固定の量であ
る。

入力画像信号がテレビジョン信号の輝度信号の場合に限
らず、コンポーネントカラー映像信号であっても良い。

コンポーネントを同時化して処理しても良く、また、コ
ンポーネントを別個に処理しても良い。

変換符号としては、コサイン変換に限らず、直交変換等
を使用しても良い。

〔発明の効果〕

この発明は、フィードフォワード制御で送信の必要なデ
ータ量を目標値より小に制御できるので、フィードバッ
ク制御と異なり、発振等の問題が生じない。また、この
発明は、ソーティング回路等の複雑な回路を必要としな
いので、回路規模が大きくならない利点がある。更に、
この発明は、３次元ブロックの変換符号化であるので、
伝送データ量の圧縮率を高くでき、特に、静止画の処理
に適用して好適である。

【図面の簡単な説明】

第１図はこの発明の一実施例の全体システムを示すブロ
ック図、第２図はこの一実施例におけるブロックの一例
を示す路線図、第３図はサブブロックの説明に用いる路
線図、第４図は送信データの構成を示す路線図、第５図
は送信データへのコード変換の説明に用いる路線図、第
６図はこの発明の一実施例の一部の詳細なブロック図、
第７図はバッファリングの構成の変形例のブロック図、
第８図及び第９図はバッファリング処理の説明に用いる
路線図、第１０図は従来技術の説明に用いるブロック図
である。 図面における主要な符号の説明 ２ニブロック化回路、 ３：コサイン変換回路、 ５：バッファメモリ、 ７ｉＡＣ係数データの最大値ＭＡＸ検出回路、８．９；
度数分布メモリ、 １０＋重み付は回路、 １１：コントロール信号発生回路、 １２：フォーマット化回路、 １３：出力端子。 代理人　弁理士　杉　浦　正　知 埋襠ヂーク 第４図 第８図

Claims (1)

【特許請求の範囲】
1. 所定の大きさの３次元ブロックに対し、変換符号化を行
   い、上記変換符号化で得られた直流成分は、所定ビット
   数で伝送すると共に、残りの交流成分を３次元サブブロ
   ックに分割し、上記サブブロック単位で有意なデータを
   有するサブブロックのアドレス情報と伝送されるサブブ
   ロック内の有意な係数データを伝送するようにしたデー
   タ伝送装置。