JPH02235121A - 電源回路の短絡保護回路 - Google Patents
電源回路の短絡保護回路Info
- Publication number
- JPH02235121A JPH02235121A JP5729089A JP5729089A JPH02235121A JP H02235121 A JPH02235121 A JP H02235121A JP 5729089 A JP5729089 A JP 5729089A JP 5729089 A JP5729089 A JP 5729089A JP H02235121 A JPH02235121 A JP H02235121A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- transistor
- short
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001681 protective effect Effects 0.000 title abstract 2
- 230000007423 decrease Effects 0.000 description 18
- 230000003321 amplification Effects 0.000 description 7
- 238000003199 nucleic acid amplification method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 241000282376 Panthera tigris Species 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Landscapes
- Protection Of Static Devices (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、pnp’トランジスタを直列制御素子として
用いた直列制御型の電源回路における出力短絡時の保護
を行う短絡保護回路に関するものである. 〔従来の技術〕 pnp トランジスタによる直列制御型の電源回路の一
例を第3図に示す。
用いた直列制御型の電源回路における出力短絡時の保護
を行う短絡保護回路に関するものである. 〔従来の技術〕 pnp トランジスタによる直列制御型の電源回路の一
例を第3図に示す。
この電源回路は、直流電源lと負荷2との間にρnpト
ランジスタからなる制御用トランジスタTr,のエミッ
ターコレクタ間を直列に接続した定電圧回路であり、以
下に説明するように、この制御用トランジスタTr.の
ベースに流れるドライブ電流を制御することにより負荷
2に一定の出力電圧を供給するようになっている。
ランジスタからなる制御用トランジスタTr,のエミッ
ターコレクタ間を直列に接続した定電圧回路であり、以
下に説明するように、この制御用トランジスタTr.の
ベースに流れるドライブ電流を制御することにより負荷
2に一定の出力電圧を供給するようになっている。
制御用トランジスタTr.の出力側には、抵抗R,と抵
抗R2からなる分圧抵抗回路3が負荷2に並列に接続さ
れている。そして、この分圧抵抗回路3における抵抗R
1と抵抗R2との接続点は、差動アンプ4における帰還
電圧入力Bに接続されている。また、差動アンプ4にお
ける基準電圧入力Aには、基準電圧源5が接続されてい
る。従って、この差動アンプ4は、基準電圧入力Aに基
準電圧源5の基準電圧が入力されると共に、帰還電圧入
力Bに電源回路の出力電圧を分圧抵抗回路3で分圧した
帰還電圧が入力され、これら基準電圧と帰還電圧との差
を増幅して差動増幅出力C−Dから出力することになる
。
抗R2からなる分圧抵抗回路3が負荷2に並列に接続さ
れている。そして、この分圧抵抗回路3における抵抗R
1と抵抗R2との接続点は、差動アンプ4における帰還
電圧入力Bに接続されている。また、差動アンプ4にお
ける基準電圧入力Aには、基準電圧源5が接続されてい
る。従って、この差動アンプ4は、基準電圧入力Aに基
準電圧源5の基準電圧が入力されると共に、帰還電圧入
力Bに電源回路の出力電圧を分圧抵抗回路3で分圧した
帰還電圧が入力され、これら基準電圧と帰還電圧との差
を増幅して差動増幅出力C−Dから出力することになる
。
上記差動アンプ4の差動増幅出力C−Dは、前記制御用
トランジスタTr.のベースと保護回路6との間に介し
て接続され、この制御用トランジスタTr+のドライブ
電流を制御するようになっている。従って、この電源回
路は、制御用トランジスタTr.に電源回路の出力電圧
を負帰還し、前記のように負荷2に供給される出力電圧
が常に一定に保たれるようにフィードバック制御を行う
ことになる。
トランジスタTr.のベースと保護回路6との間に介し
て接続され、この制御用トランジスタTr+のドライブ
電流を制御するようになっている。従って、この電源回
路は、制御用トランジスタTr.に電源回路の出力電圧
を負帰還し、前記のように負荷2に供給される出力電圧
が常に一定に保たれるようにフィードバック制御を行う
ことになる。
ここで、差動アンプ4の差動増幅出力Dに接続する保護
回路6は、負荷2を接続する電源回路の出力が短絡した
場合の保護を行うための短絡保護回路をはじめとして、
過電流保護回路や過熱保護回路、過電圧保護回路等から
なる。
回路6は、負荷2を接続する電源回路の出力が短絡した
場合の保護を行うための短絡保護回路をはじめとして、
過電流保護回路や過熱保護回路、過電圧保護回路等から
なる。
上記電源回路における従来の保護回路6の詳細を差動ア
ンプ4と共に第4図に示す。
ンプ4と共に第4図に示す。
まず、差動アンプ4について説明する。
第3図に示した差動アンプ4の基準電圧入力Aと帰還電
圧入力Bは、それぞれ差動回路4aにおけるnpn ト
ランジスタTrz・Tr,のベースに接続されている。
圧入力Bは、それぞれ差動回路4aにおけるnpn ト
ランジスタTrz・Tr,のベースに接続されている。
このnpn トランジスタTr2・Tr=は、ほぼ等し
い特性を有するトランジスタであり、エミッタが共通の
エミッタ抵抗R3を介して接地電源GNDに接続されて
いる。また、これらnpnトランジスタTrt・Tr=
の各コレクタは、pnp トランジスタTr4・Trs
からなるカレントミラー回路4bを介し、さらにそれぞ
れ抵抗R4 ・R,を介して電源■。,に接続されてい
る。この結果、差動回路4aは、基準電圧入力Aと帰還
電圧入力Bに入力された基準電圧と帰還電圧との差をn
pn トランジスタTr.・Tr.のコレクタ間に出力
することになり、差動アンプ4の入力段を構成する。
い特性を有するトランジスタであり、エミッタが共通の
エミッタ抵抗R3を介して接地電源GNDに接続されて
いる。また、これらnpnトランジスタTrt・Tr=
の各コレクタは、pnp トランジスタTr4・Trs
からなるカレントミラー回路4bを介し、さらにそれぞ
れ抵抗R4 ・R,を介して電源■。,に接続されてい
る。この結果、差動回路4aは、基準電圧入力Aと帰還
電圧入力Bに入力された基準電圧と帰還電圧との差をn
pn トランジスタTr.・Tr.のコレクタ間に出力
することになり、差動アンプ4の入力段を構成する。
上記差動回路4aにおけるnpnトランジスタTr3の
コレクタは、ダーリントン回路4Cにおけるnpnトラ
ンジスタT『,のベースにも接続されている.このダー
リントン回路4Cは、2個のnpn トランジスタTr
6・Tr−rを複合接続した回路であり、差動アンプ4
の出力段を構成する。そして、このダーリントン回路4
cにおけるnpnトランジスタTr7のコレクタとエミ
ッタがそれぞれ前記差動増幅出力C−Dとなる。なお、
差動回路4aにおけるnpn トランジスタTr.のコ
レクターベース間に接続されたコンデンサCは、発振防
止用コンデンサである。
コレクタは、ダーリントン回路4Cにおけるnpnトラ
ンジスタT『,のベースにも接続されている.このダー
リントン回路4Cは、2個のnpn トランジスタTr
6・Tr−rを複合接続した回路であり、差動アンプ4
の出力段を構成する。そして、このダーリントン回路4
cにおけるnpnトランジスタTr7のコレクタとエミ
ッタがそれぞれ前記差動増幅出力C−Dとなる。なお、
差動回路4aにおけるnpn トランジスタTr.のコ
レクターベース間に接続されたコンデンサCは、発振防
止用コンデンサである。
上記差動アンプ4の動作を説明する。
第3図に示す負荷2の変動等により電源回路の出力電圧
が所定電圧より低下した場合、分圧抵抗回路3で分圧ざ
れた帰還電圧も基準電圧源5の基準電圧より低下するこ
とになる。そして、差動アンプ4では、帰還電圧入力B
に入力された帰還電圧が基準電圧入力Aに入力された基
準電圧よりも低くなるので、差動回路4aにおけるnp
n トランジスタTr+のコレクターエミッタ間に流れ
る電流が減少する。すると、カレントミラー回路4bに
おけるpnp トランジスタTrsからダーリントン回
路4Cに流れ込む電流が増加し、このダーリントン回路
4cにおけるnpnトランジスタTr,のコレクターエ
ミッタ間を流れる電流を増加させる。従って、制御用ト
ランジスタTr,のドライブ電流が増加するので、出力
電圧は上昇することになる。
が所定電圧より低下した場合、分圧抵抗回路3で分圧ざ
れた帰還電圧も基準電圧源5の基準電圧より低下するこ
とになる。そして、差動アンプ4では、帰還電圧入力B
に入力された帰還電圧が基準電圧入力Aに入力された基
準電圧よりも低くなるので、差動回路4aにおけるnp
n トランジスタTr+のコレクターエミッタ間に流れ
る電流が減少する。すると、カレントミラー回路4bに
おけるpnp トランジスタTrsからダーリントン回
路4Cに流れ込む電流が増加し、このダーリントン回路
4cにおけるnpnトランジスタTr,のコレクターエ
ミッタ間を流れる電流を増加させる。従って、制御用ト
ランジスタTr,のドライブ電流が増加するので、出力
電圧は上昇することになる。
また、第3図に示す負荷2の変動等により電源回路の出
力電圧が所定電圧よりも高くなった場合には、上記帰還
電圧も基準電圧より上昇することになる。そして、差動
アンプ4では、差動回路4aにおけるnpn トランジ
スタTr+のコレクターエミッタ間に流れる電流が増加
する。しかし、npnトランジスタTr.のコレクター
エミッタ間に流れる電流は、これに対して相対的に減少
する。すると、カレントミラー回路4bにおけるpnp
トランジスタTr5からダーリントン回路4Cに流れ
込む電流が減少し、このダーリントン回路4Cにおける
npn トランジスタTr7のコレクターエミッタ間を
流れる電流を減少させる。従って、制御用トランジスタ
Tr1のドライブ電流が減少するので、出?電圧も低下
することになる。
力電圧が所定電圧よりも高くなった場合には、上記帰還
電圧も基準電圧より上昇することになる。そして、差動
アンプ4では、差動回路4aにおけるnpn トランジ
スタTr+のコレクターエミッタ間に流れる電流が増加
する。しかし、npnトランジスタTr.のコレクター
エミッタ間に流れる電流は、これに対して相対的に減少
する。すると、カレントミラー回路4bにおけるpnp
トランジスタTr5からダーリントン回路4Cに流れ
込む電流が減少し、このダーリントン回路4Cにおける
npn トランジスタTr7のコレクターエミッタ間を
流れる電流を減少させる。従って、制御用トランジスタ
Tr1のドライブ電流が減少するので、出?電圧も低下
することになる。
この結果、差動アンプ4は、電源回路の出力電圧が常に
一定に保たれるように制御用トランジスタTr.に負帰
還を加えることができる。
一定に保たれるように制御用トランジスタTr.に負帰
還を加えることができる。
次に、保護回路6について説明する。ただし、第4図で
はこの保護回路6における短絡保護回路6aと過電流保
護回路6bのみを示す。
はこの保護回路6における短絡保護回路6aと過電流保
護回路6bのみを示す。
短絡保護回路6aは、pnpトランジスタTr2,とn
pn トランジスタのコレクターベース間を短絡したダ
イオードD2■とで構成されている。 pnp トラン
ジスタTr2.は、エミッタが前記差動アンプ4のダー
リントン回路4Cにおけるnpn トランジスタTr7
のベースに接続され、コレクタが差動回路4aにおける
抵抗R,とnpn トランジスタTr.・Tr3のエミ
ッタとの間に接続されている。また、このpnp トラ
ンジスタTr..のベースは、ダイオードD2■を介し
て差動アンプ4における帰還電圧入力Bに接続されてい
る。
pn トランジスタのコレクターベース間を短絡したダ
イオードD2■とで構成されている。 pnp トラン
ジスタTr2.は、エミッタが前記差動アンプ4のダー
リントン回路4Cにおけるnpn トランジスタTr7
のベースに接続され、コレクタが差動回路4aにおける
抵抗R,とnpn トランジスタTr.・Tr3のエミ
ッタとの間に接続されている。また、このpnp トラ
ンジスタTr..のベースは、ダイオードD2■を介し
て差動アンプ4における帰還電圧入力Bに接続されてい
る。
過電流保護回路6bは、npn トランジスタT rz
.とnpn トランジスタのコレクターベース間を短絡
?たダイオードI)24と抵抗R2I−R2■・R23
とで構成されている。抵抗R21−RZ■・R23は、
直列に接続され、抵抗Rzt側の一端がnpn トラン
ジスタTr,のベースに接続されると共に、抵抗RZ3
側の他端がダイオードD24を介して接地電源GNDに
接続されている。また、抵抗R2■と抵抗R’l3との
接続点は、差動増幅出力Dを介してこのnpn トラン
ジスタTr7のエミッタに接続されている。そして、n
pnトランジスタTr..は、コレクタがダーリントン
回路4Cにおけるnpn トランジスタTr,のベース
に接続されると共に、エミッタが上記抵抗R23とダイ
オードI)z4との接続点に接続されている.また、こ
のnpn トランジスタTr..のべ一スは、上記抵抗
Rtlと抵抗R。との接続点に接続されている。ここで
、抵抗RZI・R2■は、ダーリントン回路4Cにおけ
るプリーダ抵抗である。
.とnpn トランジスタのコレクターベース間を短絡
?たダイオードI)24と抵抗R2I−R2■・R23
とで構成されている。抵抗R21−RZ■・R23は、
直列に接続され、抵抗Rzt側の一端がnpn トラン
ジスタTr,のベースに接続されると共に、抵抗RZ3
側の他端がダイオードD24を介して接地電源GNDに
接続されている。また、抵抗R2■と抵抗R’l3との
接続点は、差動増幅出力Dを介してこのnpn トラン
ジスタTr7のエミッタに接続されている。そして、n
pnトランジスタTr..は、コレクタがダーリントン
回路4Cにおけるnpn トランジスタTr,のベース
に接続されると共に、エミッタが上記抵抗R23とダイ
オードI)z4との接続点に接続されている.また、こ
のnpn トランジスタTr..のべ一スは、上記抵抗
Rtlと抵抗R。との接続点に接続されている。ここで
、抵抗RZI・R2■は、ダーリントン回路4Cにおけ
るプリーダ抵抗である。
上記保護回路6における短絡保護回路6aの動作を説明
する。
する。
第3図に示した負荷2を接続すべき電源回路の出力が短
絡すると、差動アンプ4の帰還電圧入力?に入力される
帰還電圧が接地電源GNDのレベル付近まで低下するこ
とになる。すると、この帰還電圧入力Bの低電位に引か
れて、短絡保護回路6aにおけるpnp トランジスタ
Tr..のベースからダイオードD2■を介して電流が
流れ出し、このpnpトランジスタTr■がONとなる
。そして、このpnp トランジスタTr.,のエミッ
ターコレクタ間が導通すると、前記差動アンプ4のダー
リントン回路4Cにおけるnpn トランジスタTr7
からベース電流が引き抜かれ、差動回路4aにおける抵
抗R3に供給される。
絡すると、差動アンプ4の帰還電圧入力?に入力される
帰還電圧が接地電源GNDのレベル付近まで低下するこ
とになる。すると、この帰還電圧入力Bの低電位に引か
れて、短絡保護回路6aにおけるpnp トランジスタ
Tr..のベースからダイオードD2■を介して電流が
流れ出し、このpnpトランジスタTr■がONとなる
。そして、このpnp トランジスタTr.,のエミッ
ターコレクタ間が導通すると、前記差動アンプ4のダー
リントン回路4Cにおけるnpn トランジスタTr7
からベース電流が引き抜かれ、差動回路4aにおける抵
抗R3に供給される。
このようにし,て抵抗5R,に短絡保護回路6aからの
電流が供給されると、差動回路4aにおけるnpnトラ
ンジスタTr.のエミッタ電位が上昇する。ところが、
npn トランジスタTr.のベース電位は、基準電圧
入力Aを介して一定の基準電圧に維持されるので、この
エミッタ電位の上昇によりベースーエミッタ間電圧■.
が低下し、npn トランジスタTrzのコレクターエ
ミッタ間に流れる電流も減少する。すると、カレントミ
ラー回路4bのpnpトランジスタTrsからダーリン
トン回路4Cに流れ込む電流も減少するので、第3図に
示す制御用トランジスタTrtのドライブ電流を低減さ
せることができる。
電流が供給されると、差動回路4aにおけるnpnトラ
ンジスタTr.のエミッタ電位が上昇する。ところが、
npn トランジスタTr.のベース電位は、基準電圧
入力Aを介して一定の基準電圧に維持されるので、この
エミッタ電位の上昇によりベースーエミッタ間電圧■.
が低下し、npn トランジスタTrzのコレクターエ
ミッタ間に流れる電流も減少する。すると、カレントミ
ラー回路4bのpnpトランジスタTrsからダーリン
トン回路4Cに流れ込む電流も減少するので、第3図に
示す制御用トランジスタTrtのドライブ電流を低減さ
せることができる。
この結果、電源回路の出力短絡時には、pnp トラン
ジスタTr.,がONすることにより短絡保護回路6a
が働き、制御用トランジスタTr,のドライブ電流を低
減させるので、短絡電流を小さくすることができる。
ジスタTr.,がONすることにより短絡保護回路6a
が働き、制御用トランジスタTr,のドライブ電流を低
減させるので、短絡電流を小さくすることができる。
また、上記保護回路6における過電流保護回路6bの動
作を簡単に説明する。
作を簡単に説明する。
第3図に示す制御用トランジスタTr.のドライブ電流
は、差動アンプ4におけるダーリントン回路4cから保
護回路6における過電流保護回路6bの抵抗R23及び
ダイオードDZ4を通じて流れる。このため、ドライブ
電流が増加すると抵抗R23での電圧降下が大きくなり
、これが所定値を超えるとnpn トランジスタTr2
3がONすることになる。この結果、ダーリントン回路
4CにおけるnpnトランジスタTr.のベース電流が
このnpnトラ?ジスタT r z 3及びダイオード
Dt4を通じて引き抜かれ、上記ドライブ電流を制限し
て過電流を防止することができる。
は、差動アンプ4におけるダーリントン回路4cから保
護回路6における過電流保護回路6bの抵抗R23及び
ダイオードDZ4を通じて流れる。このため、ドライブ
電流が増加すると抵抗R23での電圧降下が大きくなり
、これが所定値を超えるとnpn トランジスタTr2
3がONすることになる。この結果、ダーリントン回路
4CにおけるnpnトランジスタTr.のベース電流が
このnpnトラ?ジスタT r z 3及びダイオード
Dt4を通じて引き抜かれ、上記ドライブ電流を制限し
て過電流を防止することができる。
ところが、上記第4図に示す短絡保護回路6aでは、高
温時に電源回路の出力短絡が生じると、熱暴走によって
電源回路を破壊する危険性があるという問題点を有して
いた。
温時に電源回路の出力短絡が生じると、熱暴走によって
電源回路を破壊する危険性があるという問題点を有して
いた。
即ち、出力短絡時には、帰還電圧入力Bが接地電源GN
Dのレベル付近まで低下するので、短絡保護回路6aに
おけるpnp トランジスタTrH のエミッタがダイ
オードD2■とこのpnp トランジスタTrゎのベー
スーエミッタ間を介してベースーエミッタ間電圧■■の
2倍の電位となる。また、pnpトランジスタT r
! I のコレクタは、npn トランジスタTrzの
エミッターベース間を介して基準電圧を保持された基準
電圧入力Aに接続されているので、この基準電圧からベ
ースーエミッタ間電圧■.を差し引いた電位となる。
Dのレベル付近まで低下するので、短絡保護回路6aに
おけるpnp トランジスタTrH のエミッタがダイ
オードD2■とこのpnp トランジスタTrゎのベー
スーエミッタ間を介してベースーエミッタ間電圧■■の
2倍の電位となる。また、pnpトランジスタT r
! I のコレクタは、npn トランジスタTrzの
エミッターベース間を介して基準電圧を保持された基準
電圧入力Aに接続されているので、この基準電圧からベ
ースーエミッタ間電圧■.を差し引いた電位となる。
ここで、トランジスタのベースーエミッタ間電?■。は
、負の温度特性を有し、温度の上昇に伴って電圧が低下
することになる。このため、高温時に出力短絡が生じる
と、電圧■.の低下により、上記pnp トランジスタ
TrHのエミッタ電位が低下すると共にコレクタ電位が
上昇するので、このpnp トランジスタTrHにおけ
るコレクターエミッタ間電圧■4が減少する。
、負の温度特性を有し、温度の上昇に伴って電圧が低下
することになる。このため、高温時に出力短絡が生じる
と、電圧■.の低下により、上記pnp トランジスタ
TrHのエミッタ電位が低下すると共にコレクタ電位が
上昇するので、このpnp トランジスタTrHにおけ
るコレクターエミッタ間電圧■4が減少する。
従って、高温時に出力短絡が生じても、pnp トラン
ジスタTrz+ は、前記差動回路4aにおける抵抗R
,への電流供給能力が低下するので、制御用トランジス
タTr.のドライブ電流を十分に制限できなくなる。す
ると、この制御用トランジスタTr.は、大きな短絡電
流を流し続けることになるので発熱を生じ、さらに温度
を上昇させる。そして、pnpトランジスタTr■は、
この温度上昇のためにコレクターエミッタ間電圧■。か
さらに減少し飽和状態となるので、制御用トランジスタ
Tr.のドライブ電流がより一層増加する。
ジスタTrz+ は、前記差動回路4aにおける抵抗R
,への電流供給能力が低下するので、制御用トランジス
タTr.のドライブ電流を十分に制限できなくなる。す
ると、この制御用トランジスタTr.は、大きな短絡電
流を流し続けることになるので発熱を生じ、さらに温度
を上昇させる。そして、pnpトランジスタTr■は、
この温度上昇のためにコレクターエミッタ間電圧■。か
さらに減少し飽和状態となるので、制御用トランジスタ
Tr.のドライブ電流がより一層増加する。
この結果、短絡保護回路6aは、高温時に出力短絡が生
じると、制御用トランジスタTr+の発熱により順次ド
ライブ電流の制限能力が低下するという正帰還ループを
形成するので、熱暴走により電源回路を破壊するおそれ
が生じる。
じると、制御用トランジスタTr+の発熱により順次ド
ライブ電流の制限能力が低下するという正帰還ループを
形成するので、熱暴走により電源回路を破壊するおそれ
が生じる。
請求項第1項に係る電源回路の短絡保護回路は、上記課
題を解決するために、電源回路の出力電圧に随伴して変
化する帰還電圧と所定の基準電圧とを入力段差動回路の
2つの入力端子にそれぞれ入力し、この入力段差動回路
の差動出力を出力段トランジスタの入力端子に入力して
増幅する差動アンプを有し、直列制御素子となるρnp
トランジスタのベースをこの差動アンプの出力段トラン
ジスタを介して接地することにより、この直列制御素子
のドライブ電流を制御して上記出力電圧を基準電圧に応
じた一定電圧に保つ電源回路において、差動アンプの出
力段トランジスタと接地間に介入され、ドライブ電流に
よって電圧降下を生じる抵抗を有する動作点設定回路と
、この出力段トランジスタと動作点設定回路との接続点
にベースが接続されると共に、差動アンプの入力段差動
回路における帰還電圧の入力端子にエミッタが接続され
たnpn トランジスタと、エミッターコレクタ間を介
して差動アンプの出力段トランジスタにおける入力端子
を接地すると共に、ベースが前記npnトランジスタの
コレクタに接続されたpnp トランジスタとからなる
ことを特徴としている。
題を解決するために、電源回路の出力電圧に随伴して変
化する帰還電圧と所定の基準電圧とを入力段差動回路の
2つの入力端子にそれぞれ入力し、この入力段差動回路
の差動出力を出力段トランジスタの入力端子に入力して
増幅する差動アンプを有し、直列制御素子となるρnp
トランジスタのベースをこの差動アンプの出力段トラン
ジスタを介して接地することにより、この直列制御素子
のドライブ電流を制御して上記出力電圧を基準電圧に応
じた一定電圧に保つ電源回路において、差動アンプの出
力段トランジスタと接地間に介入され、ドライブ電流に
よって電圧降下を生じる抵抗を有する動作点設定回路と
、この出力段トランジスタと動作点設定回路との接続点
にベースが接続されると共に、差動アンプの入力段差動
回路における帰還電圧の入力端子にエミッタが接続され
たnpn トランジスタと、エミッターコレクタ間を介
して差動アンプの出力段トランジスタにおける入力端子
を接地すると共に、ベースが前記npnトランジスタの
コレクタに接続されたpnp トランジスタとからなる
ことを特徴としている。
また、請求項第2項に係る電源回路の短絡保護回路は、
上記請求項第1項の構成に加え、動作点設定回路が抵抗
値のほぼ等しい2個の抵抗とダイオードとの並列回路と
、この並列回路に直列に接続された第3の抵抗とからな
り、かつ、ベースがこの並列回路の2個の抵抗間の接続
点に接続されると共に、コレクタが差動アンプの出力段
トランジスタにおける入力端子に接続され、しかも、エ
ミッタが第2のダイオードを介して接地された第2のn
pn トランジスタからなる過電流保護回路を有するこ
とを特徴としている. 〔作 用〕 短絡保護回路におけるnpn トランジスタのベース電
位は、動作点設定回路の抵抗における直列制御素子のド
ライブ電流による電圧降下によって定まる。従って、電
源回路の出力短絡時におけるこの動作点設定回路の電圧
降下を予め適当な値となるように設定すれば、短絡保護
回路の動作点を調整することができる。
上記請求項第1項の構成に加え、動作点設定回路が抵抗
値のほぼ等しい2個の抵抗とダイオードとの並列回路と
、この並列回路に直列に接続された第3の抵抗とからな
り、かつ、ベースがこの並列回路の2個の抵抗間の接続
点に接続されると共に、コレクタが差動アンプの出力段
トランジスタにおける入力端子に接続され、しかも、エ
ミッタが第2のダイオードを介して接地された第2のn
pn トランジスタからなる過電流保護回路を有するこ
とを特徴としている. 〔作 用〕 短絡保護回路におけるnpn トランジスタのベース電
位は、動作点設定回路の抵抗における直列制御素子のド
ライブ電流による電圧降下によって定まる。従って、電
源回路の出力短絡時におけるこの動作点設定回路の電圧
降下を予め適当な値となるように設定すれば、短絡保護
回路の動作点を調整することができる。
電源回路の出力が短絡すると、差動アンプの入力段差動
回路に入力される帰還電圧が接地電位付近まで低下する
。そして、短絡保護回路のnpn トランジスタにおけ
るエミッタ電位も低下してベースーエミッタ間電圧vl
l!が相対的に増加するので、このnpn トランジス
タがONとなる。すると、短絡保護回路におけるpnp
トランジスタのベースが低電位の帰還電圧に引かれて
ONとなり、差動アンプの出力段トランジスタにおける
入力端子と接地間を導通させることになる。
回路に入力される帰還電圧が接地電位付近まで低下する
。そして、短絡保護回路のnpn トランジスタにおけ
るエミッタ電位も低下してベースーエミッタ間電圧vl
l!が相対的に増加するので、このnpn トランジス
タがONとなる。すると、短絡保護回路におけるpnp
トランジスタのベースが低電位の帰還電圧に引かれて
ONとなり、差動アンプの出力段トランジスタにおける
入力端子と接地間を導通させることになる。
このため、出力段トランジスタは、入力端子が接地電位
付近まで低下するので、直列制御素子のドライブ電流が
制限される。
付近まで低下するので、直列制御素子のドライブ電流が
制限される。
この結果、請求項第1項の短絡保護回路は、従来と同様
、電源回路の出力短絡時に直列制御素子のドライブ電流
を制限し、短絡電流を減少させることができる。
、電源回路の出力短絡時に直列制御素子のドライブ電流
を制限し、短絡電流を減少させることができる。
ここで、短絡保護回路のnpnドランジスタにおけるベ
ースーエミッタ間電圧V.は、負の温度特性を有し、温
度の上昇と共に電圧が低下する。また、動作点設定回路
の抵抗は、正の温度特性を有し、温度の上昇と共に抵抗
値も大きくなる。このため、高温時に出力短絡が生じる
と、動作点設定回路の電圧降下が大きくなり、しかも、
ベースーエミッタ間電圧■1が低下するので、上記np
n トランジスタは一層ONL易くなって、短絡保護回
路の動作が確実なものとなる。
ースーエミッタ間電圧V.は、負の温度特性を有し、温
度の上昇と共に電圧が低下する。また、動作点設定回路
の抵抗は、正の温度特性を有し、温度の上昇と共に抵抗
値も大きくなる。このため、高温時に出力短絡が生じる
と、動作点設定回路の電圧降下が大きくなり、しかも、
ベースーエミッタ間電圧■1が低下するので、上記np
n トランジスタは一層ONL易くなって、短絡保護回
路の動作が確実なものとなる。
従って、請求項第1項の短絡保護回路は、高温時に出力
短絡が生じても、直列制御素子のドライブ電流を確実に
制限することができる。
短絡が生じても、直列制御素子のドライブ電流を確実に
制限することができる。
また、請求項第2項に示す構成では、ドライブ電流が過
大になった場合に、動作点設定回路におけるダイオード
及び第3の抵抗を介してこのドライブ電流が流れる。従
って、並列回路の2個の抵抗には、ダイオードの順方向
電圧が加わるだけとなるので、過電流保護回路における
npn トランジスタは、主に第3の抵抗での電圧降下
によって動作することになる。
大になった場合に、動作点設定回路におけるダイオード
及び第3の抵抗を介してこのドライブ電流が流れる。従
って、並列回路の2個の抵抗には、ダイオードの順方向
電圧が加わるだけとなるので、過電流保護回路における
npn トランジスタは、主に第3の抵抗での電圧降下
によって動作することになる。
しかし、電源回路の出力短絡時には、ドライブ電流が僅
かしか流れないので動作点設定回路におけるダイオード
がOFF状態となり、このドライブ電流は、並列回路の
2個の抵抗と第3の抵抗を流れることになる。ただし、
過鴬流保護回路の動作点を定める第3の抵抗は、抵抗値
が小さく電圧降下も少ないため、短絡保護回路における
npn トランジスタは、主に並列回路の2個の抵抗で
の電圧降下によって動作することになる。
かしか流れないので動作点設定回路におけるダイオード
がOFF状態となり、このドライブ電流は、並列回路の
2個の抵抗と第3の抵抗を流れることになる。ただし、
過鴬流保護回路の動作点を定める第3の抵抗は、抵抗値
が小さく電圧降下も少ないため、短絡保護回路における
npn トランジスタは、主に並列回路の2個の抵抗で
の電圧降下によって動作することになる。
従って、請求項第2項の短絡保護回路は、動作点を定め
るための動作点設定回路を過電流保護回路と共用するこ
とができる。
るための動作点設定回路を過電流保護回路と共用するこ
とができる。
しかも、ドライブ電流が過大になった場合における短絡
保護回路のnpn トランジスタのベース電位は、過電
流保護回路におけるnpn トランジスタとダイオード
を介することによる電圧v1の2倍の電位と、ダイオー
ドの順方向電圧が加わる並列?路の一芳の抵抗の電圧降
下である電圧■.の2分の1の電位との和、即ち電圧■
.の2.5倍となる。従って、この短絡保護回路は、帰
還電圧が電圧V.の1.5倍以下となったときにnpn
トランジスタがONとなって動作する。そして、この
電圧■■の1.5倍は、常温(25゜C)において約1
.05Vとなる。ところが、帰還電圧は、通常約1.2
5Vである。このため、温度低下によって電圧■■が上
昇し短絡保護回路における帰還電圧の動作点が上昇した
としても、常温において約2 0 0mVの余裕がある
ので、この短絡保護回路が過電流保護回路よりも先に誤
動作するおそれは生じない。
保護回路のnpn トランジスタのベース電位は、過電
流保護回路におけるnpn トランジスタとダイオード
を介することによる電圧v1の2倍の電位と、ダイオー
ドの順方向電圧が加わる並列?路の一芳の抵抗の電圧降
下である電圧■.の2分の1の電位との和、即ち電圧■
.の2.5倍となる。従って、この短絡保護回路は、帰
還電圧が電圧V.の1.5倍以下となったときにnpn
トランジスタがONとなって動作する。そして、この
電圧■■の1.5倍は、常温(25゜C)において約1
.05Vとなる。ところが、帰還電圧は、通常約1.2
5Vである。このため、温度低下によって電圧■■が上
昇し短絡保護回路における帰還電圧の動作点が上昇した
としても、常温において約2 0 0mVの余裕がある
ので、この短絡保護回路が過電流保護回路よりも先に誤
動作するおそれは生じない。
本発明の一実施例を第1図に基づいて説明すれば、以下
の通りである。
の通りである。
本実施例では、前記第3図で例示した直列制御型の電源
回路と同じ横成のものを示す。この電源回路は、直流電
源1と負荷2との間にpnp トランジスタからなる制
御用トランジスタTr.のエミッターコレクタ間を直列
に接続した定電圧回路であり、分圧抵抗回路3で分圧し
た帰還電圧と基準電圧源5の基準電圧との差を差動アン
プ4で増幅して上記制御用トランジスタTr.のベース
に流れるドライブ電流を制御することにより、負荷2に
一定の出力電圧を供給するようになっている。
回路と同じ横成のものを示す。この電源回路は、直流電
源1と負荷2との間にpnp トランジスタからなる制
御用トランジスタTr.のエミッターコレクタ間を直列
に接続した定電圧回路であり、分圧抵抗回路3で分圧し
た帰還電圧と基準電圧源5の基準電圧との差を差動アン
プ4で増幅して上記制御用トランジスタTr.のベース
に流れるドライブ電流を制御することにより、負荷2に
一定の出力電圧を供給するようになっている。
本実施例の電源回路における保護回路6の構成を第1図
に基づいて説明する。なお、この第1図に一部を示す差
動アンプ4は、前記第4図に示した従来例と同一の構成
であり、また、説明の便宜上、この第4図に示した従来
例と同一の機能を有する構成部材には、同じ符号を付記
する。
に基づいて説明する。なお、この第1図に一部を示す差
動アンプ4は、前記第4図に示した従来例と同一の構成
であり、また、説明の便宜上、この第4図に示した従来
例と同一の機能を有する構成部材には、同じ符号を付記
する。
差動アンプ4におけるダーリントン回路4cは、2個の
npn トランジスタTr.−Tr7を複合接続した回
路であり、この差動アンプ4における出力段を構成する
。このダーリントン回路4cにおける初段のnpn ト
ランジスタTr.のベースは、入力端子已に接続されて
いる。入力端子Eは、前記第4図に示すnpn トラン
ジスタTr3のコレクタに接続され、差動回路4aの差
動出力が入力されるよ?になっている。そして、このダ
ーリントン回路4cにおけるnpn トランジスタTr
.のコレクタとエミッタがそれぞれ差動アンプ4の差動
増幅出力C−Dとなる。なお、このダーリントン回路4
cにおけるnpnトランジスタTr.のエミッタとnp
nトランジスタTrvのエミッタとの間に接続された抵
抗R I +は、ブリーダ抵抗である。
npn トランジスタTr.−Tr7を複合接続した回
路であり、この差動アンプ4における出力段を構成する
。このダーリントン回路4cにおける初段のnpn ト
ランジスタTr.のベースは、入力端子已に接続されて
いる。入力端子Eは、前記第4図に示すnpn トラン
ジスタTr3のコレクタに接続され、差動回路4aの差
動出力が入力されるよ?になっている。そして、このダ
ーリントン回路4cにおけるnpn トランジスタTr
.のコレクタとエミッタがそれぞれ差動アンプ4の差動
増幅出力C−Dとなる。なお、このダーリントン回路4
cにおけるnpnトランジスタTr.のエミッタとnp
nトランジスタTrvのエミッタとの間に接続された抵
抗R I +は、ブリーダ抵抗である。
上記差動アンプ4におけるダーリントン回路4Cと接地
間に接続された保護回路6は、短絡保護回路6aと過電
流保護回路6bと動作点設定回路6cとで構成されてい
る. 動作点設定回路6cは、抵抗値のほぼ等しい2個の抵抗
R.■・Rllとnpn トランジスタのコレクターベ
ース間を短絡したダイオードD.との並列回路と、この
並列回路に直列に接続された抵抗値の小さい抵抗Rl4
とからなる。そして、この動作点設定回路6cは、並列
回路側の一端が前記ダーリントン回路4cにおけるnp
n トランジスタTr.のエミッタに繋がる差動増幅出
力Dに接続され、抵抗Rld側の一端が接地されている
。
間に接続された保護回路6は、短絡保護回路6aと過電
流保護回路6bと動作点設定回路6cとで構成されてい
る. 動作点設定回路6cは、抵抗値のほぼ等しい2個の抵抗
R.■・Rllとnpn トランジスタのコレクターベ
ース間を短絡したダイオードD.との並列回路と、この
並列回路に直列に接続された抵抗値の小さい抵抗Rl4
とからなる。そして、この動作点設定回路6cは、並列
回路側の一端が前記ダーリントン回路4cにおけるnp
n トランジスタTr.のエミッタに繋がる差動増幅出
力Dに接続され、抵抗Rld側の一端が接地されている
。
短絡保護回路6aは、pnp トランジスタTr,.と
npnトランジスタTrl3とからなる。そして、np
n トランジスタTr+=は、ベースが上記差動増幅出
力Dに接続されると共に、エミッタが前記第3図で示し
た差動アンプ4における帰還電圧入力Bに接続されてい
る。また、pnp トランジスタTrl2は、エミッタ
ーコレクタ間を介して上記ダーリントン回路4Cにおけ
る入力端子Eを接地すると共に、ベースがこのnpn
トランジスタTr,.のコレクタに接続されている。
npnトランジスタTrl3とからなる。そして、np
n トランジスタTr+=は、ベースが上記差動増幅出
力Dに接続されると共に、エミッタが前記第3図で示し
た差動アンプ4における帰還電圧入力Bに接続されてい
る。また、pnp トランジスタTrl2は、エミッタ
ーコレクタ間を介して上記ダーリントン回路4Cにおけ
る入力端子Eを接地すると共に、ベースがこのnpn
トランジスタTr,.のコレクタに接続されている。
過電流保護回路6bは、npn トランジスタTr,.
とこれとは別のnpn トランジスタのコレクターベー
ス間を短絡したダイオードI)tsとからなる。そして
、npn トランジスタTr,.は、コレクタが上記ダ
ーリントン回路4cの入力端子已に接続されると共に、
エミッタがダイオードI)+sを介して接地されている
。また、このnpn トランジスタT r I 4のベ
ースは、前記動作点設定回路6Cにおける抵抗Rl!と
抵抗Rl3との接続点に接続されている。
とこれとは別のnpn トランジスタのコレクターベー
ス間を短絡したダイオードI)tsとからなる。そして
、npn トランジスタTr,.は、コレクタが上記ダ
ーリントン回路4cの入力端子已に接続されると共に、
エミッタがダイオードI)+sを介して接地されている
。また、このnpn トランジスタT r I 4のベ
ースは、前記動作点設定回路6Cにおける抵抗Rl!と
抵抗Rl3との接続点に接続されている。
上記のように構成された保護回路6の動作を説明する.
まず、過電流保護回路6bの動作を示す。
前記第3図に示す制御用トランジスタTr.のドライブ
電流が過大になると、このドライブ電流は、動作点設定
回路6CにおけるダイオードDltと抵抗RI4とを通
じて流れることになる。このため、過電流保護回路6b
におけるnpn トランジスタTr1.のベースには、
主として抵抗Rl4でのドライブ電流による電圧降下が
加わり、この電圧が所定値を超えるとnpn トランジ
スタT r + aがONとなる.すると、ダーリント
ン回路4Cにおける入力端子Eが、このnpn トラン
ジスタTrlaと順方向のダイオードDI5を介して接
地され、電位が接地電源GNDのレベル付近まで低減さ
れる。
電流が過大になると、このドライブ電流は、動作点設定
回路6CにおけるダイオードDltと抵抗RI4とを通
じて流れることになる。このため、過電流保護回路6b
におけるnpn トランジスタTr1.のベースには、
主として抵抗Rl4でのドライブ電流による電圧降下が
加わり、この電圧が所定値を超えるとnpn トランジ
スタT r + aがONとなる.すると、ダーリント
ン回路4Cにおける入力端子Eが、このnpn トラン
ジスタTrlaと順方向のダイオードDI5を介して接
地され、電位が接地電源GNDのレベル付近まで低減さ
れる。
従って、この過電流保護回路6bは、従来と同様、ドラ
イブ電流が過大になった場合に、このドライブ電流を制
限することができる。
イブ電流が過大になった場合に、このドライブ電流を制
限することができる。
また、この際、短絡保護回路6aにおけるnpnトラン
ジスタTr.3のベース電位は、過電流保護回路6bに
おけるnpn トランジスタTrla及びダ?オードD
I,の各ベースーエミッタ間電圧■■と動作点設定回路
6Cにおける抵抗RI!での電圧降下の和となる。そし
て、抵抗Rltでの電圧降下は、抵抗R1■・RI3が
ほぼ等しい抵抗値を有し、これら抵抗Rl!・Rimに
はダイオードDI1の順方向電圧が加わることから、ベ
ースーエミッタ間電圧■.の2分の1の値となる。この
結果、上記npnトランジスタTr..のベース電位は
、電圧■■の2.5倍となる。従って、短絡保護回路6
aは、帰還電圧が電圧■。の1.5倍以下、即ち常温(
25゜C)において約1.05V以下となったときにn
pn トランジスタTr.がONとなって動作する。
ジスタTr.3のベース電位は、過電流保護回路6bに
おけるnpn トランジスタTrla及びダ?オードD
I,の各ベースーエミッタ間電圧■■と動作点設定回路
6Cにおける抵抗RI!での電圧降下の和となる。そし
て、抵抗Rltでの電圧降下は、抵抗R1■・RI3が
ほぼ等しい抵抗値を有し、これら抵抗Rl!・Rimに
はダイオードDI1の順方向電圧が加わることから、ベ
ースーエミッタ間電圧■.の2分の1の値となる。この
結果、上記npnトランジスタTr..のベース電位は
、電圧■■の2.5倍となる。従って、短絡保護回路6
aは、帰還電圧が電圧■。の1.5倍以下、即ち常温(
25゜C)において約1.05V以下となったときにn
pn トランジスタTr.がONとなって動作する。
ここで、トランジスタのベースーエミッタ間電圧■.が
負の温度特性を有することから、温度が低下するとこの
電圧■。が上昇し、帰還電圧による短絡保護回路6aの
動作点も上昇することになる。
負の温度特性を有することから、温度が低下するとこの
電圧■。が上昇し、帰還電圧による短絡保護回路6aの
動作点も上昇することになる。
しかしながら、差動アンプ4における帰還電圧入力Bに
入力される帰還電圧は、通常約1.25■であり、常温
において約200mVの余裕がある。このため、温度の
低下によって動作点が上昇したとしても、本実施例にお
ける短絡保護回路6aが過電流保護回路6bよりも先に
誤動作を起こすというおそれは生じない. 次に、短絡保護回路6aの動作を示す。
入力される帰還電圧は、通常約1.25■であり、常温
において約200mVの余裕がある。このため、温度の
低下によって動作点が上昇したとしても、本実施例にお
ける短絡保護回路6aが過電流保護回路6bよりも先に
誤動作を起こすというおそれは生じない. 次に、短絡保護回路6aの動作を示す。
前記第3図に示した電源回路における負荷2に接続する
出力が短絡すると、差動アンプ4の帰還電圧入力Bに入
力される帰還電圧が接地電源GNDのレベルまで低下す
る。すると、短絡保護回路6aにおけるnpn トラン
ジスタT r l 3のエミッタ電位も同じ接地電源G
NDのレベルまで低下する。
出力が短絡すると、差動アンプ4の帰還電圧入力Bに入
力される帰還電圧が接地電源GNDのレベルまで低下す
る。すると、短絡保護回路6aにおけるnpn トラン
ジスタT r l 3のエミッタ電位も同じ接地電源G
NDのレベルまで低下する。
また、出力短絡時にはドライブ電流が僅かしか流れない
ために動作点設定回路6cのダイオードDIlがOFF
状態となるので、このドライブ電流は、抵抗Rl!”R
l3及び抵抗RIaを通じて流れることになる.そして
、抵抗Rl4は、抵抗値が小さいので、電圧降下も僅か
なものとなる。従って、短絡保護回路6aにおけるnp
n トランジスタTr.3のベース電位は、主としてこ
の動作点設定回路6C?おける抵抗Rlt’Rl3での
ドライブ電流による電圧降下によって定まり、適当な値
を維持させることができる。
ために動作点設定回路6cのダイオードDIlがOFF
状態となるので、このドライブ電流は、抵抗Rl!”R
l3及び抵抗RIaを通じて流れることになる.そして
、抵抗Rl4は、抵抗値が小さいので、電圧降下も僅か
なものとなる。従って、短絡保護回路6aにおけるnp
n トランジスタTr.3のベース電位は、主としてこ
の動作点設定回路6C?おける抵抗Rlt’Rl3での
ドライブ電流による電圧降下によって定まり、適当な値
を維持させることができる。
上記の結果、出力短絡時には、npn トランジスタT
r,.におけるベースーエミッタ間電圧■1が相対的に
増加するので、このnpn トランジスタTr1,がO
Nとなる。そして、このnpn トランジスタTr,2
がONすると、pnp トランジスタTr..のベース
が接地電源GNDのレベルまで低下した帰還電圧に引か
れてONとなる。このため、前記ダーリントン回路4c
における入力端子EがこのpnpトランジスタTr.■
を介して接地され、電位が接地電源GNDのレベル付近
まで低減される。
r,.におけるベースーエミッタ間電圧■1が相対的に
増加するので、このnpn トランジスタTr1,がO
Nとなる。そして、このnpn トランジスタTr,2
がONすると、pnp トランジスタTr..のベース
が接地電源GNDのレベルまで低下した帰還電圧に引か
れてONとなる。このため、前記ダーリントン回路4c
における入力端子EがこのpnpトランジスタTr.■
を介して接地され、電位が接地電源GNDのレベル付近
まで低減される。
従って、本実施例の短絡保護回路6aも、従来と同様、
電源回路の出力短絡時に制御用トランジスタTr.のド
ライブ電流を制限し、短絡電流を減少させることができ
る。また、この短絡保護回路6aは、動作点を定めるた
めの動作点設定回路6Cを過電流保護回路6bと共用す
ることができる.ここで、上記短絡保護回路6aにおけ
るnpn トランジスタT r + sのベースーエミ
ッタ間電圧■。
電源回路の出力短絡時に制御用トランジスタTr.のド
ライブ電流を制限し、短絡電流を減少させることができ
る。また、この短絡保護回路6aは、動作点を定めるた
めの動作点設定回路6Cを過電流保護回路6bと共用す
ることができる.ここで、上記短絡保護回路6aにおけ
るnpn トランジスタT r + sのベースーエミ
ッタ間電圧■。
は、前述のように負の温度特性を有し、温度の上昇に伴
って電圧が低下する。また、動作点設定回路6cにおけ
る抵抗Rl!・Rlffは、正の温度特性を有し、温度
の上昇に伴って抵抗値も大きくなる.このため、高温時
に出力短絡が生じると、抵抗RI!・Rl3での電圧降
下が大きくなり、しかも、電圧Vatが低下するので、
npn トランジスタT r + sは、よりONL易
くなって、短絡保護回路6aの動作を確実なものとする
. 従って、本実施例の短絡保護回路6aは、高温時に出力
短絡が生じても、制御用トランジスタTr.のドライブ
電流を確実に制限し、短絡電流を減少させることができ
る. なお、上記実施例では、保護回路6を前記第4図に示し
た従来の差動アンプ4に接続する場合について説明した
が、これに限らず、例えば第2図に示すような差動アン
プ4に接続することも可能である。
って電圧が低下する。また、動作点設定回路6cにおけ
る抵抗Rl!・Rlffは、正の温度特性を有し、温度
の上昇に伴って抵抗値も大きくなる.このため、高温時
に出力短絡が生じると、抵抗RI!・Rl3での電圧降
下が大きくなり、しかも、電圧Vatが低下するので、
npn トランジスタT r + sは、よりONL易
くなって、短絡保護回路6aの動作を確実なものとする
. 従って、本実施例の短絡保護回路6aは、高温時に出力
短絡が生じても、制御用トランジスタTr.のドライブ
電流を確実に制限し、短絡電流を減少させることができ
る. なお、上記実施例では、保護回路6を前記第4図に示し
た従来の差動アンプ4に接続する場合について説明した
が、これに限らず、例えば第2図に示すような差動アン
プ4に接続することも可能である。
この第2図に示す差動アンプ4は、ダーリントン回路4
Cの入力端子Eを、3つのカレントミラ一回路4d・4
e・4rを介して差動回路4aに接続したものである.
そして、これによりダーリントン回路4Cにおける入力
端子Eと差動回路4aにおけるnpn トランジスタT
rsのコレクタとを分離することができるので、無負荷
高温時にnpnトランジスタTr.・Tr7のベースー
エミッタ間電圧VIEが低下し入力端子Eの電位が低下
しても、npn トランジスタTr3のコレクターベー
ス間が順方向バイアスとなってフィードバック制御が働
かなくなるという不都合を防止することができる。
Cの入力端子Eを、3つのカレントミラ一回路4d・4
e・4rを介して差動回路4aに接続したものである.
そして、これによりダーリントン回路4Cにおける入力
端子Eと差動回路4aにおけるnpn トランジスタT
rsのコレクタとを分離することができるので、無負荷
高温時にnpnトランジスタTr.・Tr7のベースー
エミッタ間電圧VIEが低下し入力端子Eの電位が低下
しても、npn トランジスタTr3のコレクターベー
ス間が順方向バイアスとなってフィードバック制御が働
かなくなるという不都合を防止することができる。
請求項第1項に係る電源回路の短絡保護回路は、電源回
路の出力電圧に随伴して変化する帰還電圧と所定の基準
電圧とを入力段差動回路の2つの入力端子にそれぞれ入
力し、この入力段差動回路の差動出力を出力段トランジ
スタの入力端子に入力して増幅する差動アンプを有し、
直列制御素子となるpnp トランジスタのベースをこ
の差動アンプの出力段トランジスタを介して接地するこ
とにより、この直列制御素子のドライブ電流を制御して
上記出力電圧を基準電圧に応じた一定電圧に保つ電源回
路において、差動アンプの出力段トランジスタと接地間
に介入され、ドライブ電流によって電圧陣下を生じる抵
抗を有する動作点設定回路と、この出力段トランジスタ
と動作点設定回路との接続点にベースが接続されると共
に、差動アンプの入力段差動回路における帰還電圧の入
力端子にエミッタが接続されたnpn トランジスタと
、エミッターコレクタ間を介して差動アンプの出力段ト
ランジスタにおける入力端子を接地すると共に、ベース
が前記npnトランジスタのコレクタに接続されたpn
p トランジスタとからなる構成をなしている。
路の出力電圧に随伴して変化する帰還電圧と所定の基準
電圧とを入力段差動回路の2つの入力端子にそれぞれ入
力し、この入力段差動回路の差動出力を出力段トランジ
スタの入力端子に入力して増幅する差動アンプを有し、
直列制御素子となるpnp トランジスタのベースをこ
の差動アンプの出力段トランジスタを介して接地するこ
とにより、この直列制御素子のドライブ電流を制御して
上記出力電圧を基準電圧に応じた一定電圧に保つ電源回
路において、差動アンプの出力段トランジスタと接地間
に介入され、ドライブ電流によって電圧陣下を生じる抵
抗を有する動作点設定回路と、この出力段トランジスタ
と動作点設定回路との接続点にベースが接続されると共
に、差動アンプの入力段差動回路における帰還電圧の入
力端子にエミッタが接続されたnpn トランジスタと
、エミッターコレクタ間を介して差動アンプの出力段ト
ランジスタにおける入力端子を接地すると共に、ベース
が前記npnトランジスタのコレクタに接続されたpn
p トランジスタとからなる構成をなしている。
これにより、短絡保護回路のnpn トランジスタは、
高温時にベースーエミッタ間電圧Vltが低下し動作点
設定回路の抵抗が高《なるほどONL易くなる。
高温時にベースーエミッタ間電圧Vltが低下し動作点
設定回路の抵抗が高《なるほどONL易くなる。
従って、請求項第1項に係る電源回路の短絡保護回路は
、高温時に出力短絡が生じても、直列制御素子のドライ
ブ電流を確実に制限することができるという効果を奏す
る。
、高温時に出力短絡が生じても、直列制御素子のドライ
ブ電流を確実に制限することができるという効果を奏す
る。
また、請求項第2項に係る電源回路の短絡保護回路は、
上記請求項第1項の構成に加え、動作点設定回路が抵抗
値のほぼ等しい2個の抵抗とダイオードとの並列回路と
、この並列回路に直列に接続された第3の抵抗とからな
り、かつ、ベース、がこの並列回路の2個の抵抗間の接
続点に接続されると共に、コレクタが差動アンプの出力
段トランジスタにおける入力端子に接続され、しかも、
エミッタが第2のダイオードを介して接地された第2の
npn トランジスタからなる過電流保護回路を有する
構成をなしている。
上記請求項第1項の構成に加え、動作点設定回路が抵抗
値のほぼ等しい2個の抵抗とダイオードとの並列回路と
、この並列回路に直列に接続された第3の抵抗とからな
り、かつ、ベース、がこの並列回路の2個の抵抗間の接
続点に接続されると共に、コレクタが差動アンプの出力
段トランジスタにおける入力端子に接続され、しかも、
エミッタが第2のダイオードを介して接地された第2の
npn トランジスタからなる過電流保護回路を有する
構成をなしている。
これにより、動作点設定回路のダイオードのON/O
F F状態によって、ドライブ電流が流れる抵抗が切り
替えられる。しかも、ドライブ電流が過大になった場合
の短絡保護回路におけるnpn トランジスタのベース
電位を十分に高めることができる. 従って、請求項第2項に係る電源回路の短絡保護回路は
、動作点を定めるための動作点設定回路を過電流保護回
路と共用することができるという効果を併せて奏する。
F F状態によって、ドライブ電流が流れる抵抗が切り
替えられる。しかも、ドライブ電流が過大になった場合
の短絡保護回路におけるnpn トランジスタのベース
電位を十分に高めることができる. 従って、請求項第2項に係る電源回路の短絡保護回路は
、動作点を定めるための動作点設定回路を過電流保護回
路と共用することができるという効果を併せて奏する。
しかも、この短絡保護回路の動作点に余裕を設けること
ができるので、低温時に電圧v0が上昇しても、過電流
保護回路より先に誤動作するおそれが生じないという効
果も併せて奏する。
ができるので、低温時に電圧v0が上昇しても、過電流
保護回路より先に誤動作するおそれが生じないという効
果も併せて奏する。
第1図及び第2図は本発明の一実施例を示すものであっ
て、第1図は電源回路における差動アンプの一部と保護
回路の回路図、第2図は電源回路における差動アンプの
他の構成例と保護回路との接続を示す回路図である。第
3図は電源回路の回路図である。第4図は従来例を示す
ものであって、電源回路における差動アンプと保護回路
の回路図である。 4は差動アンプ、4aは差動回路(入力段差動回路)、
4cはダーリントン回路(出力段トランジスタ回路)、
6aは短絡保護回路、6bは過電流保護回路、6cは動
作点設定回路、Tr.は制御用トランジスタ(直列制御
素子) 、Trl2は短絡保護回路のpnp トランジ
スタ、Tr.3は短絡保護回路のnpn トランジスタ
、Tr..は過電流保護回路のnpn トランジスタ、
Dllは動作点設定回路のダイオード、I)+sは過電
流保護回路のダイオード、R l! ’ R 13は動
作点設定回路における並列回路の2個の抵抗、R1,は
動作点設定回路における並列回路に直列に接続された抵
抗、Aは基準電圧入力(入力段差動回路における基準電
圧の入力端子)、Bは帰還電圧入力(入力段差動回路に
おける帰還電圧の入力端子)、Eは入力端子(出力段ト
ランジスタの入力端子)である。
て、第1図は電源回路における差動アンプの一部と保護
回路の回路図、第2図は電源回路における差動アンプの
他の構成例と保護回路との接続を示す回路図である。第
3図は電源回路の回路図である。第4図は従来例を示す
ものであって、電源回路における差動アンプと保護回路
の回路図である。 4は差動アンプ、4aは差動回路(入力段差動回路)、
4cはダーリントン回路(出力段トランジスタ回路)、
6aは短絡保護回路、6bは過電流保護回路、6cは動
作点設定回路、Tr.は制御用トランジスタ(直列制御
素子) 、Trl2は短絡保護回路のpnp トランジ
スタ、Tr.3は短絡保護回路のnpn トランジスタ
、Tr..は過電流保護回路のnpn トランジスタ、
Dllは動作点設定回路のダイオード、I)+sは過電
流保護回路のダイオード、R l! ’ R 13は動
作点設定回路における並列回路の2個の抵抗、R1,は
動作点設定回路における並列回路に直列に接続された抵
抗、Aは基準電圧入力(入力段差動回路における基準電
圧の入力端子)、Bは帰還電圧入力(入力段差動回路に
おける帰還電圧の入力端子)、Eは入力端子(出力段ト
ランジスタの入力端子)である。
Claims (1)
- 【特許請求の範囲】 1、電源回路の出力電圧に随伴して変化する帰還電圧と
所定の基準電圧とを入力段差動回路の2つの入力端子に
それぞれ入力し、この入力段差動回路の差動出力を出力
段トランジスタの入力端子に入力して増幅する差動アン
プを有し、直列制御素子となるpnpトランジスタのベ
ースをこの差動アンプの出力段トランジスタを介して接
地することにより、この直列制御素子のドライブ電流を
制御して上記出力電圧を基準電圧に応じた一定電圧に保
つ電源回路において、 差動アンプの出力段トランジスタと接地間に介入され、
ドライブ電流によって電圧降下を生じる抵抗を有する動
作点設定回路と、この出力段トランジスタと動作点設定
回路との接続点にベースが接続されると共に、差動アン
プの入力段差動回路における帰還電圧の入力端子にエミ
ッタが接続されたnpnトランジスタと、エミッターコ
レクタ間を介して差動アンプの出力段トランジスタにお
ける入力端子を接地すると共に、ベースが前記npnト
ランジスタのコレクタに接続されたpnpトランジスタ
とからなることを特徴とする電源回路の短絡保護回路。 2、前記動作点設定回路が抵抗値のほぼ等しい2個の抵
抗とダイオードとの並列回路と、この並列回路に直列に
接続された第3の抵抗とからなり、かつ、ベースがこの
並列回路の2個の抵抗間の接続点に接続されると共に、
コレクタが差動アンプの出力段トランジスタにおける入
力端子に接続され、しかも、エミッタが第2のダイオー
ドを介して接地された第2のnpnトランジスタからな
る過電流保護回路を有することを特徴とする請求項第1
項記載の電源回路の短絡保護回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5729089A JPH02235121A (ja) | 1989-03-09 | 1989-03-09 | 電源回路の短絡保護回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5729089A JPH02235121A (ja) | 1989-03-09 | 1989-03-09 | 電源回路の短絡保護回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02235121A true JPH02235121A (ja) | 1990-09-18 |
Family
ID=13051422
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5729089A Pending JPH02235121A (ja) | 1989-03-09 | 1989-03-09 | 電源回路の短絡保護回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02235121A (ja) |
-
1989
- 1989-03-09 JP JP5729089A patent/JPH02235121A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3394389B2 (ja) | 直流安定化電源回路 | |
US4887181A (en) | Circuit for temperature protection with hysteresis | |
JPH0774551A (ja) | 増幅回路 | |
JPH0474731B2 (ja) | ||
JP3213488B2 (ja) | リミッタ回路 | |
JPH02235121A (ja) | 電源回路の短絡保護回路 | |
JP2876522B2 (ja) | 過電圧検出回路を内蔵するic | |
US4381484A (en) | Transistor current source | |
JP3860089B2 (ja) | 直流安定化電源回路 | |
JP2604497B2 (ja) | 複数出力電源回路 | |
JP2765257B2 (ja) | 増幅回路 | |
JP3265338B2 (ja) | 安定化電源回路 | |
JP2591805Y2 (ja) | 電源電圧監視回路 | |
US6259297B1 (en) | Protection circuit for power transistor | |
US5877655A (en) | Device for limiting the output current of an operational amplifier | |
JP4483010B2 (ja) | 電力増幅器用保護回路 | |
JPH02235119A (ja) | 電源回路 | |
JPS591002B2 (ja) | 直結トランジスタ回路 | |
JPH1013161A (ja) | 出力トランジスタの保護回路 | |
JP3670446B2 (ja) | 安定化電源回路 | |
JPS6214725Y2 (ja) | ||
JP3243947B2 (ja) | 演算増幅器 | |
JPH05108174A (ja) | 安定化電源回路 | |
JPS6029223Y2 (ja) | 過電圧保護回路 | |
JP3512935B2 (ja) | 直流安定化電源回路 |