JPH0222739A - Ｃｐｕ２重化方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は２重系ＣＰＵを備えたコンピュータシステムに
関し、特にホット待機方式のＣＰＯ２重化方式に関する
。。

（従来の技術） 従来、ホット待機方式によるＣＰＯ２重化方式では、両
系ＣＰＨの処理の実行を同期させるため、例えば第５図
に示すように通信回線８３によ抄ＣＰＵ０系５１　、！
＝ＣＰＵｌ系５２との両系ＣＰＵを結合し、プログラム
により定められた時点で連絡をとりあうなどの方法が公
知であった１゜（発明が解決しようとする課題） 上述した従来のホット待機によるＣＰＵ２重化方式では
、予め定められた時点で両系のＣＰＵで連絡をとりあい
、エラー発生後の復旧処理のために、その時点のステー
タス情報を格納するとｈつた特殊処理をプログラムに含
めておく必要があるという欠点がある。。

本発明の目的は、２重化された両系のＣＰＵによってＩ
Ｏ要求を発行するごとにＩＯ制御部で両系のＣＰＵを同
期化することくよって上記欠点を除去し、特殊処理の必
要がないように構成し＆ＣＰＵ２ＣＰＵ２重化方するこ
とＫある。

（課題を解決するための手段） 本発明によるＣＰＵＺｔ化方式は、現用／待機より成る
両系のＣＰＵと、ＩＯデバイス群と、Ｉ０制御部群と、
系切替え制御部とを具備して構成しなものである。

現用／待機より成る両系のＣＰＵは冗長接続されていて
、現用およびホット待機の方式を実現するためのもので
ある。。

ＩＯデバイス群は、コンノールあるいは固定ディスクを
含むものである１゜ 工０制御部群は、両系のＣＰＵを同時に同期動作させる
ため両系のＣＰＵの同期化を実行するとともに、１０デ
バイス群を’？ｉｌＪ御するためのものである。

系切替え制御部は、両系のＣＰＵの実行状態を￥！理す
るためのものである。。

（実施例） 次に、本発明について図面を参照して説明する。Ｊ第１
図は、本発明によるＣＰＵ２重化方式の一実施例を示す
ブロック図である。。

第１図において、１１は０系ＣＰＵ、１２は１系ＣＰＵ
、１３は工０部、１４は系切替え制御部である。ＩＯ部
１３において、１３１１．１３２１　。

１３３１はそれぞれ第１．第２、および第Ｎ（Ｎ〉８：
正整数）のＩＯ制御部、１３１２，１３２２゜１３３２
はそれぞれ第１、第２、および第Ｎのデバイスである。

、ｍｌ、第２、および第Ｎのデバイス１３１２，１３２
２．１３３２は、それぞれ第１、第２、および第Ｎのｌ
０ＩＩＩＩＩ鉤部１３１１．１３２１　。

１３３１　によって制御される。。

系切替え制御部１４は、工０制御部１３１１゜１３２１
．１３３１や両系のＣＰＵＩＩ、１２からの障害状況を
監視するほか、障害の発生した系のＣＰＵに対するアク
セス素止命令をｌ０ＩＩｉＩ制御部１３１１．１３２１
．１３３１に対して発行する。。

＠２図は、１０制御部１３１１．１３２１．１３１１ノ
詳細を示すブロック図である。

第２図において、２１はマイクロプロセサ、２２はＲＯ
Ｍ、２３はＲＡＭ、２４は０系ＣＰＵ１１のインターフ
ェース部、２５は１系ＣＰＵＩ　２のインターフェース
部、２６は系切替え制一部２６のインターフェース部、
２７はＩＯコントローラ、２８は周辺ＬＳＩ群である。

。 マイクロプロセサ２１はＲＯＭ２２に搭載されたファー
ムウェアに従って工０コントローラ２フを制御し、工０
デバイス１３１２，１３２２゜１３３２を制御する。、
ＲＡＭ２３および周辺ＬＳＩ９２　Ｂは、マイクロプロ
セサ２１の実行を支援する１、０系ＣＰＵ１１およびｌ
系ＣＰＵ１２とのインターフェース２４．２５はｃＰＵ
からコマンドを受取り、ステータスをＣＰＵＫ返す。ま
た必要な場合には、インターフェース２４．２ＢはＣＰ
Ｕ１１，１２とＩＯ！′Ｉ制御部１３１１．１３２１゜
１３３１との間のデータ転送を行なう、Ｊ第８図は、工
０制机部１３１１．１３２１　。

１３３１の基本処理を表わす流れ図である。。

以下に、この流れ図にもとづいてＩＯ制御部１３１１．
１３２１．１３３１の処理について説明する。。

処理要求のないときには、ＩＯ制御部１３１１゜１３２
１．１３３１では０系ＣＰＵＩ　１および１系ＣＰＵか
らのコマンド要求待ち（Ｓｌ）となっている９、この待
合せ処理によって、両系のＣＰＵの同期化が行なわれる
１１両系のＣＰＵは同一の動作を行なっているため、コ
マンドは一致しているはずである。上記両者間で不一致
が検出（Ｓｌ）された場合には、何らかの障害が発生し
たと考えられるため、系切替え制御部１４にその旨を通
知（Ｓ！ｌする。両系のコマンドが一致した場合には、
工０デバイス１３１２，１３２２，１３３２を制御（Ｓ
３）Ｌ、、処理結果をＣＰＵへ通知（Ｓ４）する。その
後、再びＣＰＵからのコマンド待ち（Ｓｌ）となる、。

ＩＯｆ！ＩＩＪ御部１３１１．１３２１．１３３１やＣ
ＰＵ本系からの障害通知を受取った場合には、系切替え
制御部１４はどちらの系が異常であるかを判断し、ｌ０
ｉｔｉ制御部１３１１．１３２１．１３３１に対して異
常系アクセス禁止命令を発行する。。

ＩＯデバイス１３１２，１３２２．１３３２としてコン
ソールと、固定ディスクとを備えたコンピュータシステ
ムの実施例を第４図に示す。

第４図において、４１．４２はそれぞれＯ系ＣＰＵ、お
よび１系ＣＰＵを表わし、４３は系切替え制御部を表わ
す９，４４は固定ディスク用ＩＯ制御部、４Ｓはコンノ
ール用工０制御部、４６は固定ディスク、４７はコンソ
ールである。。

コンソール４フからＣＰＵ４１，４２に対する処理要求
が発行されると、コンソール用ｌ０ｆｔ制御部４８で同
一のコマンドをＯ系ＣＰＵ４１および１系ＣＰＵ４２に
対して発行する１２両系ＣＰＵ４１．４２は同一の動作
を行ない、固定ディスク４６のアクセスが必要な場合に
は、固定ディスク用ＩＯ制御部４４に対してコマンドを
発行する。。

固定ディスク用ＩＯ制御部４４は、両系ＣＰＵ４１．４
２からのコマンドが一致していることを確認した後、固
定ディスク４Ｂをアクセスし、処理結果を両系ＣＰＵ４
１．４２に返す、。

まず、Ｏ系ＣＰＵ４１で障害が発生した場合を考える。

１系切替え制御部４３は各ｉｓ害償報を解析し、Ｏ系Ｃ
ＰＵ４１に障害が発生したものと判断した場合には、固
定ディスク用ＩＯ！ＩＪ御部４４およびコンンール用Ｉ
Ｏ朋Ｊ一部４５に対してＯ２系ＣＰＵ４１のアクセス禁
止命令を発行する。。

以後、ＩＯ制御部４４．４８は１系ＣＰＯ４２に対して
のみアクセスする。。

（発明の効果） 以上説明し虎ように本発明は、両系のＣＰＵがＩＯ要求
を発行するごとに工０制御部で両系のＣＰＵを同期化さ
せることにより、ＣＰＵのプログラム開発者が冗長構成
に関する特殊処理を考慮しなくてもよいという効果があ
る。

【図面の簡単な説明】

第１図は、本発明によるＣＰＵ２重化方式によるコンピ
ュータシステムの一実施例を示すブロック図である。。 第２図は、第１図に示すＩＯ制御部の詳細を示すブロッ
ク図である。 第８図は、第１図に示す工０制御部の基本処理の流れを
示す流れ図である。 第４図は、第１図において工０デバイスとしてコンソー
ルと固定ディスクとを備えたコンピュータシステムの一
実施例を示すブロック図である。。 第５図は、２重化ＣＰＵの構成を示す図である。 １１　．１２，４１　．４２＠−−ＣＰＵ１３１１・・
ＩＯ部 １３１１　．１３２１　．１３３１　．４４　．４５−
・ＩＯ制御部 １３１２．１２２２，１３３２　　・　―　・　・　φ
　Φ　・ｆＯデバイス １４．４ ２１　・　・ ２２　・　・ ２３　・　・ ２４〜２ ２７　・　・ ４フ１ＩＩＩ ３・・・糸切欅え制ｏ１１部 ・マイクロプロセサ ・ＲＯＭ ｌＲＡＭ ６・・−インターフェース部 ・工０コントローラ ０周辺ＬＳＩ群 ・固定ディスク ーコンソール 才１図

Claims (1)

【特許請求の範囲】
1. 冗長接続されていて現用およびホット待機の方式を実現
   するための現用／待機より成る両系のＣＰＵと、コンソ
   ールあるいは固定ディスクを含むＩＯデバイス群と、前
   記両系のＣＰＵを同時に同期動作させるため前記両系の
   ＣＰＵの同期化を実行するとともに、前記ＩＯデバイス
   群を制御するためのＩＯ制御部群と、前記両系のＣＰＵ
   の実行状態を管理するための系切替え制御部とを具備し
   て構成したことを特徴とするＣＰＵ２重化方式。