JPH02222029A - 動画・静止画表示装置 - Google Patents
動画・静止画表示装置Info
- Publication number
- JPH02222029A JPH02222029A JP4412789A JP4412789A JPH02222029A JP H02222029 A JPH02222029 A JP H02222029A JP 4412789 A JP4412789 A JP 4412789A JP 4412789 A JP4412789 A JP 4412789A JP H02222029 A JPH02222029 A JP H02222029A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- signal
- data
- cpu
- animation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 claims abstract description 124
- 238000000926 separation method Methods 0.000 claims description 11
- 230000004044 response Effects 0.000 claims description 4
- 230000001360 synchronised effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000002457 bidirectional effect Effects 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[概要]
パソコンの表示画像に動画と静止画とを表示するように
した動画・静止画表示装置に関し、簡単な構成で動画と
静止画とをパソコン画像に同時に表示できるようにする
ことを目的とし、ビデオ信号を受けてディジタル画像信
号に変換するディジタル画像変換部と、該ディジタル画
像変換部の出力を格納する第1のメモリと、該第1のメ
モリの出力又は静止画の画像データを格納する、表示画
面と対応した画像データを格納する第2のメモリと、ビ
デオ信号を受けて水平同期信号と垂直同期信号を分離し
て出力する同期分離回路と、該水平同期信号及び垂直同
期信号を受けて前記第1及び第2のメモリに書込み又は
転送アドレスを与えるアドレス発生回路と、第2のメモ
リ出力をアナログ信号に変換して映像信号として出力す
るD/A変換器と、垂直同期割込み及び第1のメモリか
ら第2のメモリへの動画データ転送終了後にアドレス発
生回路から与えられる転送終了割込みを受けて、動画デ
ータと静止画データの第2のメモリへの書込みの時分割
制御を行うCPUとにより構成される。
した動画・静止画表示装置に関し、簡単な構成で動画と
静止画とをパソコン画像に同時に表示できるようにする
ことを目的とし、ビデオ信号を受けてディジタル画像信
号に変換するディジタル画像変換部と、該ディジタル画
像変換部の出力を格納する第1のメモリと、該第1のメ
モリの出力又は静止画の画像データを格納する、表示画
面と対応した画像データを格納する第2のメモリと、ビ
デオ信号を受けて水平同期信号と垂直同期信号を分離し
て出力する同期分離回路と、該水平同期信号及び垂直同
期信号を受けて前記第1及び第2のメモリに書込み又は
転送アドレスを与えるアドレス発生回路と、第2のメモ
リ出力をアナログ信号に変換して映像信号として出力す
るD/A変換器と、垂直同期割込み及び第1のメモリか
ら第2のメモリへの動画データ転送終了後にアドレス発
生回路から与えられる転送終了割込みを受けて、動画デ
ータと静止画データの第2のメモリへの書込みの時分割
制御を行うCPUとにより構成される。
[産業上の利用分野]
本発明はパソコンの表示画像に動画と静止画とを表示す
るようにした動画・静止画表示装置に関する。
るようにした動画・静止画表示装置に関する。
パーソナルコンピュータ(以下パソコンという)に文字
9図形情報と共に自然画(動画、静止画)を表示させた
いという要求がある。しかしながら、動画と静止画を同
時に扱える装置はなく、要求を満たすためには複数の装
置を設置する必要があり、設置面積の増大、コストの増
大という問題が発生している。
9図形情報と共に自然画(動画、静止画)を表示させた
いという要求がある。しかしながら、動画と静止画を同
時に扱える装置はなく、要求を満たすためには複数の装
置を設置する必要があり、設置面積の増大、コストの増
大という問題が発生している。
[従来の技術]
第5図は従来の動画表示装置の構成ブロック図、第6図
は従来の静止画表示装置の構成ブロック図である。先ず
、第5図の動画表示装置について説明する。日本の標準
動画像方式であるNTSC方式のビデオ信号は、画像変
換部1に入ってNTSCからRGBへ変換される。変換
されたRGB画像信号は、各色成分毎にA/D変換器2
でディジタルデータに変換された後、メモリ3に格納さ
れる。メモリ3は、ランダムメモリ (RAM)3aと
シリアルメモリ3bより構成されており、ランダムメモ
リ3aはパソコン表示部と1対1に対応した表示用メモ
リであり、該ランダメモリ3aに一旦格納された画像デ
ータは、シリアルメモリ3bに移された後、出力される
。
は従来の静止画表示装置の構成ブロック図である。先ず
、第5図の動画表示装置について説明する。日本の標準
動画像方式であるNTSC方式のビデオ信号は、画像変
換部1に入ってNTSCからRGBへ変換される。変換
されたRGB画像信号は、各色成分毎にA/D変換器2
でディジタルデータに変換された後、メモリ3に格納さ
れる。メモリ3は、ランダムメモリ (RAM)3aと
シリアルメモリ3bより構成されており、ランダムメモ
リ3aはパソコン表示部と1対1に対応した表示用メモ
リであり、該ランダメモリ3aに一旦格納された画像デ
ータは、シリアルメモリ3bに移された後、出力される
。
一方、ビデオ信号は同期分離回路4に入って、水平同期
信号と垂直同期信号とが画像信号から分離され、NTS
C水平・垂直同期信号として出力される。このNTSC
水平・垂直同期信号は、アドレス発生部5に入る。該ア
ドレス発生部5は、NTSC水平・垂直同期信号から書
込みアドレスを発生してメモリ3に与える。アドレス発
生部5にはパソコン映像信号からの水平・垂直同期信号
も入っており、該アドレス発生部5はこのパソコン水平
・垂直同期信号から転送アドレスを発生してメモリ3に
与える。
信号と垂直同期信号とが画像信号から分離され、NTS
C水平・垂直同期信号として出力される。このNTSC
水平・垂直同期信号は、アドレス発生部5に入る。該ア
ドレス発生部5は、NTSC水平・垂直同期信号から書
込みアドレスを発生してメモリ3に与える。アドレス発
生部5にはパソコン映像信号からの水平・垂直同期信号
も入っており、該アドレス発生部5はこのパソコン水平
・垂直同期信号から転送アドレスを発生してメモリ3に
与える。
ビデオ信号の周期は(1/60)秒、パソコン映像信号
の周期は(1/80)秒である。このように、コンピュ
ータ機器であるパソコンの同期信号と異なる周期をもつ
ビデオ信号をパソコン表示部に表示させるためには、速
度変換(スキャンコンバート)を行う必要がある。つま
り、ビデオ信号を書込む時には、ランダムメモリ3aに
与える書込みアドレスとしてビデオ信号からとったアド
レスを用い、ランダムメモリ3aから読出したデータを
シリアルメモリ3bに転送する時には、転送アドレスと
してパソコン映像信号からとったアドレスを用いる。こ
れにより速度変換が行えることになる。
の周期は(1/80)秒である。このように、コンピュ
ータ機器であるパソコンの同期信号と異なる周期をもつ
ビデオ信号をパソコン表示部に表示させるためには、速
度変換(スキャンコンバート)を行う必要がある。つま
り、ビデオ信号を書込む時には、ランダムメモリ3aに
与える書込みアドレスとしてビデオ信号からとったアド
レスを用い、ランダムメモリ3aから読出したデータを
シリアルメモリ3bに転送する時には、転送アドレスと
してパソコン映像信号からとったアドレスを用いる。こ
れにより速度変換が行えることになる。
シリアルメモリ3bの出力は、順次読出され、D/A変
換器6によりアナログ信号に変換される。
換器6によりアナログ信号に変換される。
そして、このD/A変換器4の出力が映像信号としてC
RT等のパソコン表示部(図示せず)に表示される。な
お、パソコン表示部に表示される場合には、D/A変換
器6の出力である映像信号(スキャンコンバートされた
ビデオ信号)とパソコン映像信号とか重畳回路7で合成
されたものが表示される。これにより、表示部には文字
5図形情報と共に動画が表示されることになる。
RT等のパソコン表示部(図示せず)に表示される。な
お、パソコン表示部に表示される場合には、D/A変換
器6の出力である映像信号(スキャンコンバートされた
ビデオ信号)とパソコン映像信号とか重畳回路7で合成
されたものが表示される。これにより、表示部には文字
5図形情報と共に動画が表示されることになる。
次に、第6図に示す静止画表示装置について説明する。
第5図と同一のものは、同一の符号を付して示す。この
場合には、スキャンコンバートの必要はないので、CP
Uを用いて、表示用メモリ(ランダムメモリ)3aに静
止画データを書込めばよい。CPUI 1は、CPUバ
ス12を介して人力される静止画ディジタイズ信号(静
止画データ)をランダムメモリ3aに書込む。この時、
メモリ3に与えられるアドレスは、CPU11がらの静
止画書込要求コマンドを受けるアドレス発生部12から
与えられる。
場合には、スキャンコンバートの必要はないので、CP
Uを用いて、表示用メモリ(ランダムメモリ)3aに静
止画データを書込めばよい。CPUI 1は、CPUバ
ス12を介して人力される静止画ディジタイズ信号(静
止画データ)をランダムメモリ3aに書込む。この時、
メモリ3に与えられるアドレスは、CPU11がらの静
止画書込要求コマンドを受けるアドレス発生部12から
与えられる。
ランダムメモリ3aに格納された画像データを読出す場
合には、パソコン水平・垂直同期信号を受けて、アドレ
ス発生部12から出力される転送アドレスがメモリ3に
与えられる。ランダムメモリ3aから読出された画像デ
ータは、シリアルメモリ3bに移される。シリアルメモ
リ3bから出力された画像データは、D/A変換器6で
アナログ信号に変換された後、重畳回路7でパソコン映
像信号と合成された後、パソコン表示部に与えられる。
合には、パソコン水平・垂直同期信号を受けて、アドレ
ス発生部12から出力される転送アドレスがメモリ3に
与えられる。ランダムメモリ3aから読出された画像デ
ータは、シリアルメモリ3bに移される。シリアルメモ
リ3bから出力された画像データは、D/A変換器6で
アナログ信号に変換された後、重畳回路7でパソコン映
像信号と合成された後、パソコン表示部に与えられる。
[発明が解決しようとする課題]
第5図に示す動画表示装置では、メモリの書込みはビデ
オ信号の同期信号に制約され、読出しはパソコンの映像
信号に制約されるため、動画表示中は外部からメモリへ
のアクセスが不可能であり、静止画像を書込むことがで
きないという不具合があった。これに対し、第6図に示
す静止画表示装置では、リアルタイムにビデオ信号をデ
ィジタイズする回路が欠落しているため、動画に対応で
きないという不具合があった。
オ信号の同期信号に制約され、読出しはパソコンの映像
信号に制約されるため、動画表示中は外部からメモリへ
のアクセスが不可能であり、静止画像を書込むことがで
きないという不具合があった。これに対し、第6図に示
す静止画表示装置では、リアルタイムにビデオ信号をデ
ィジタイズする回路が欠落しているため、動画に対応で
きないという不具合があった。
本発明はこのような課題に鑑みてなされたものであって
、簡単な構成で動画と静止画とをパソコン画像に同時に
表示できる動画・静止画表示装置を提供することを目的
としている。
、簡単な構成で動画と静止画とをパソコン画像に同時に
表示できる動画・静止画表示装置を提供することを目的
としている。
[課題を解決するための手段]
第1図は本発明の原理ブロック図である。第5図と同一
のものは、同一の符号を付して示す。図において、21
はビデオ信号を受けてディジタル画像信号に変換するデ
ィジタル画像変換部、22は該ディジタル画像変換部2
1の出力を格納する第1のメモリ、23は該第1のメモ
リ22の出力又は静止画の画像データを格納する、表示
画面と対応した画像データを格納する第2のメモリであ
る。これら第1及び第2のメモリ22.23はデータの
書込み及び読出しが独立に格納な2ポートメモリである
。
のものは、同一の符号を付して示す。図において、21
はビデオ信号を受けてディジタル画像信号に変換するデ
ィジタル画像変換部、22は該ディジタル画像変換部2
1の出力を格納する第1のメモリ、23は該第1のメモ
リ22の出力又は静止画の画像データを格納する、表示
画面と対応した画像データを格納する第2のメモリであ
る。これら第1及び第2のメモリ22.23はデータの
書込み及び読出しが独立に格納な2ポートメモリである
。
4はビデオ信号を受けて水平同期信号と垂直同期信号を
分離して出力する同期分離回路、24は該水平同期信号
及び垂直同期信号を受けて前記第1及び第2のメモリ2
2.23に書込み又は転送アドレスを与えるアドレス発
生回路、6は第2のメモリ23出力をアナログ信号に変
換して映像信号として出力するD/A変換器、25は垂
直同期割込み及び第1のメモリ22から第2のメモリ2
3への動画データ転送終了後にアドレス発生回路24か
ら与えられる転送終了割込みを受けて、動画データと静
止画データの第2のメモリ23への書込みの時分割制御
を行うCPU、26は静止画の画像データが入力される
CPUデータバス、27はCPU25と同期分離回路4
及びアドレス発生回路24間を接続するCPU制御/ア
ドレスバスである。
分離して出力する同期分離回路、24は該水平同期信号
及び垂直同期信号を受けて前記第1及び第2のメモリ2
2.23に書込み又は転送アドレスを与えるアドレス発
生回路、6は第2のメモリ23出力をアナログ信号に変
換して映像信号として出力するD/A変換器、25は垂
直同期割込み及び第1のメモリ22から第2のメモリ2
3への動画データ転送終了後にアドレス発生回路24か
ら与えられる転送終了割込みを受けて、動画データと静
止画データの第2のメモリ23への書込みの時分割制御
を行うCPU、26は静止画の画像データが入力される
CPUデータバス、27はCPU25と同期分離回路4
及びアドレス発生回路24間を接続するCPU制御/ア
ドレスバスである。
[作用]
ビデオ信号については、直接表示用メモリ(第2のメモ
リ23)に書込まないで、−旦バッファメモリ(第1の
メモリ22)に格納する。そして、同期分離回路4から
与えられる垂直同期信号割込み及び第1のメモリ22か
ら第2のメモリ23への動画転送終了後にアドレス発生
回路24から与えられる転送終了割込みを受けたCPU
25の時分割制御により第1のメモリ22から第2のメ
モリ23への動画データ書込みと、CPUデータバス2
6からの静止画画像データの書込みを行う。
リ23)に書込まないで、−旦バッファメモリ(第1の
メモリ22)に格納する。そして、同期分離回路4から
与えられる垂直同期信号割込み及び第1のメモリ22か
ら第2のメモリ23への動画転送終了後にアドレス発生
回路24から与えられる転送終了割込みを受けたCPU
25の時分割制御により第1のメモリ22から第2のメ
モリ23への動画データ書込みと、CPUデータバス2
6からの静止画画像データの書込みを行う。
このような構成をとることにより動画表示中であっても
外部からメモリへのアクセスが可能となり、静止画像を
書込むことができ、パソコンの表示部に動画と静止画の
同時表示が可能となる。
外部からメモリへのアクセスが可能となり、静止画像を
書込むことができ、パソコンの表示部に動画と静止画の
同時表示が可能となる。
[実施例]
以下、図面を参照して本発明の実施例を詳細に説明する
。
。
第2図は本発明の一実施例を示す構成ブロック図である
。第1図と同一のものは、同一の符号を付して示す。デ
ィジタル画像変換部21は、NTSC方式からRGB方
式に変換する変換部21aと該変換部21a出力をディ
ジタルデータに変換するA/D変換器21bより構成さ
れている。第1のメモリ22は、ランダムメモリ22a
及びシリアルメモリ22bより構成されており、第2の
メモリ23はランダムメモリ23a及びシリアルメモリ
23bより構成されている。
。第1図と同一のものは、同一の符号を付して示す。デ
ィジタル画像変換部21は、NTSC方式からRGB方
式に変換する変換部21aと該変換部21a出力をディ
ジタルデータに変換するA/D変換器21bより構成さ
れている。第1のメモリ22は、ランダムメモリ22a
及びシリアルメモリ22bより構成されており、第2の
メモリ23はランダムメモリ23a及びシリアルメモリ
23bより構成されている。
前記A/D変換器21bの出力は、先ずシリアルメモリ
22bに入り、シリアルメモリ22bから読出されたデ
ータはランダムメモリ22aに入っている。これに対し
て、第2のメモリ23の場合には、ランダムメモリ23
aからシリアルメモリ23bにデータが移動する構成に
なっている。
22bに入り、シリアルメモリ22bから読出されたデ
ータはランダムメモリ22aに入っている。これに対し
て、第2のメモリ23の場合には、ランダムメモリ23
aからシリアルメモリ23bにデータが移動する構成に
なっている。
これらメモリの容量としては、第1のメモリ22が例え
ば680ドツト×480ライン、第2のメモリ23が例
えば1024ドツト×768ラインである。
ば680ドツト×480ライン、第2のメモリ23が例
えば1024ドツト×768ラインである。
30は静止画像データを格納するハードディスク、31
は静止画像を読込んでカラー画像データとして出力する
カラースキャナである。32はCPUデータバス26と
第2のメモリ23との間に接続された双方向バッファで
ある。このように構成された回路の動作を説明すれば、
以下のとおりである。
は静止画像を読込んでカラー画像データとして出力する
カラースキャナである。32はCPUデータバス26と
第2のメモリ23との間に接続された双方向バッファで
ある。このように構成された回路の動作を説明すれば、
以下のとおりである。
(動画書込み)
変換部21aは入力ビデオ信号をNTSC方式からRG
B方式に変換する。変換された画像信号は、A/D変換
器21bによりディジタルデータに変換される。一方、
同期分離回路4は、ビデオ信号から水平同期信号と垂直
同期信号とを分離してアドレス発生回路24に出力する
。該アドレス発生回路24は、第1のメモリ22に書込
み/転送アドレスを与える。この結果、A/D変換器2
1bの出力は、シリアルメモリ22bに画素クロックに
同期して1ライン分だけ書込まれる。この1ライン分の
データは、次に水平同期信号に同期してランダムメモリ
22aに転送される。このような動作を1画面分繰り返
すことで、ランダムメモリ22aに1画面分の画像デー
タが格納される。
B方式に変換する。変換された画像信号は、A/D変換
器21bによりディジタルデータに変換される。一方、
同期分離回路4は、ビデオ信号から水平同期信号と垂直
同期信号とを分離してアドレス発生回路24に出力する
。該アドレス発生回路24は、第1のメモリ22に書込
み/転送アドレスを与える。この結果、A/D変換器2
1bの出力は、シリアルメモリ22bに画素クロックに
同期して1ライン分だけ書込まれる。この1ライン分の
データは、次に水平同期信号に同期してランダムメモリ
22aに転送される。このような動作を1画面分繰り返
すことで、ランダムメモリ22aに1画面分の画像デー
タが格納される。
CPU25は同期分離回路4から垂直同期信号に同期し
た割り込みを常時受けており、この垂直同期信号割込み
を受けると、第1のメモリ22のランダムメモリ22a
から第2のメモリ23のランダムメモリ23aへ画像デ
ータを転送する。この時、各メモリ22.23へはアド
レス発生回路24からアドレスが与えられる。この場合
において、1画面の転送時間が1/60秒以内に終了す
ることが条件であり、特にビデオ、パソコンの水平、垂
直同期信号に同期する必要はない。アドレス発生回路2
4は1画面分のデータ転送が終了したら、CPU25に
対して転送終了割込みを発生する。CPU25は、この
転送終了割込みを受けると次の動作、例えば静止画の書
込みに移る。
た割り込みを常時受けており、この垂直同期信号割込み
を受けると、第1のメモリ22のランダムメモリ22a
から第2のメモリ23のランダムメモリ23aへ画像デ
ータを転送する。この時、各メモリ22.23へはアド
レス発生回路24からアドレスが与えられる。この場合
において、1画面の転送時間が1/60秒以内に終了す
ることが条件であり、特にビデオ、パソコンの水平、垂
直同期信号に同期する必要はない。アドレス発生回路2
4は1画面分のデータ転送が終了したら、CPU25に
対して転送終了割込みを発生する。CPU25は、この
転送終了割込みを受けると次の動作、例えば静止画の書
込みに移る。
(静止画書込み)
CPU25は、前記転送終了割込みを受けると、カラー
スキャナ31に対してデータの転送要求を行う。カラー
スキャナ31は、CPU25からの画像データ転送要求
を受けると、画像をスキャンして画像データを第2のメ
モリ23のランダムメモリ23aに順次書込む。CPU
25は、同期分離回路4から垂直同期信号割込みを受は
付けた時点でデータの書込みを終了する。そして、アド
レス発生回路24からの転送終了割込みを受は付けると
再び静止画の書込み動作を行う。つまり、1回の書込み
動作で静止画の書込みが終了しない場合には、時分割に
より前記した書込み動作を繰返すことになる。
スキャナ31に対してデータの転送要求を行う。カラー
スキャナ31は、CPU25からの画像データ転送要求
を受けると、画像をスキャンして画像データを第2のメ
モリ23のランダムメモリ23aに順次書込む。CPU
25は、同期分離回路4から垂直同期信号割込みを受は
付けた時点でデータの書込みを終了する。そして、アド
レス発生回路24からの転送終了割込みを受は付けると
再び静止画の書込み動作を行う。つまり、1回の書込み
動作で静止画の書込みが終了しない場合には、時分割に
より前記した書込み動作を繰返すことになる。
(自然画像表示)
第2のメモリ23のランダムメモリ23aに書込まれた
動画乃至は静止画は、パソコンの水平同期信号に同期し
てシリアルメモリ23bに転送される。シリアルメモリ
23bに転送されたデータは、パソコンの画素クロック
に同期して読出され、D/A変換器6によりアナログ画
像信号に変換される。この画像信号は、重畳回路7によ
りパソコン映像信号と合成された後、パソコンの表示部
(図示せず。例えばCRT)に表示される。この結果、
表示部の状態は、第3図に示すようなものとなり、パソ
コン本来の画像aに加えて、動画す及び静止画Cが同時
表示される。
動画乃至は静止画は、パソコンの水平同期信号に同期し
てシリアルメモリ23bに転送される。シリアルメモリ
23bに転送されたデータは、パソコンの画素クロック
に同期して読出され、D/A変換器6によりアナログ画
像信号に変換される。この画像信号は、重畳回路7によ
りパソコン映像信号と合成された後、パソコンの表示部
(図示せず。例えばCRT)に表示される。この結果、
表示部の状態は、第3図に示すようなものとなり、パソ
コン本来の画像aに加えて、動画す及び静止画Cが同時
表示される。
第4図は、第2図回路の動作を示すタイミングチャート
である。(イ)はビデオ垂直同期信号で、その周期は1
/60秒である。1/60秒毎に垂直同期信号割込みが
発生し、CPU25に与えられる。(ロ)はビデオ入力
であり、(イ)に示す垂直同期信号に同期して画面が#
1.#2・・・と変化している。(ハ)は第1のメモリ
(メモリ1)のランダムメモリ22aから第2のメモリ
(メモリ2)のランダムメモリ23aへのメモリ間デー
タ転送を示している。#0.#1・・・とデータ転送が
終了する度に転送終了割込みが発生し、CPU25に与
えられる。
である。(イ)はビデオ垂直同期信号で、その周期は1
/60秒である。1/60秒毎に垂直同期信号割込みが
発生し、CPU25に与えられる。(ロ)はビデオ入力
であり、(イ)に示す垂直同期信号に同期して画面が#
1.#2・・・と変化している。(ハ)は第1のメモリ
(メモリ1)のランダムメモリ22aから第2のメモリ
(メモリ2)のランダムメモリ23aへのメモリ間デー
タ転送を示している。#0.#1・・・とデータ転送が
終了する度に転送終了割込みが発生し、CPU25に与
えられる。
(ニ)は静止画書込み状態を示す。転送終了割込みが発
生してから、垂直同期信号割込みが発生するまでの間に
静止画がメモリ2に書込まれている。つまり、転送終了
割込みが発生してから、垂直同期信号割込みが発生する
までの間にNOI。
生してから、垂直同期信号割込みが発生するまでの間に
静止画がメモリ2に書込まれている。つまり、転送終了
割込みが発生してから、垂直同期信号割込みが発生する
までの間にNOI。
NO2,・・・と静止画を時分割で書込んでいる。例え
ば、NOI〜NO3で1個の静止画が構成される。
ば、NOI〜NO3で1個の静止画が構成される。
本発明によれば、メモリ1のランダムメモリ22aから
メモリ2のランダムメモリ23aにデータ転送するに際
し、画像データの拡大・縮小をすることができる。拡大
する場合には、水平方向には同一画素を繰返し転送し、
垂直方向には同一ラインを繰返し転送することで実現す
ることができる。
メモリ2のランダムメモリ23aにデータ転送するに際
し、画像データの拡大・縮小をすることができる。拡大
する場合には、水平方向には同一画素を繰返し転送し、
垂直方向には同一ラインを繰返し転送することで実現す
ることができる。
縮小する場合には、水平方向には通常1ずつ増加する転
送アドレスを数個ずつスキップしつつ増加することで転
送量を減らし、垂直方向についてはラインをスキップし
て転送量を減らすことで実現することができる。
送アドレスを数個ずつスキップしつつ増加することで転
送量を減らし、垂直方向についてはラインをスキップし
て転送量を減らすことで実現することができる。
上述の実施例では、カラースキャナ31から静止画を読
込む場合について説明したが、ハードディスク30に予
め静止画データを格納しておき、順次読出すようにして
もよい。また、動画の転送をストップした状態で第2の
メモリ23の内容をハードディスク30に転送すること
ができ、動画を静止画として保存することができる。
込む場合について説明したが、ハードディスク30に予
め静止画データを格納しておき、順次読出すようにして
もよい。また、動画の転送をストップした状態で第2の
メモリ23の内容をハードディスク30に転送すること
ができ、動画を静止画として保存することができる。
[発明の効果]
以上、詳細に説明したように、本発明によればビデオ信
号については、直接表示用メモリ(第2のメモリ23)
に書込まないで、−旦バッファメモリ(第1のメモリ2
2)に格納する。そして、同期分離回路4から与えられ
る垂直同期信号割込み及び第1のメモリ22から第2の
メモリ23への動画転送終了後にアドレス発生回路24
から与えられる転送終了割込みを受けたCPU25の時
分割制御により第1のメモリ22から第2のメモリ23
への動画データ書込みと、CPUデータバス26からの
静止画画像データの書込みを行うことにより、簡単な構
成で動画と静止画とをパソコン画像に同時に表示できる
動画・静止画表示装置を提供することができる。
号については、直接表示用メモリ(第2のメモリ23)
に書込まないで、−旦バッファメモリ(第1のメモリ2
2)に格納する。そして、同期分離回路4から与えられ
る垂直同期信号割込み及び第1のメモリ22から第2の
メモリ23への動画転送終了後にアドレス発生回路24
から与えられる転送終了割込みを受けたCPU25の時
分割制御により第1のメモリ22から第2のメモリ23
への動画データ書込みと、CPUデータバス26からの
静止画画像データの書込みを行うことにより、簡単な構
成で動画と静止画とをパソコン画像に同時に表示できる
動画・静止画表示装置を提供することができる。
第1図は本発明の原理ブロック図、
第2図は本発明の一実施例を示す構成ブロック図、
第3図はパソコンの表示状態を示す図、第4図は第2図
回路の動作を示すタイミングチャート、 第5図は従来の動画表示装置の構成ブロック図、第6図
は従来の静止画表示装置の構成ブロック図である。 第1図において、 4は同期分離回路、 6はD/A変換器、 21はディジタル画像変換部、 22は第1のメモリ、 23は第2のメモリ、 24はアドレス発生回路、 25はCPU。 26はCPUデータバス、 27はCPU制御/アドレスバスである。
回路の動作を示すタイミングチャート、 第5図は従来の動画表示装置の構成ブロック図、第6図
は従来の静止画表示装置の構成ブロック図である。 第1図において、 4は同期分離回路、 6はD/A変換器、 21はディジタル画像変換部、 22は第1のメモリ、 23は第2のメモリ、 24はアドレス発生回路、 25はCPU。 26はCPUデータバス、 27はCPU制御/アドレスバスである。
Claims (1)
- 【特許請求の範囲】 ビデオ信号を受けてディジタル画像信号に変換するディ
ジタル画像変換部(21)と、 該ディジタル画像変換部(21)の出力を格納する第1
のメモリ(22)と、 該第1のメモリ(22)の出力又は静止画の画像データ
を格納する、表示画面と対応した画像データを格納する
第2のメモリ(23)と、 ビデオ信号を受けて水平同期信号と垂直同期信号を分離
して出力する同期分離回路(4)と、該水平同期信号及
び垂直同期信号を受けて前記第1及び第2のメモリ(2
2)、(23)に書込み又は転送アドレスを与えるアド
レス発生回路(24)と、 第2のメモリ(23)出力をアナログ信号に変換して映
像信号として出力するD/A変換器(6)垂直同期割込
み及び第1のメモリ(22)から第2のメモリ(23)
への動画データ転送終了後にアドレス発生回路(24)
から与えられる転送終了割込みを受けて、動画データと
静止画データの第2のメモリ(23)への書込みの時分
割制御を行うCPU(25)とにより構成されてなる動
画・静止画表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01044127A JP3122996B2 (ja) | 1989-02-23 | 1989-02-23 | 動画・静止画表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01044127A JP3122996B2 (ja) | 1989-02-23 | 1989-02-23 | 動画・静止画表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02222029A true JPH02222029A (ja) | 1990-09-04 |
JP3122996B2 JP3122996B2 (ja) | 2001-01-09 |
Family
ID=12682947
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP01044127A Expired - Fee Related JP3122996B2 (ja) | 1989-02-23 | 1989-02-23 | 動画・静止画表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3122996B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5519449A (en) * | 1991-09-17 | 1996-05-21 | Hitachi, Ltd. | Image composing and displaying method and apparatus for displaying a composite image of video signals and computer graphics |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6199189A (ja) * | 1984-10-19 | 1986-05-17 | 富士通株式会社 | 動画ウインドウ方式 |
JPS61203487A (ja) * | 1985-03-06 | 1986-09-09 | 日本電信電話株式会社 | 画像メモリ制御方式 |
JPS61254981A (ja) * | 1985-05-07 | 1986-11-12 | 日本電信電話株式会社 | マルチウインド表示制御装置 |
-
1989
- 1989-02-23 JP JP01044127A patent/JP3122996B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6199189A (ja) * | 1984-10-19 | 1986-05-17 | 富士通株式会社 | 動画ウインドウ方式 |
JPS61203487A (ja) * | 1985-03-06 | 1986-09-09 | 日本電信電話株式会社 | 画像メモリ制御方式 |
JPS61254981A (ja) * | 1985-05-07 | 1986-11-12 | 日本電信電話株式会社 | マルチウインド表示制御装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5519449A (en) * | 1991-09-17 | 1996-05-21 | Hitachi, Ltd. | Image composing and displaying method and apparatus for displaying a composite image of video signals and computer graphics |
Also Published As
Publication number | Publication date |
---|---|
JP3122996B2 (ja) | 2001-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2656737B2 (ja) | ビデオ情報を処理するためのデータ処理装置 | |
US5838389A (en) | Apparatus and method for updating a CLUT during horizontal blanking | |
JPH07104722A (ja) | 画像表示システム | |
JP2000330536A (ja) | 液晶マルチディスプレイ表示装置 | |
JPS6333711B2 (ja) | ||
JP3283607B2 (ja) | 複数画面モード表示方法及びその装置 | |
GB2165719A (en) | Split-screen display arrangement | |
JP2002032063A (ja) | 液晶表示装置およびウィンドウ表示拡大制御方法 | |
JP3122996B2 (ja) | 動画・静止画表示装置 | |
US5192943A (en) | Cursor display control method and apparatus in a graphic display system | |
JPS62239672A (ja) | 表示方法 | |
JPS6031355A (ja) | フアクシミリ装置 | |
KR100382956B1 (ko) | 화상처리장치 및 화상표시장치 | |
JPH08328528A (ja) | 画像処理装置 | |
JP2924351B2 (ja) | 画像合成表示方法及び装置 | |
JP3265791B2 (ja) | Ohp用表示装置 | |
JPH01126686A (ja) | ビデオ合成装置 | |
JPH0359696A (ja) | 画像信号の合成装置 | |
JPH04248591A (ja) | 動画ウィンドウ表示装置 | |
JPH10274974A (ja) | 画像表示制御装置 | |
JPH03289700A (ja) | グラフィック表示装置 | |
JP3383158B2 (ja) | スキャンコンバータ | |
JPH07225562A (ja) | 走査変換装置 | |
JPH08190368A (ja) | 映像変換装置と映像変換方法 | |
JP2000125284A (ja) | 監視カメラシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |