JPH0220913A - レジスタ - Google Patents
レジスタInfo
- Publication number
- JPH0220913A JPH0220913A JP63171229A JP17122988A JPH0220913A JP H0220913 A JPH0220913 A JP H0220913A JP 63171229 A JP63171229 A JP 63171229A JP 17122988 A JP17122988 A JP 17122988A JP H0220913 A JPH0220913 A JP H0220913A
- Authority
- JP
- Japan
- Prior art keywords
- output
- data
- synchronous
- flip
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001360 synchronised effect Effects 0.000 claims description 57
- 230000000694 effects Effects 0.000 description 2
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、デジタル情報を一時唄憶するレジスタに関す
るものである。
るものである。
従来の技術
以下図面を参照しながら、上述した従来のレジスタの一
例について説明する。
例について説明する。
第２図は従来のレジスタの構成を示すものである。第２
図において、１は同期式Ｄフリップフロップ、２はゲー
ト回路、３は同期クリアまたは同期プリセット入力、４
はデータ入力、５はデータ出力、６はクロック入力であ
る。
図において、１は同期式Ｄフリップフロップ、２はゲー
ト回路、３は同期クリアまたは同期プリセット入力、４
はデータ入力、５はデータ出力、６はクロック入力であ
る。
以上のように構成された従来のレジスタについて、以下
その動作について説明する。まず、同期クリア（プリセ
ット）入力３がディスエーブルである場合は、ゲート回
路２の出力はデータ人力４と同じとなりクロック６に同
期してデータ出力６に出力される。同期クリア人力３が
イネーブルである場合には、ゲート回路２の出力はｏ（
１）となりクロック６に同期してデータ出力５に出力さ
れる。
その動作について説明する。まず、同期クリア（プリセ
ット）入力３がディスエーブルである場合は、ゲート回
路２の出力はデータ人力４と同じとなりクロック６に同
期してデータ出力６に出力される。同期クリア人力３が
イネーブルである場合には、ゲート回路２の出力はｏ（
１）となりクロック６に同期してデータ出力５に出力さ
れる。
動作の一例としての真理値表を第３図に掲げる。
第３図は同期クリア入力の場合で同期クリア入力は１で
ディスエーブル０でイネーブルとし２の同期式Ｄフリッ
プフロップにポジティブエッヂトリガタイプのものを用
いた場合である。
ディスエーブル０でイネーブルとし２の同期式Ｄフリッ
プフロップにポジティブエッヂトリガタイプのものを用
いた場合である。
発明が解決しようとする課題
しかしながら上記のような構成でね、ゲート回路の遅延
時間あるいはＤフリップフロップのセットアツプ時間、
ホールド時間の差異によりクロックに同期してＤフリッ
プフロップ；にゲート回路出力が取り込まれる時点付近
で同期クリア（プリセット）入力に変化が起こるとクリ
ア（プリセット）されるデータ出力とクリア（プリセッ
ト）されないデータ出力とがでてくるという問題点を有
していた。
時間あるいはＤフリップフロップのセットアツプ時間、
ホールド時間の差異によりクロックに同期してＤフリッ
プフロップ；にゲート回路出力が取り込まれる時点付近
で同期クリア（プリセット）入力に変化が起こるとクリ
ア（プリセット）されるデータ出力とクリア（プリセッ
ト）されないデータ出力とがでてくるという問題点を有
していた。
本発明は上記問題点に鑑み、いかなる時点で同期クリア
（プリセット）入力が変化しても出力が全てクリア（プ
リセット）されるかまたはデータ入力が全てそのままデ
ータ出力に出力されるかしか起こらないレジスタを提供
するものである。
（プリセット）入力が変化しても出力が全てクリア（プ
リセット）されるかまたはデータ入力が全てそのままデ
ータ出力に出力されるかしか起こらないレジスタを提供
するものである。
課題を解決するための手段
問題点を解決するために本発明のレジスタは、複数のデ
ータ用同期式Ｄフリップフロップと、同期クリアまたは
同期プリセット入力を有するコントロール用同期式りフ
リップフロフプと、前記複数のデータ用同期式Ｄフリッ
プフロップの各出力を入力とする複数のゲート回路を備
え、前記ゲート回路は前記コントロール用同期式Ｄフリ
ップフロップの出力により前記データ用同期式Ｄフリッ
プ７０ツブの出力を強制的に０または１にするようにし
たものである。
ータ用同期式Ｄフリップフロップと、同期クリアまたは
同期プリセット入力を有するコントロール用同期式りフ
リップフロフプと、前記複数のデータ用同期式Ｄフリッ
プフロップの各出力を入力とする複数のゲート回路を備
え、前記ゲート回路は前記コントロール用同期式Ｄフリ
ップフロップの出力により前記データ用同期式Ｄフリッ
プ７０ツブの出力を強制的に０または１にするようにし
たものである。
作用
本発明は上記した構成により、唯一のコントロール用同
期式Ｄフリップフロップ出力に基づきデータ出力が定ま
ることからいかなる時点で同期クリア（プリセット）入
力が変化しても出力が全てクリア（プリセット）される
かまたはデータ入力がそのままデータ出力に出力される
かしか起こらないこととなる。
期式Ｄフリップフロップ出力に基づきデータ出力が定ま
ることからいかなる時点で同期クリア（プリセット）入
力が変化しても出力が全てクリア（プリセット）される
かまたはデータ入力がそのままデータ出力に出力される
かしか起こらないこととなる。
実施例
以下本発明の一実施例のレジスタについて、図面を参照
しながら説明する。第１図は本発明の第一の実施例にお
けるレジスタの構成を示すものである。第１図において
、１はデータ用同期式Ｄフリップフロップ、２はゲート
回路、３は同期クリア（または同期プリセット）入力、
４はデータ入力、５はデータ出力、６はクロック入力、
７はコントロール用同期式Ｄフリップフロップである。
しながら説明する。第１図は本発明の第一の実施例にお
けるレジスタの構成を示すものである。第１図において
、１はデータ用同期式Ｄフリップフロップ、２はゲート
回路、３は同期クリア（または同期プリセット）入力、
４はデータ入力、５はデータ出力、６はクロック入力、
７はコントロール用同期式Ｄフリップフロップである。
以上のように構成されたレジスタについて、以下第１図
を用いてその動作を説明する。
を用いてその動作を説明する。
まず、クロックに同期してデータ人力４が各々のフリッ
プフロップ１の出力に、同期クリア（プリセット）３人
力がコントロール用同期式Ｄフリップフロップ７のデー
タ出力５に出力される。コントロール用同期式りフリッ
プフロップ了の出力により同期クリア入力がディスエー
ブルであったならばデータ出力６にはゲート回路２０入
力がそのまま出力され、同期クリア入力がイネーブルで
ある場合にはデータ出力５はゲート回路２の出力は強制
的にｏ（１）となる。
プフロップ１の出力に、同期クリア（プリセット）３人
力がコントロール用同期式Ｄフリップフロップ７のデー
タ出力５に出力される。コントロール用同期式りフリッ
プフロップ了の出力により同期クリア入力がディスエー
ブルであったならばデータ出力６にはゲート回路２０入
力がそのまま出力され、同期クリア入力がイネーブルで
ある場合にはデータ出力５はゲート回路２の出力は強制
的にｏ（１）となる。
動作の一例としての真理値表を第３図に掲げる。
第３図は同期クリア入力の場合で同期クリア入力は「１
」 でディスエーブル、「０」でイネーブルとし、同期
式Ｄフリップフロップにポジティブエッヂトリガタイプ
のものを用いた場合である。
」 でディスエーブル、「０」でイネーブルとし、同期
式Ｄフリップフロップにポジティブエッヂトリガタイプ
のものを用いた場合である。
以上のように本実施例によれば、複数のデータ用同期式
りフリップ７０ツブと、同期クリアまたは同期プリセッ
ト入力を有するコントロール用同期式Ｄフリップフロッ
プと、前記複数のデータ用同期式りフリップ７０ツブの
各出力を入力とする複数のゲート回路を備え、前記ゲー
ト回路は前記コントロール用同期式Ｄ７リツプフロツプ
の出力により前記データ用同期式Ｄフリップフロップの
出力を強制的に０または１にするようにしたことにより
、いかなる時点で同期クリア（プリセット）入力が変化
しても出力が全てクリア（プリセット）されるかまたは
データ入力が全てそのままデータ出力に出力されるしか
起こらないこととなる。
りフリップ７０ツブと、同期クリアまたは同期プリセッ
ト入力を有するコントロール用同期式Ｄフリップフロッ
プと、前記複数のデータ用同期式りフリップ７０ツブの
各出力を入力とする複数のゲート回路を備え、前記ゲー
ト回路は前記コントロール用同期式Ｄ７リツプフロツプ
の出力により前記データ用同期式Ｄフリップフロップの
出力を強制的に０または１にするようにしたことにより
、いかなる時点で同期クリア（プリセット）入力が変化
しても出力が全てクリア（プリセット）されるかまたは
データ入力が全てそのままデータ出力に出力されるしか
起こらないこととなる。
発明の効果
以上のように本発明は、複数のデータ用同期式Ｄフリッ
プフロップと、同期クリアまたは同期プリセット入力を
有するコントロール用同期式Ｄフリップフロップと、前
記複数のデータ用同期式Ｄ７リツプフロツプの各出力を
入力とする複数のゲート回路を備え、前記ゲート回路は
前記コントロール用同期式Ｄフリップフロップの出力に
より前記データ用同期式Ｄフリップフロップの出力を強
制約に０または１にするようにしたことにより、いかな
る時点で同期クリア（プリセット）入力が変化しても出
力が全てクリア（プリセット）されるかまたはデータ入
力が全てそのままデータ出力に出力されるかしか起こら
ないようにすることができる。
プフロップと、同期クリアまたは同期プリセット入力を
有するコントロール用同期式Ｄフリップフロップと、前
記複数のデータ用同期式Ｄ７リツプフロツプの各出力を
入力とする複数のゲート回路を備え、前記ゲート回路は
前記コントロール用同期式Ｄフリップフロップの出力に
より前記データ用同期式Ｄフリップフロップの出力を強
制約に０または１にするようにしたことにより、いかな
る時点で同期クリア（プリセット）入力が変化しても出
力が全てクリア（プリセット）されるかまたはデータ入
力が全てそのままデータ出力に出力されるかしか起こら
ないようにすることができる。
１・・・・・・データ用同期式りクリップ７０ツブ、２
・・・・・・ゲート回路、３・・・・・・同期クリア（
プリセット入力、４・・・・・・データ入力、６・・・
・・・データ出力、６・・・・・・クロック入力、７・
・・・・・コントロール用量Ｍ式％式％
・・・・・・ゲート回路、３・・・・・・同期クリア（
プリセット入力、４・・・・・・データ入力、６・・・
・・・データ出力、６・・・・・・クロック入力、７・
・・・・・コントロール用量Ｍ式％式％
Claims (1)
- 複数のデータ用同期式Ｄフリップフロップと、同期クリ
アまたは同期プリセット入力を有するコントロール用同
期式Ｄフリップフロップと、前記複数のデータ用同期式
Ｄフリップフロップの各出力を入力とする複数のゲート
回路を備え、前記ゲート回路は前記コントロール用同期
式Ｄフリップフロップの出力により前記データ用同期式
Ｄフリップフロップの出力を強制的に０または１とする
ことを特徴とするレジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63171229A JPH0220913A (ja) | 1988-07-08 | 1988-07-08 | レジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63171229A JPH0220913A (ja) | 1988-07-08 | 1988-07-08 | レジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0220913A true JPH0220913A (ja) | 1990-01-24 |
Family
ID=15919439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63171229A Pending JPH0220913A (ja) | 1988-07-08 | 1988-07-08 | レジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0220913A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6021458U (ja) * | 1983-07-20 | 1985-02-14 | 北川工業株式会社 | 消磁コイル保持具 |
| JPS6076663U (ja) * | 1983-10-28 | 1985-05-29 | 株式会社東芝 | 束線用バンド |
-
1988
- 1988-07-08 JP JP63171229A patent/JPH0220913A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6021458U (ja) * | 1983-07-20 | 1985-02-14 | 北川工業株式会社 | 消磁コイル保持具 |
| JPS6076663U (ja) * | 1983-10-28 | 1985-05-29 | 株式会社東芝 | 束線用バンド |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03127526A (ja) | 同期化装置 | |
| JPH0220913A (ja) | レジスタ | |
| US3986128A (en) | Phase selective device | |
| JPS62168415A (ja) | ラツチ間伝送方式 | |
| JP2682520B2 (ja) | エッジ検出回路 | |
| JPS6339209A (ja) | 同期回路 | |
| JPS59191927A (ja) | 同期回路 | |
| JPS62232214A (ja) | 雑音除去回路 | |
| JPH04246908A (ja) | フリップフロップ回路 | |
| JPS5934188Y2 (ja) | 信号入力回路 | |
| JPH02290322A (ja) | クロック信号切替回路 | |
| JP2553722B2 (ja) | ２相クロックの位相補正装置 | |
| JPH05243975A (ja) | クロック分周回路 | |
| JPS6313437A (ja) | 多重化回路 | |
| JPS61110253A (ja) | 同期化回路 | |
| JPH0222912A (ja) | フリップフロップ回路 | |
| JPS63117514A (ja) | クロツク信号切換回路 | |
| JPH0210418A (ja) | 同期化論理回路 | |
| JPS628822B2 (ja) | ||
| JPH0767070B2 (ja) | セレクト回路 | |
| JPH02278913A (ja) | 分周回路 | |
| JPH08204524A (ja) | クロック位相制御回路とこれを用いたデジタル信号処理回路 | |
| JPS63177224A (ja) | 割込回路 | |
| JPH04186914A (ja) | 仮保持回路 | |
| JPH01228317A (ja) | ディレイ回路 |