JPH02203568A - 薄膜トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は逆スタガ型の薄膜トランジスタ（以下ではｒＴ
ＰＴ　Ｊと称する）に関する。

（従来の技術） マトリクス型の表示装置を構成するアクティブマトリク
ス基板には、多数の絵素電極が設けられている。この絵
素電極を駆動するためのスイッチング素子として、逆ス
タガ型のＴＰＴが用いられている。従来より用いられて
いる逆スタガ型のＴＰＴの一例を第４図に示す。透明絶
縁性基板ｌ上にゲート電極２が形成され、ゲート電極２
を覆って全面にゲート絶縁膜３が形成されている。さら
にアモルファスシリコン（以下ではｒａ−３ｉ（ｉ）　
Ｊ　（！：称する）又は多結晶シリコン（以下では「ポ
ＵＳｉ（ｉ）　」と称する）から成る半導体膜４が形成
され、その上には、半導体膜４と同種の半導体をｎ３型
にドーピングしたコンタクト膜５が形成されている。

コンタクト膜５上にソース電極７及びドレイン電極が８
が形成されている。このような構成のＴＦＴｌｌの側方
のゲート絶縁膜３上には、透明導電膜である絵素電極６
が形成されている。ＴＦＴＩＩにはソース電極７と図外
の信号線とを接続するためのソース配線９．及びドレイ
ン電極８と絵素電極６とを接続するためのドレイン配線
１０が設けられている。

（発明が解決しようとする課題） 通常、　ＴＰＴを製作するためにはフォトリソグラフィ
法及びエツチングの手法が用いられる。第４図のＴＦＴ
ＩＩもこれらの手法によって形成されるが。

第４図のＴＰＴの場合には問題が生じる。すなわち。

コンタクト膜５とその下層の半導体膜４とがほとんど同
じ材質の半導体によって形成されているため、コンタク
ト膜５を形成するためのエツチングは、半導体膜４をエ
ツチングしないように行われる必要がある。このように
制御性良くコンタクト膜５のみをエツチングするには困
難が伴う。この問題点を解決するために、コンタクト膜
５と半導体膜４との間にシリコン窒化膜、シリコン酸化
膜等のエツチング阻止層を介在させて、コンタクト膜５
のみを選択的にエツチングすることが行われる。このよ
うに選択的エツチングを行なうことにより、コンタクト
膜５のみのエツチングが容易に行える。しかしこの方法
によれば新たな問題点が生じる。すなわち、製造工程が
増加するので歩留り向上の点からは有利ではなくなる。

本発明はこのような問題点を解決するために為されたも
のであり９本発明の目的は、工程数を減少しつつ、しか
も容易に製造できる構造を有するＴＰＴを提供すること
である。

（課題を解決するための手段） 本発明のＴＰＴは絶縁性基板上に、ゲート電極。

ゲート絶縁膜、半導体膜、ソース電極及びドレイン電極
、並びにソース配線及びドレイン配線を有し該ソース電
極及びドレイン電極並びに該ソース配線及びドレイン配
線のうち、少なくとも該ソース電極及びドレイン電極が
、酸化スズ、酸化インジウム、及び酸化インジウムスズ
からなる群から選択された透明導電膜によって構成され
該半導体膜の上に直接形成されており、そのことにより
上記目的が達成される。また前記透明導電膜の少なくと
も一部の領域の上に金属配線膜が形成された構造とする
こともできる。

（作用） 本発明のＴＰＴは半導体膜の上に該半導体膜と同種の半
導体をｎ＋型にドーピングしたコンタクト膜を有してお
らず、該半導体膜上には透明導電層からなるソース電極
及びドレイン電極が直接形成されている。第３図に半導
体膜としてａ−３ｉ（ｉ）　。

透明導電膜として酸化インジウムスズ（ＩＴＯ）を用い
た場合のエネルギーバンドを示す。ａ−３ｉ（ｉ）の禁
制帯幅（Ｂｇ　）は１，７ｅＶ、　ＩＴＯのＢｇは３．
７ｅＶである。

ａ−３ｉ（ｉ）とＩＴＯとを接触させるとそれぞれのフ
ェルミレベルは一致し、第３図に示すように、電子に対
するポテンシャル障壁は小さく、正孔に対するポテンシ
ャル障壁は大きくなる。このようにＩＴＯを用いても、
　ａ−３ｉ　（ｎ”）半導体と同様に、　ＴＰＴのｐチ
ャンネル動作を防止することができる。ａ−３１（１）
ノ代わりにポリ５ｉ（ｉ）　（Ｂｇ＝　１．１　ｅＶ）
を用いても同様の作用が得られる。またＩＴＯの代わり
にＳＳｎ０２（Ｅ：３．５ｅＶ）又はＩｎ２Ｌ　（Ｂｇ
＝３．５ｅＶ）を用いても同様の作用が得られる。

また１本発明のＴＰＴでは、ソース電極及びドレイン電
極と、必要に応じてソース配線及びドレイン配線を構成
する透明導電膜の材料を絵素電極のそれと同じとするこ
とができる。従って、それらの電極を絵素電極と同時に
形成することができる。

そして透明導電膜のみを選択的にエツチングしてソース
電極及びドレイン電極を形成することができるので、製
造が容易になる。

さらに、より低い電気抵抗が要求される場合には、この
透明導電膜によって形成されたソース電極、ドレイン電
極、ソース配線、及びドレイン配線の上に接して金属配
線膜を形成した構成とすることもできる。

（実施例） 本発明の実施例について以下に説明する。

第１図に本発明のＴＰＴの製造工程を示す。以下。

製造工程に従って説明する。ガラス基板１７上にスパッ
タリング、電子ビーム蒸着等によりＴａ、　Ｃｒ等の金
属膜を形成した。次にフォトリソグラフィ法及びエツチ
ングにより、ゲート電極１８をパターン形成した（第１
図（ａ））。この上から全面にＳｉＮｘ。

ＳｉＯ□等のゲート絶縁膜１９を形成した（第１図（ｂ
））。

次にａ−３ｉ（ｉ）　、ポリ５ｉ（ｉ）等の半導体膜を
形成し。

フォトリングラフィ法及びエツチングにより所定パター
ンを有する半導体膜２０を形成した（第１図（Ｃ））。

さらに酸化インジウムスズ、酸化インジウム、酸化スズ
等の透明導電膜を全面に形成し９次いでフォトリソグラ
フィ法及びエツチングにより。

半導体膜２０上に、ソース電極２２．ドレイン電極２３
゜ソース配線２４．及びドレイン配線２５を形成しＴＰ
Ｔ２７を得、同時にゲート絶縁膜１９上に絵素電極２１
を形成した（第１図ｃｄ））。これらの電極２１．２２
．２３及び配線２４．２５はウェットエツチング法によ
り、透明導電膜のみを選択的にエツチングすることによ
って形成される。このときエッチャントとしては。

透明導電膜がＩＴＯ及びＩｎｚＯｓの場合には塩酸と塩
化第２鉄の混合液を用いた。

以上のようにして本実施例のＴＰＴ２７が得られるが、
透明導電膜によって形成されたソース電極２２゜ドレイ
ン電極２３．ソース配線２４．及びドレイン配線２５の
電気抵抗が大きい場合には、第２図に示すように、さら
にこれらの電極２２．２３．配線２４．２５の上に重ね
て金属配線膜２６を形成することもできる。第２図に示
す実施例では、金属配線膜２６は。

Ｔｉ、　Ｍｏ、　ＡＩ等の金属膜を全面に形成した後、
フォトリソグラフィ法及びエツチングによりパターン形
成した。

これらの実施例のＴＰＴは、高い歩留りで製造できるこ
とが確認された。

（発明の効果） 本発明のＴＰＴはこのように少ない工程数で、しかも容
易に製造できるので、製造の歩留りが向上し。

ＴＰＴの安定した製造が可能となる。

【図面の簡単な説明】

第１図（ａ）〜（ｄ）は本発明のＴＰＴの一実施例の製
造工程を示す断面図、第２図は他の実施例の断面図。 第３図（ａ）は本発明のＴＰＴに於ける半導体層とソー
ス電極及びドレイン電極の接する部分のエネルギーバン
ドを示す図、同図（ｂ）は各材料の禁制帯幅を示す図、
第４図は従来のＴＰＴを示す図である。 １７・・・絶縁性基板、１８・・・ゲート電極、１９・
・・ゲート絶縁膜、２０・・・半導体膜、２１・・・絵
素電極、２２・・・ソース電極、２３・・・ドレイン電
極、２４・・・ソース配線、２５・・・ドレイン配線、
２６・・・金属配線膜、２７・・・ＴＰＴ　。 以上

Claims (1)

1. 【特許請求の範囲】 １、絶縁性基板上に、ゲート電極、ゲート絶縁膜、半導
   体膜、ソース電極及びドレイン電極、並びにソース配線
   及びドレイン配線を有し、 該ソース電極及びドレイン電極、並びに該ソース配線及
   びドレイン配線のうち、少なくとも該ソース電極及びド
   レイン電極が、酸化スズ、酸化インジウム、及び酸化イ
   ンジウムスズからなる群から選択された透明導電膜によ
   って構成され、該半導体膜の上に直接形成されている薄
   膜トランジスタ。 ２、前記透明導電膜の少なくとも一部の領域の上に金属
   配線膜が形成されている請求項１に記載の薄膜トランジ
   スタ。