JPH07254714A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH07254714A JPH07254714A JP7026452A JP2645295A JPH07254714A JP H07254714 A JPH07254714 A JP H07254714A JP 7026452 A JP7026452 A JP 7026452A JP 2645295 A JP2645295 A JP 2645295A JP H07254714 A JPH07254714 A JP H07254714A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- film
- liquid crystal
- source
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】製作歩留の良い液晶表示装置を提供する。
【構成】液晶用電極５とソース電極６とドレイン電極
６′を透明電極で形成し、ソース電極配線を遮光金属膜
１０で形成することにより、製作歩留の良い液晶表示装
置を提供する。
６′を透明電極で形成し、ソース電極配線を遮光金属膜
１０で形成することにより、製作歩留の良い液晶表示装
置を提供する。
Description
【０００１】
【産業上の利用分野】本発明は薄膜トランジスタの構造
に係り、特に液晶ディスプレー用のスイッチング薄膜ト
ランジスタに好適な構造に関する。
に係り、特に液晶ディスプレー用のスイッチング薄膜ト
ランジスタに好適な構造に関する。
【０００２】
【従来の技術】従来の薄膜トランジスタは、図１に示す
ごとく、ソース６およびドレイン６′電極が金属である
ため別に透明電極パターン５を必要とすると同時に、遮
光膜８をさらに別に形成することが必要であった。した
がって、その製造工程が複雑となり、価格の上昇もさけ
られなかった。ここで同図の１は基板、２はゲート電
極、３はゲート絶縁膜、４は非晶質水素化シリコン（ａ
−Ｓｉ：Ｈ）膜、７は絶縁膜である。
ごとく、ソース６およびドレイン６′電極が金属である
ため別に透明電極パターン５を必要とすると同時に、遮
光膜８をさらに別に形成することが必要であった。した
がって、その製造工程が複雑となり、価格の上昇もさけ
られなかった。ここで同図の１は基板、２はゲート電
極、３はゲート絶縁膜、４は非晶質水素化シリコン（ａ
−Ｓｉ：Ｈ）膜、７は絶縁膜である。
【０００３】また、図２に示すごとくソース，ドレイン
電極をゲートに対して自己整合的に形成しようとする場
合、金属膜は光を透過しないため、ａ−Ｓｉ：Ｈ４上
に、ポジ形のレジスト９を塗布し（図２（ａ））、ゲー
トパターンと同じパターンを残すように基板の背面から
露光し、現像する（図２（ｂ））。その上に金属膜１２
を堆積した後（図２（ｃ））リフトオフ法によりパター
ン化する（図２（ｄ））。しかし、この際、ホトレジス
トパターン９上に金属膜１２を堆積するため、金属膜１
２とａ−Ｓｉ：Ｈ膜４との界面部の汚染はさけられない
という欠点があった。
電極をゲートに対して自己整合的に形成しようとする場
合、金属膜は光を透過しないため、ａ−Ｓｉ：Ｈ４上
に、ポジ形のレジスト９を塗布し（図２（ａ））、ゲー
トパターンと同じパターンを残すように基板の背面から
露光し、現像する（図２（ｂ））。その上に金属膜１２
を堆積した後（図２（ｃ））リフトオフ法によりパター
ン化する（図２（ｄ））。しかし、この際、ホトレジス
トパターン９上に金属膜１２を堆積するため、金属膜１
２とａ−Ｓｉ：Ｈ膜４との界面部の汚染はさけられない
という欠点があった。
【０００４】なお、ソースとドレイン両電極に透明電極
を使用し、電極配線にＡｌ又はＡｌ−Ｓｉ等の電極を用
いる公知例としては特開昭５８−２１６２８５号公報が
ある。
を使用し、電極配線にＡｌ又はＡｌ−Ｓｉ等の電極を用
いる公知例としては特開昭５８−２１６２８５号公報が
ある。
【０００５】また、遮光膜と電極配線を一体化した公知
例には特開昭５９−２１０６４号公報がある。
例には特開昭５９−２１０６４号公報がある。
【０００６】さらに、ソースとドレイン電極と半導体層
の間に不純物をドープした半導体層を設ける公知例には
特開昭５６−１３５９６８号公報がある。
の間に不純物をドープした半導体層を設ける公知例には
特開昭５６−１３５９６８号公報がある。
【０００７】しかし、いずれの公知例も本発明の部分的
な構成を開示するにすぎないものであった。さらに、い
ずれの公知例にも、本発明図３に示すようなソース，ド
レイン電極を透明電極で形成しソース電極に接続される
電極配線を遮光金属膜で形成する液晶表示装置におい
て、層間絶縁膜がソース電極６と電極配線の間に設けら
れる構成は記載されていない。
な構成を開示するにすぎないものであった。さらに、い
ずれの公知例にも、本発明図３に示すようなソース，ド
レイン電極を透明電極で形成しソース電極に接続される
電極配線を遮光金属膜で形成する液晶表示装置におい
て、層間絶縁膜がソース電極６と電極配線の間に設けら
れる構成は記載されていない。
【０００８】
【発明が解決しようとする課題】本発明の目的は、製作
方法の簡単な薄膜トランジスタを提供することにある。
方法の簡単な薄膜トランジスタを提供することにある。
【０００９】
【課題を解決するための手段】ソースとドレイン両電極
に透明電極を使用すれば、液晶の対向電極となる透明電
極パターンと同時に形成でき、工程数を低減できると同
時に、ａ−Ｓｉ：Ｈ上に透明電極を堆積した後、セルフ
アライン法によって透明電極をパターン化することが可
能となるためａ−Ｓｉ：Ｈと電極界面の汚染という従来
の問題点を完全に解消できる。
に透明電極を使用すれば、液晶の対向電極となる透明電
極パターンと同時に形成でき、工程数を低減できると同
時に、ａ−Ｓｉ：Ｈ上に透明電極を堆積した後、セルフ
アライン法によって透明電極をパターン化することが可
能となるためａ−Ｓｉ：Ｈと電極界面の汚染という従来
の問題点を完全に解消できる。
【００１０】
【作用】本発明の構成によれば、製作方法の簡単な薄膜
トランジスタを提供することが出来る。
トランジスタを提供することが出来る。
【００１１】
実施例１ 以下、本発明の一実施例を図３により説明する。透光性
ガラス基板１上にＴａをスパッタ法で堆積し、これをゲ
ート電極２とするようにＣＦ4とＯ2の混合ガスでプラズ
マエッチする。その後、Ｓｉ3Ｎ4３と非晶質水素化シコ
リン４をプラズマＣＶＤ法で堆積した。それぞれの厚さ
は３０００Å，２０００Åである。さらに、Ｐを約１％
ドープしたａ−Ｓｉ：Ｈのｎ層１１を３００Å堆積した
後、ＣＦ4によりプラズマエッチした。その後、透明電
極パターン５はＩｎ2Ｏ3とＳｎＯ2の混合物（ＩＴＯ）
をスパッタ法により堆積したものです。その膜厚は５０
０Åとした。その後、通常のホトエッチ法により、ＩＴ
Ｏをソース６ならびにドレイン６′電極ならびに液晶用
電極（図示せず）とする如くパターン化した。エッチン
グ液にはＨＣｌ５０％水溶液を使用した。その後ＣＦ4
プラズマによりａ−Ｓｉ：Ｈのｎ層のみをエッチングし
た。さらに、Ｓｉ3Ｎ4７をプラズマＣＶＤ法により厚さ
２μｍに堆積し、これをやはりＣＦ4によるプラズマエ
ッチ法により加工しソース電極上に穴あけした後、Ａｌ
１０を厚さ２μｍに蒸着法により堆積した。さらに、こ
れをＨ3ＰＯ4ＨＮＯ3：Ｈ2Ｏ（６：２：１）水溶液によ
りエッチングし、遮光膜兼ソース電極配線パターンとし
て形成した。
ガラス基板１上にＴａをスパッタ法で堆積し、これをゲ
ート電極２とするようにＣＦ4とＯ2の混合ガスでプラズ
マエッチする。その後、Ｓｉ3Ｎ4３と非晶質水素化シコ
リン４をプラズマＣＶＤ法で堆積した。それぞれの厚さ
は３０００Å，２０００Åである。さらに、Ｐを約１％
ドープしたａ−Ｓｉ：Ｈのｎ層１１を３００Å堆積した
後、ＣＦ4によりプラズマエッチした。その後、透明電
極パターン５はＩｎ2Ｏ3とＳｎＯ2の混合物（ＩＴＯ）
をスパッタ法により堆積したものです。その膜厚は５０
０Åとした。その後、通常のホトエッチ法により、ＩＴ
Ｏをソース６ならびにドレイン６′電極ならびに液晶用
電極（図示せず）とする如くパターン化した。エッチン
グ液にはＨＣｌ５０％水溶液を使用した。その後ＣＦ4
プラズマによりａ−Ｓｉ：Ｈのｎ層のみをエッチングし
た。さらに、Ｓｉ3Ｎ4７をプラズマＣＶＤ法により厚さ
２μｍに堆積し、これをやはりＣＦ4によるプラズマエ
ッチ法により加工しソース電極上に穴あけした後、Ａｌ
１０を厚さ２μｍに蒸着法により堆積した。さらに、こ
れをＨ3ＰＯ4ＨＮＯ3：Ｈ2Ｏ（６：２：１）水溶液によ
りエッチングし、遮光膜兼ソース電極配線パターンとし
て形成した。
【００１２】ここで、Ｓｉ3Ｎ4膜７は、ゲートとソース
の配線が交叉する点での２層配線用層間絶縁膜となると
同時に、遮光膜１０とａ−Ｓｉ：Ｈ４とを絶縁する機能
を合わせもつ。従って本実施例の構造の薄膜トランジス
タでは、ゲートとソース配線間の絶縁が良好になる。
の配線が交叉する点での２層配線用層間絶縁膜となると
同時に、遮光膜１０とａ−Ｓｉ：Ｈ４とを絶縁する機能
を合わせもつ。従って本実施例の構造の薄膜トランジス
タでは、ゲートとソース配線間の絶縁が良好になる。
【００１３】また図３に示す通り透明電極６，６′と非
晶質水素化シリコン膜との間にＰをドープした非晶質水
素化シリコン層１１を設けているので、透明電極６，
６′と非晶質水素化シリコン４間の導通が良好となる。
晶質水素化シリコン膜との間にＰをドープした非晶質水
素化シリコン層１１を設けているので、透明電極６，
６′と非晶質水素化シリコン４間の導通が良好となる。
【００１４】さらに本実施例によれば、図３に示す通り
ソース・ドレイン電極と液晶用電極が同層の透明電極で
ある為同一の工程で形成出来、製作工程を簡易化出来、
液晶表示装置のコストを低減することが出来る。
ソース・ドレイン電極と液晶用電極が同層の透明電極で
ある為同一の工程で形成出来、製作工程を簡易化出来、
液晶表示装置のコストを低減することが出来る。
【００１５】実施例２ 前記実施例１において、ａ−Ｓｉ：Ｈ膜４の厚さを１０
００Åとし、ＩＴＯ膜５堆積後、ＩＴＯ膜５のパターン
化をセルフアライン法により行なった。すなわち、図４
に示すごとくＩＴＯ膜５上にネガ形のホトレジスト１１
を塗布し（図４（ａ））、基板の裏面より露光現像する
ことにより、（図４（ｂ））、ゲートパターンに自己整
合的にソースとドレイン電極を形成した（図４
（ｃ））。その後ホトレジストを除去した（図４
（ｄ））。
００Åとし、ＩＴＯ膜５堆積後、ＩＴＯ膜５のパターン
化をセルフアライン法により行なった。すなわち、図４
に示すごとくＩＴＯ膜５上にネガ形のホトレジスト１１
を塗布し（図４（ａ））、基板の裏面より露光現像する
ことにより、（図４（ｂ））、ゲートパターンに自己整
合的にソースとドレイン電極を形成した（図４
（ｃ））。その後ホトレジストを除去した（図４
（ｄ））。
【００１６】この方法では、金属膜をソース・ドレイン
電極とする自己整合方式に比較し、電極形成膜を堆積し
てからエッチングが行なわれるため、素子表面の汚染が
少なく良好な特性が得られる。
電極とする自己整合方式に比較し、電極形成膜を堆積し
てからエッチングが行なわれるため、素子表面の汚染が
少なく良好な特性が得られる。
【００１７】
【発明の効果】本発明によれば、図３に示す通り、ソー
ス配線を透明電極と異る金属層で形成する為、ソース配
線を厚く形成することが可能となり、ソース配線の断線
防止、配線抵抗の低下が可能となる。
ス配線を透明電極と異る金属層で形成する為、ソース配
線を厚く形成することが可能となり、ソース配線の断線
防止、配線抵抗の低下が可能となる。
【００１８】また、図３に示す通り、ソース電極６が直
接半導体層６′に接続され、ソース配線は層間絶縁膜７
の穴を通してソース電極６に接続される構成を採るの
で、層間絶縁膜７の穴と半導体層４の合わせにばらつき
があってもソース配線１０と半導体層４は確実に接続さ
れる。
接半導体層６′に接続され、ソース配線は層間絶縁膜７
の穴を通してソース電極６に接続される構成を採るの
で、層間絶縁膜７の穴と半導体層４の合わせにばらつき
があってもソース配線１０と半導体層４は確実に接続さ
れる。
【００１９】また、本発明によれば、遮光膜と配線導体
を同一のプロセスで形成できるため製作工程を簡易化で
き、コスト低減が可能である。また、透明電極をソース
・ドレイン電極として使用することにより、セルフアラ
イメントプロセスも短純化され、ソース・ドレイン電極
と半導体界面の汚染が発生しなくなるため、素子の製作
歩留を大幅に向上することができる。
を同一のプロセスで形成できるため製作工程を簡易化で
き、コスト低減が可能である。また、透明電極をソース
・ドレイン電極として使用することにより、セルフアラ
イメントプロセスも短純化され、ソース・ドレイン電極
と半導体界面の汚染が発生しなくなるため、素子の製作
歩留を大幅に向上することができる。
【００２０】なお、図３では、ソース電極配線１０をゲ
ート上部まで連続した形で、すなわち、配線と遮光膜を
一体化した形で、形成してあるが、ソース電極配線と遮
光部を切り離してそれぞれ独立したパターンとして形成
することも可能であることは言うまでもない。
ート上部まで連続した形で、すなわち、配線と遮光膜を
一体化した形で、形成してあるが、ソース電極配線と遮
光部を切り離してそれぞれ独立したパターンとして形成
することも可能であることは言うまでもない。
【図１】従来の薄膜トランジスタの構造を示す断面図で
ある。
ある。
【図２】従来のセルフアライメントプロセスを示す説明
図である。
図である。
【図３】本発明の一実施例による薄膜トランジスタの構
造を示す断面図である。
造を示す断面図である。
【図４】本発明による構造を製作するためのセルフアラ
イメントプロセスを示す説明図である。
イメントプロセスを示す説明図である。
１…ガラス基板、２…ゲート電極、３…ゲート絶縁膜、
４…非晶質水素化シリコン膜、５…透明電極、６…ソー
ス電極、６′…ドレイン電極、７…絶縁膜、８…遮光
膜、９…ポジ形ホトレジスト、１１…ｎ形非晶質水素化
シリコン、１２…金属膜。
４…非晶質水素化シリコン膜、５…透明電極、６…ソー
ス電極、６′…ドレイン電極、７…絶縁膜、８…遮光
膜、９…ポジ形ホトレジスト、１１…ｎ形非晶質水素化
シリコン、１２…金属膜。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/43 9056−4Ｍ Ｈ０１Ｌ 29/78 ６１６ Ｖ
Claims (4)
- 【請求項１】制御電極と、該制御電極に接するゲート絶
縁膜と、該ゲート絶縁膜に接する第１の半導体層と、第
１の電極と、第２の電極と上記第１の半導体層に接する
層間絶縁膜と、該層間絶縁膜に接する電極配線と、遮光
層よりなる薄膜トランジスタを有し、 上記第１の電極と上記第２の電極は透明電極で形成さ
れ、上記第２の電極は液晶表示素子の一方の電極に連続
形成され、上記第１の電極と上記第２の電極は不純物を
ドープした第２の半導体層を介して上記第１の半導体層
に接続され、上記層間絶縁膜は上記電極配線と上記第１
の電極の間に設けられ、上記電極配線は上記層間絶縁膜
が除去された部分で上記第１の電極に接続されてなるこ
とを特徴とする液晶表示装置。 - 【請求項２】上記第１の電極は、上記第１の半導体層と
幾何学的に接していない接続部を有し、該接続部に上記
電極配線が接続されてなることを特徴とする請求項１に
記載の液晶表示装置。 - 【請求項３】上記遮光層は上記電極配線と同層の金属層
で形成されることを特徴とする請求項１または２に記載
の液晶表示装置。 - 【請求項４】上記第１，第２の半導体層は非晶質シリコ
ンより成ることを特徴とする請求項１記載の液晶表示装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2645295A JP2576436B2 (ja) | 1995-02-15 | 1995-02-15 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2645295A JP2576436B2 (ja) | 1995-02-15 | 1995-02-15 | 液晶表示装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12512984A Division JPS615576A (ja) | 1984-06-20 | 1984-06-20 | 薄膜トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07254714A true JPH07254714A (ja) | 1995-10-03 |
| JP2576436B2 JP2576436B2 (ja) | 1997-01-29 |
Family
ID=12193903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2645295A Expired - Lifetime JP2576436B2 (ja) | 1995-02-15 | 1995-02-15 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2576436B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100588438B1 (ko) * | 1997-12-18 | 2006-08-30 | 소니 가부시끼 가이샤 | 박막반도체장치및표시장치 |
| JP2006286719A (ja) * | 2005-03-31 | 2006-10-19 | Toppan Printing Co Ltd | 薄膜トランジスタの製造方法 |
| JP2008026433A (ja) * | 2006-07-19 | 2008-02-07 | Mitsubishi Electric Corp | Ｔｆｔアレイ基板及びその製造方法、並びにこれを用いた表示装置 |
| JP4880846B2 (ja) * | 1999-08-24 | 2012-02-22 | 奇美電子股▲ふん▼有限公司 | 薄膜トランジスタ及びその形成方法 |
| JP2014067867A (ja) * | 2012-09-26 | 2014-04-17 | Toppan Printing Co Ltd | 薄膜トランジスタ及びディスプレイパネル |
-
1995
- 1995-02-15 JP JP2645295A patent/JP2576436B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100588438B1 (ko) * | 1997-12-18 | 2006-08-30 | 소니 가부시끼 가이샤 | 박막반도체장치및표시장치 |
| JP4880846B2 (ja) * | 1999-08-24 | 2012-02-22 | 奇美電子股▲ふん▼有限公司 | 薄膜トランジスタ及びその形成方法 |
| JP2006286719A (ja) * | 2005-03-31 | 2006-10-19 | Toppan Printing Co Ltd | 薄膜トランジスタの製造方法 |
| JP2008026433A (ja) * | 2006-07-19 | 2008-02-07 | Mitsubishi Electric Corp | Ｔｆｔアレイ基板及びその製造方法、並びにこれを用いた表示装置 |
| JP2014067867A (ja) * | 2012-09-26 | 2014-04-17 | Toppan Printing Co Ltd | 薄膜トランジスタ及びディスプレイパネル |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2576436B2 (ja) | 1997-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2508851B2 (ja) | 液晶表示素子用アクティブマトリクス基板とその製造方法 | |
| TWI396885B (zh) | 線路結構，製造線路之方法，薄膜電晶體基板，以及製造薄膜電晶體基板之方法 | |
| JP2771820B2 (ja) | アクティブマトリクスパネル及びその製造方法 | |
| JP4169896B2 (ja) | 薄膜トランジスタとその製造方法 | |
| EP0304657B1 (en) | Active matrix cell and method of manufacturing the same | |
| US6670104B2 (en) | Pattern forming method and method of manufacturing thin film transistor | |
| US6859252B2 (en) | Active matrix substrate and manufacturing method thereof | |
| JPH1093102A (ja) | 薄膜トランジスタの製造方法 | |
| JP2002246607A (ja) | 薄膜トランジスタ基板及びその製造方法 | |
| JP4169811B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2002055362A (ja) | 液晶表示装置用薄膜トランジスタ基板の製造方法 | |
| US7599037B2 (en) | Thin film transistor array panel for liquid crystal display and method for manufacturing the same | |
| JP2006191013A (ja) | 薄膜トランジスタ基板、その製造方法及び液晶表示装置 | |
| JP4166300B2 (ja) | 液晶表示装置の製造方法 | |
| JPH0618215B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR0171648B1 (ko) | 박막장치 및 그 제조방법 | |
| JPH06188265A (ja) | 半導体装置およびその製造方法 | |
| JPH09283765A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2007206712A (ja) | アクティブマトリクス方式液晶表示装置 | |
| JP3199404B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH07254714A (ja) | 液晶表示装置 | |
| JPS615576A (ja) | 薄膜トランジスタ | |
| KR100601175B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| US20040197964A1 (en) | Method for fabricating thin film transistor for liquid crystal display device | |
| KR100580397B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |