JPH02197139A - Icカードのための集積回路の封止方法 - Google Patents

Icカードのための集積回路の封止方法

Info

Publication number
JPH02197139A
JPH02197139A JP1239765A JP23976589A JPH02197139A JP H02197139 A JPH02197139 A JP H02197139A JP 1239765 A JP1239765 A JP 1239765A JP 23976589 A JP23976589 A JP 23976589A JP H02197139 A JPH02197139 A JP H02197139A
Authority
JP
Japan
Prior art keywords
lead frame
insulating material
card
micromodule
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1239765A
Other languages
English (en)
Other versions
JP2604340B2 (ja
Inventor
Francis Steffen
フランシス ステファン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
SGS Thomson Microelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=9369989&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH02197139(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by SGS Thomson Microelectronics SA filed Critical SGS Thomson Microelectronics SA
Publication of JPH02197139A publication Critical patent/JPH02197139A/ja
Application granted granted Critical
Publication of JP2604340B2 publication Critical patent/JP2604340B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745Mounting details of integrated circuit chips
    • G06K19/07747Mounting details of integrated circuit chips at least one of the integrated circuit chips being mounted as a module
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745Mounting details of integrated circuit chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Credit Cards Or The Like (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、集積回路の封止に関するものであり、特に集
積回路をICカードに組み込むための封止従来の技術 ICカードに組み込むように設計された集積回路を封止
するためには以下のように技術が通常使用されている。
まず、金属溝体製の(リードフレームのような)フレー
ムまたは印刷導体を担持するプラスチック材料のテープ
上に集積回路チップを載せる。これら導体は、チップの
裏面が半田付けされるコンタクト領域と、金線またはア
ルミニウム線が半田付けされるコンタクト領域とを有し
ている。それら金線またはアルミニウム線は、集積回路
チップの出力コンタクトに半田付けされる。更に、上記
した導体は、封止後に集積回路の外部接続端子を構成す
る。
次いで、機械的及び化学的な攻撃に対する保護のために
、集積回路チップ及びその配線は、樹脂温により覆われ
る。
更に、樹脂で保護された集積回路チップを担持している
ス) IJツブが切断されて、個々のマイクロモジュー
ルに分けられる。
そして、各マイクロモジュールは、プラスチック材料製
の平らなカードの表面に形成された凹所内に接合される
プラスチック材料製カードは、注入モールド成形により
作ることができる(この場合、材料は例えばABS樹脂
を使用できる)。また、そのカードは、プラスチック材
料製の孔あきシートをロール圧着することによってもつ
くることができる(なお、その孔あけ部分は、マイクロ
モジュールを収容する凹所を形成するよう機能する)。
後者の場合、プラスチック材料としては、ポリビニルク
ロライドを使用することができる。
発明が解決しようとする課題 上記したICカードへの組み込み技術にはいくつかの問
題がある。第1の問題は、集積回路チップを組み込んで
いるときに、集積回路チップの保護樹脂が導体の間に流
れ出るおそれがあることである。第2の問題は、マイク
ロモジュールが接合によってカード内に組み込まなけれ
ばならないため、カードを形成している材料とマイクロ
モジュールを形成している材料との相違によりこの形式
の接合が理想的にはいかないことである。第3の問題は
、tCカーFの所定の寸法の(好ましくは非常に浅い)
凹所に整合しなければならないマイクロモジュールの外
側寸法の再現性である。
課題を解決するための手段 そこで、本発明は、 接続導体を有するリードフレームを用意し、絶縁材料で
マイクロモジュールの形を画成する型を使用して、リー
ドフレーム上に絶縁材料を被せるようにモールドしくす
なわち、リードフレーム上に絶縁材料をモールドするか
またはリードフレームと一緒に絶縁材料をモールドし)
、そのとき、 (a) +7−ドフレームの導体の間の開口を絶縁材料
で埋め、 ら)コンタクト領域を除くリードフレームの第1の面の
領域を絶縁材料で覆い、 (c)絶縁材料の壁部が、コンタクト、領域を囲む凹所
を画成するようにし、 集積回路チップをその凹所内に置いて、アクセス可能な
コンタクト領域と電気的に接続し、ついで、その凹所を
保護材料で満たす 工程からなる集積回路を封止する方法を提案する。
好ましくは、リードフレームの第2の面は、ICカード
の場合には特に、完全に裸のままにする。
カくシテ、マイクロモジュールは、導体リードフレーム
上にモールドされたくプラスチ、ツタ)絶縁材料と、化
学的及び機械的攻撃に対してチップを保護するために保
護(樹脂)材料とを具備して構成される。
かかるマイクロモジュールをカードに組み込むために、
被覆モールド絶縁材料は、カードのプラスチック材料と
接着性が優れたものとする。従って、マイクロモジニー
ルは、カードに形成された凹所内に直接置かれ、被覆モ
ールド絶縁材料は、カードのプラスチック材料と直接接
触する。その後、例えば超音波ボンディングまたは接着
により組立てが行われる。これは、エポキシ樹脂だけが
ICカードに接触していたときにはほとんど不可能であ
った。
導体リードフレームの成形は、被覆モールド絶縁材料を
固定しやすい方法を選ぶ。特に、リードフレームの導体
の縁は、幾つかの部分で傾斜を持たせて、リードフレー
ムの面に対して垂直な断面において台形の形の開口を導
体の間に形成する。
この台形断面は、リードフレームの被覆されていない面
側に広がるようにし、被覆モールド絶縁材料を受ける面
の側で狭くなるようにする。
更に、(チップを担持する側(b)被覆モールド絶縁材
料の上面は、ICカードのチップを受ける面に適合また
は整合するように形成する。特に、マイクロモジュール
とICカードが超音波接合により組立てられる場合、エ
ネルギー人力を最小する一方、接合の品質を高めるよう
に、(カードおよびマイクロモジュール(b)材悟間の
超音波接合に適した固定スパイク、ボス、その他の形状
を、被覆モールド絶縁材料の上面に設けることができる
本発明のその他の特徴及び効果は、以下の添付図面を参
照しての本発明の詳細な説明より明らかになろう。
実施例 添付図面は、本発明による方法により作られ、プラスチ
ック材料製ICカードに組み込む用意が完了シたマイク
ロモジュールの断面図である。
図示のマイクロモジュールは、図面の面に対して垂直な
面の方向に広がる、複数の導体を有するリードフレーム
10を有している。このリードフレームは、いわゆる「
リードフレーム」として知られている標準的なものであ
る。そして、リードフレーム10は、金属ストリップを
グイで打ち抜いて孔をあけた平らなリードフレームであ
る。
リードフレームの第1の面すなわち前面は、いくつかの
導電領域に分割されたおり、その導電領域の内の成るも
のは、リードフレームと集積回路チップ12との間の電
気的なコンタクトを実現する機能を有している。集積回
路ICカード12は、リードフレームの前面の表面領域
14に対して導電性接合剤により接合すなわち接着され
ている。金線またはアルミニウム線の接続ワイヤ16は
、集積回路チップのコンタクト領域とリードフレーム前
面の他の導電領域18との間にボンディングされている
リードフレームの第2の面すなわち背面は、原則として
全て課のまま、すなわち、絶縁材料で被覆されていない
。従って、リードフレームの背面は、導体とICカード
読み取り器のコンタクトとの間の電気的なコンタクトの
ために直接アクセスすなわち接触することができるよう
に保たれている。
絶縁材料20は、リードフレームの前面を被覆している
。ただし、絶縁材料20は、チップとリードフレームの
導体との間の電気的な接続を実現するために確保される
領域14及び18を覆わないように、(すなわち、マイ
クロモジュールを構成する領域内のチップとその配線の
周り全てを)被覆している。領域14及び18は、絶縁
材料20の注入中には、圧力領域として機能してリード
フレームの背面上に“ばり“がでないようにする。
かくして、絶縁材料20は、リードフレームの背面を覆
わない。しかしながら、図面かられかるように、マイク
ロモジュールの全領域内のリードフレームの導体の間の
隙間を全て塞いでいる。
リードフレームが支持体として機能している連続したテ
ープ上にマイクロモジュールが作られる場合には、絶縁
材料はマイクロモジニールの間の隙間を覆わないように
すると共に、そのマイクロモジュール間の隙間に位置す
る導体の間の開口も埋めないようにする。かかる制約は
、マイクロモジュール間の連結バーによってもたらされ
る。このマイクロモジュール間の連結バーは、マイクロ
モジュールの電気的試験の前に切断される。
絶縁材料20は、集積回路チップとその配線ワイヤ22
0周り全てに一種の壁22を形成する。この壁22は、
リードフレーム前面上に、集積回路チップとその配線ワ
イヤを収容するに十分な高さを持つ凹所を画成する。
その凹所は、壁22によって側面が完全に閉じられてい
る。そして、凹所の底は、リードフレーム前面を覆う絶
縁材料によって、そして領域14及び18にふいてはリ
ードフレームは絶縁材料で被覆されていないのでリード
フレーム自体によって、閉じられている。しかし、凹所
の上部は、開放している。
壁22により画成された凹所は、エポキシ樹脂またはシ
リコン樹脂のような保護用絶縁材料で完全にまたは部分
的に埋められる。
更に図面かられかるように、絶縁材料20をリードフレ
ーム10に固定する手段が設けられている。
この固定手段の1つはタペット26である。このタペッ
ト26は、リードフレームの絶縁材料が置かれる面から
絶縁材料中に突き出すように上方に折り曲げられたリー
ドフレームの一部で構成されている。固定手段のもう1
つは、望ましい固定点に位置するリードフレームの一部
の導体の縁の斜面である。リードフレームの面に対して
直角に縁を切り出す代わりに、リードフレームの一部の
導体を斜めに切り出す。そして、互いに隣接する2つの
導体ごとに、その斜面を反対向きにすることも可能であ
る。この方法により、参照番号28で示すような固定点
は、台形の断面を有する導体間開口で構成され、その台
形断面の長辺側はリードフレーム背面側に位置する。こ
のような開口に樹脂を充填すれば、樹脂を引き抜くこと
はできず、従って、絶縁材料20のリードフレームに対
する優れた固定手段を実現する。
最後に、図面かられかるように、絶縁材料20の上面3
2にはスパイク(小突起)30が設けられている。この
スパイク30は、超音波接合処理の際のエネルギー伝達
媒体である。更に、カードにマイクロモジュールを取り
つける際にICカードに埋め込まれるクリップの形状に
スパイクを形成して、そのカードに対するマイクロモジ
ュールの取付けまたはカードに対するマイクロモジュー
ルの正確な位置づけを容易にするようにすることもでき
る。
以下に本発明によるマイクロモジュールの製造方法を説
明する。グイスタンピングによる打ち抜き形成された金
属リードフレームを使用して製造工程を開始する。なお
、リードフレームをグイスタンピングする操作において
固定用タペット26及び固定点28の斜め面取り縁を併
せて形成する。
実際には、リードフレームは、所々に集積回路チップを
受けて、テープの形のマイクロモジュールの巻物を形成
するように構成された連続した金属ストリップである。
そして、そのテープは、マイクロモジュールを製造した
後に、またはカードに組み込むときに、初めて切断され
て個々のマイクロモジュールに分けられる。
リードフレームは、例えば、鉄ニツケル合金、銅、また
は純粋なニッケルで作られる。そして、リードフレーム
の背面全体、またはリードフレームの前面のコンタクト
領域14及び18の部分は銀または金で被覆されてもよ
い。
図面に示すように絶縁材料20の輪郭構造を実現するた
めの被覆モールド操作のために、打ち抜き形成されたリ
ードフレームは、モールドすなわち型の中に置かれる。
そのモールドは、注入モールドであり、注入される絶縁
材料は、例えばABS樹脂またはポリビニルクロライド
(PVC)樹脂のようなプラスチック材料である。なお
、その材料は、マイクロモジュールが組み込まれるカー
ドを形成している材料との接着性と、構成要素に対して
適用される組み立て方法とに特に基づいて選択する。
モールドは、リードフレームの背面が置かれる側が平ら
背面になされている。そして、リードフレームは、その
モールドの背面に密着するように置かれて、注入された
プラスチック材料がリードフレームの導体の間からリー
ドフレームの背面側に流れ出さないようにする。モール
ドの他方の面すなわちリードフレームの前面側に相当す
るモールドの面は、マイクロモジュールの上面32と、
将来集積回路チップとその接続ワイヤとが置かれる凹所
の壁22と、参照番号30で示すようなスパイクと、領
域14及び18に絶縁材料が流れ込まないように確保す
る領域14及び18の位置のリテーナとを画成するよう
に形成されている。
プラスチック材料すなわち絶縁材料20を注入して冷却
した後、リードフレームをモールド(型)から外すと、
絶縁材料20で覆われたリードフレームが得られる。
次いで、集積回路チップを領域14にボンディングし、
接続ワイヤを領域18と集積回路チップのコンタクト領
域との間に半田付けする。
そして、壁22により画成される凹所に保護用樹脂を充
填して、マイクロモジュールは完成する。
この時、マイクロモジュールは連続したテープの形であ
る。このテープは、マイクロモジュールを所々に有する
ストリップ状のリードフレームの形となっている。
そして、マイクロモジュールの接続は、(例えばグイス
タンピングにより)「非短絡」状態にあり、そのストリ
ップ状態のままで試験をすることができる。
この段階において、マイクロモジュールは、リードフレ
ームと絶縁材料20との間の連結体により支持されてい
る。そして、その連結体は、プラスチックカードCPに
マイクロモジュールを装着する際に切断される。
カードCPは、プラスチック材料で作られている。カー
ドCPは、プラスチック材料をモールド成形することに
よって、または、プラスチック材料シートを接合するこ
とによって、作られる。カードは、マイクロモジュール
を受ける凹所34を有している。その凹所34は、例え
ば、リードフレームの厚さに等しい深さの非常に浅い第
1の凹部36と、その第1の凹部36の内側の第2の凹
部38とを有している。その第2の凹部38の底に、絶
縁材料20の上面32が当たる。更に、凹所34は、集
積回路チップ12を収容した凹所の突出壁22を受ける
第3の深い凹部40を有している。
マイクロモジュールの前面がカードの凹所34の内部に
向かうようにマイクロモジュールは装着される。リード
フレーム10の背面は、カードと同一面になり、ICカ
ードがカード読み取り器に挿入されたときにリードフレ
ームの導体すなわちICカードの導体との電気的な接続
が実現できる。
マイクロモジュールのカードに対する固定(接着または
超音波接合)は、被覆モールド絶縁材料の上面32とカ
ードのプラスチック材料とが直接接触してなされる。
発明の効果 被覆絶縁材料20の寸法精度は非常に高く、マイクロモ
ジュールを高い寸法精度で再現できる。従って、従来技
術において、保護樹脂温の高さや幅の寸法の不正確によ
る問題から生じていた不都合は全くない。
壁22の高さは、壁の高さを非常に良く制御できるので
、必要最小限まで低くすることができる。
マイクロモシュ・−ルの高さをできる限り低くすること
はICカードにとって重要である。このためには、製造
法の信頼性が高くなければならず、リードフレームを予
め被覆モールドする本発明の方法は、この寸法上の信頼
性を実現できる。
また、本発明の方法は、保護樹脂24がリードフレーム
の脊面側に流れ出すことを防止することができることは
理解できよう。
最後に、プラスチック材料でリードフレームを被覆モー
ルドすることにより、リードフレームの導体が互いに短
絡してはならない場合に、マイクロモジュールの外部に
おいてリードフレームの導体を簡単に互いに分離でき、
そして、この分離操作の最中および後も、導体はその正
しい位置に保持されている。
22・・壁、26・ ・タペット、 28・・固定点く斜め面取り面)、 32・・上面、34・・カードの凹部 特許出願人  工スジエーエスートムソンミクロエレク
トロニクス ニス

Claims (7)

    【特許請求の範囲】
  1. (1)接続導体を有するリードフレームを用意し、絶縁
    材料でマイクロモジュールの形を画成する型を使用して
    、前記リードフレーム上に絶縁材料を被せるようにモー
    ルドし、その際、 (a)前記リードフレームの導体の間の開口を絶縁材料
    で埋め、 (b)コンタクト領域を除く前記リードフレームの第1
    の面の領域を絶縁材料で覆い、 (c)前記絶縁材料の壁部が、前記コンタクト領域を囲
    む凹所を画成するようにし、 集積回路チップを前記凹所内に置いて、アクセス可能な
    前記コンタクト領域と電気的に接続し、ついで、前記凹
    所を保護材料で満たす ことを特徴とする、集積回路を封止する方法。
  2. (2)請求項1に記載の方法であって、前記リードフレ
    ームの前記第1の面と反対側の第2の面を、前記絶縁材
    料の被覆モールド操作の後、裸のままに保持することを
    特徴とする方法。
  3. (3)請求項1または2に記載の方法であって、ICカ
    ードに形成された凹所内に前記リードフレームの前記第
    1の面を向けて、前記集積回路チップと前記保護材料が
    設けられたマイクロモジュールを、前記ICカードに形
    成された前記凹所内に置くことを特徴とする方法。
  4. (4)請求項3に記載の方法であって、前記マイクロモ
    ジュールの前記モールド絶縁材料と前記ICカードとを
    接着または超音波接合することを特徴とする方法。
  5. (5)請求項1または2に記載の方法であって、前記マ
    イクロモジュールと前記ICカードとが直接接触する前
    記絶縁材料の表面上の場所に、スパイクを設けることを
    特徴とする方法。
  6. (6)請求項1または2に記載の方法であって、前記モ
    ールド絶縁材料を前記リードフレームに固定するために
    前記リードフレームに固定手段を設けることを特徴とす
    る方法。
  7. (7)請求項6に記載の方法であって、前記固定手段は
    、前記リードフレームの隣接する2つの導体の間に、該
    リードフレームの面に対して垂直な断面形状が台形で、
    その台形断面の短辺が前記リードフレームの前記第1の
    面の側に位置する開口部を形成するように前記リードフ
    レームの導体の一部を斜めに面取りするように形成した
    縁部を有していることを特徴とする方法。
JP1239765A 1988-09-14 1989-09-14 Icカードのための集積回路の封止方法 Expired - Lifetime JP2604340B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8811998A FR2636453B1 (fr) 1988-09-14 1988-09-14 Procede d'encapsulation de circuits-integres notamment pour cartes a puces
FR8811998 1988-09-14

Publications (2)

Publication Number Publication Date
JPH02197139A true JPH02197139A (ja) 1990-08-03
JP2604340B2 JP2604340B2 (ja) 1997-04-30

Family

ID=9369989

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1239765A Expired - Lifetime JP2604340B2 (ja) 1988-09-14 1989-09-14 Icカードのための集積回路の封止方法

Country Status (4)

Country Link
EP (1) EP0359632B2 (ja)
JP (1) JP2604340B2 (ja)
DE (1) DE68900573D1 (ja)
FR (1) FR2636453B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005535105A (ja) * 2002-04-18 2005-11-17 エフシーアイ チップカード用電子マイクロサーキットのコンディショニング方法と、この方法により製造される電子マイクロサーキットモジュール
JP2007047850A (ja) * 2005-08-05 2007-02-22 Dainippon Printing Co Ltd Icカード、icカードの製造方法、およびicカードの製造装置
JP2007141238A (ja) * 2005-11-14 2007-06-07 Tyco Electronics France Sas スマートカード本体、スマートカード及びその製造方法
JP2009124095A (ja) * 2007-11-12 2009-06-04 Samsung Sdi Co Ltd 半導体パッケージ及びその実装方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2560895B2 (ja) * 1990-07-25 1996-12-04 三菱電機株式会社 Icカードの製造方法およびicカード
EP0472768A1 (de) * 1990-08-30 1992-03-04 Siemens Aktiengesellschaft Verfahren zum Befestigen eines Chipmoduls auf einer Chipkarte
DE4126874C2 (de) * 1991-08-14 1997-05-22 Orga Kartensysteme Gmbh Datenträger mit integriertem Schaltkreis
FR2686996B1 (fr) * 1992-01-31 1996-02-02 Solaic Sa Procede de fabrication d'une carte a memoire comprenant un micromodule equipe d'un capot, et carte a memoire ainsi obtenue.
DE4336501A1 (de) * 1993-10-26 1995-04-27 Giesecke & Devrient Gmbh Verfahren zur Herstellung von Ausweiskarten mit elektronischen Modulen
DE4401588C2 (de) * 1994-01-20 2003-02-20 Gemplus Gmbh Verfahren zum Verkappen eines Chipkarten-Moduls und Chipkarten-Modul
DE69512137T2 (de) * 1994-06-15 2000-05-25 Rue Cartes Et Systemes Paris D Herstellungsverfahren und Montage für IC-Karte.
JPH0885285A (ja) * 1994-07-21 1996-04-02 Hitachi Maxell Ltd セキュリティカード用基板の製造方法、およびセキュリティカード用基板
AU8242998A (en) * 1997-07-18 1999-02-10 Dainippon Printing Co. Ltd. IC module, iC card, sealing resin for IC module, and method for manufacturing I C module
DE19731737A1 (de) * 1997-07-23 1998-09-17 Siemens Ag Chipmodul für einen kartenförmigen Datenträger, entsprechender Kartenkörper sowie Verfahren zur Befestigung des Chipmoduls im Kartenkörper
DE19732915C1 (de) 1997-07-30 1998-12-10 Siemens Ag Verfahren zur Herstellung eines Chipmoduls
FR2774198B1 (fr) * 1998-01-27 2001-08-31 Solaic Sa Procede de fixation d'un module electronique dans une cavite d'un corps d'objet portable, notamment corps de carte, par ultrasons
FR2797977B1 (fr) * 1999-08-25 2004-09-24 Gemplus Card Int Procede de fabrication d'un dispositif electronique portable comportant une etape de surmoulage directement sur le film support
DE10109993A1 (de) 2001-03-01 2002-09-05 Giesecke & Devrient Gmbh Verfahren zur Herstellung eines Moduls
EP2447886A1 (fr) * 2010-10-07 2012-05-02 Gemalto SA Module électronique sécurisé, dispositif à module électronique sécurisé et procédé de fabrication
GB2548637A (en) * 2016-03-24 2017-09-27 Zwipe As Method of manufacturing an electronic card

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2579799B1 (fr) * 1985-03-28 1990-06-22 Flonic Sa Procede de fabrication de cartes a memoire electronique et cartes obtenues suivant ledit procede
FR2579798B1 (fr) * 1985-04-02 1990-09-28 Ebauchesfabrik Eta Ag Procede de fabrication de modules electroniques pour cartes a microcircuits et modules obtenus selon ce procede
US4996411A (en) * 1986-07-24 1991-02-26 Schlumberger Industries Method of manufacturing a card having electronic memory and a card obtained by performing said method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005535105A (ja) * 2002-04-18 2005-11-17 エフシーアイ チップカード用電子マイクロサーキットのコンディショニング方法と、この方法により製造される電子マイクロサーキットモジュール
JP2007047850A (ja) * 2005-08-05 2007-02-22 Dainippon Printing Co Ltd Icカード、icカードの製造方法、およびicカードの製造装置
JP2007141238A (ja) * 2005-11-14 2007-06-07 Tyco Electronics France Sas スマートカード本体、スマートカード及びその製造方法
JP2009124095A (ja) * 2007-11-12 2009-06-04 Samsung Sdi Co Ltd 半導体パッケージ及びその実装方法
US8319319B2 (en) 2007-11-12 2012-11-27 Samsung Sdi Co., Ltd. Semiconductor package and mounting method thereof

Also Published As

Publication number Publication date
EP0359632A1 (fr) 1990-03-21
JP2604340B2 (ja) 1997-04-30
FR2636453A1 (fr) 1990-03-16
DE68900573D1 (de) 1992-01-30
EP0359632B2 (fr) 1997-11-26
FR2636453B1 (fr) 1992-01-17
EP0359632B1 (fr) 1991-12-18

Similar Documents

Publication Publication Date Title
JP2604340B2 (ja) Icカードのための集積回路の封止方法
JP2849594B2 (ja) 電子モジュールの封止方法
US4996411A (en) Method of manufacturing a card having electronic memory and a card obtained by performing said method
US5255430A (en) Method of assembling a module for a smart card
JP3793628B2 (ja) 樹脂封止型半導体装置
US4674175A (en) Process for manufacturing electronic modules for microcircuit cards
US6777789B1 (en) Mounting for a package containing a chip
KR100836303B1 (ko) 반도체 소자 및 패키지와 그 제조방법
JP3201187B2 (ja) 半導体装置
EP2605276B1 (en) Packaged leadless semiconductor device
KR100187715B1 (ko) 리드 프레임을 이용한 칩 스케일 패키지 제조 방법
US5703398A (en) Semiconductor integrated circuit device and method of producing the semiconductor integrated circuit device
US5005282A (en) Method of making an electronic memory card
US6204564B1 (en) Semiconductor device and method for making the same
JPS60227457A (ja) 集積回路パツケ−ジ
KR920001696A (ko) 반도체 다이를 절연시키기 위한 히트 싱크 및 다중 장착 패드 리드 프레임 패키지 및 그 방법
JP2002033438A (ja) 樹脂封入型回路装置
JP3222204B2 (ja) チップカード及びその製造方法
US4864383A (en) Method of fabrication of a chip carrier package, a flush-contact chip carrier package and an application to cards containing components
EP0066188A1 (en) Plastic encapsulated semiconductor device and method for manufacturing the same
US6713677B2 (en) Housing assembly for an electronic device and method of packaging an electronic device
WO1992002953A1 (en) Molded integrated circuit package
US7002251B2 (en) Semiconductor device
US6828600B2 (en) Power semiconductor module with ceramic substrate
JP3452502B2 (ja) モールドパッケージ

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19961112

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090129

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090129

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100129

Year of fee payment: 13

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100129

Year of fee payment: 13