JPH02187840A - キャッシュメモリ制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、プロセッサを用いたシステム、特にプロセッ
サによるメモリアクセス時の制御方式に関する。

〔従来の技術〕

従来のキャッシュメモリ制御方式には、リプレース（ア
クセスアドレスで特定されるデータ領域をバッファメモ
リ内のデータ領域と入れ替えること）時にバッファメモ
リ内で対象とするデータ領域（ブロック）を決めるアル
ゴリズムとして、最も過去に参照されたブロックを選択
するＬＲＩＪ方式、任意に選択するランダム方式、最も
過去に入れ替えたブロックを選択するＦＩＦＯ方式など
がある。

Ｃ発明が解決しようとする課題〕 上述した従来のキャッシュメモリ制御におけるリプレー
スの対象となるバッファメモリ内のブロック選択の方式
では、そのブロックが保持しているデータもしくはプロ
グラムの内容等に係わらずリプレースの対象となるので
、高速処理が必要とされるような場合に、その処理プロ
グラムやそれに付随するデータがバッファメモリに保持
されてなく、総合的にシステムの性能を低下させる可能
性がある。

〔課題を解決するための手段〕

本発明によれば、「プロセッサと主記憶との間に高速の
バッファメモリを有し、プロセッサからのメモリアクセ
スに際して主記憶上の該当データをバッファメモリにコ
ピーされていればバッファメモリをアクセスして、コピ
ーされていなければ主記憶を直接アクセスするとともに
、そのアクセスアドレスで特定されるデータ領域をバッ
ファメモリ内のデータ領域と入れ替えるリプレースを行
なうよう制御を行なう装置において、リプレースする際
にバッファメモリ内の対象となるブロックを操作するこ
とを特徴とするキャッシュメモリ制御方式」か得られる
。

〔実施例〕

次に、本発明の実施例を示した図面を参照して、本発明
をより詳細に説明する。

第１図を参照すると、本発明の第一の実施例においては
、プロセッサ１からのメモリアクセスに際して、その要
求データがキャッシュメモリにない場合、リプレースが
起動する。ＬＲＵメモリ６に保持されている情報から最
も過去に参照されたブロックが選択され、それに対応す
るアドレスタグメモリ７がタグ書き替え制御部４により
更新される。そのとき、書き替えられたブロックの位置
をステータスレジスタ２に保持している。プロセッサ１
は、今リプレースしたブロックを以後リプレースの対象
としないならば、ステータスレジスタ２からそのブロッ
ク位置を読み取りＬＲＵメモリ書き込み制御部５に対し
てそのブロックをＬＲＵの管理から外すように指示する
。また、逆に管理下に戻すことも可能である。

第２図を参照すると、本発明の第二の実施例において、
プロセッサ８からのメモリアクセスに伴ないリプレース
が発生した場合にそのリプレースアドレス９により今リ
プレースされたブロックをＬＲＵの管理から外すが、ま
た戻すかを制御する。制御に際しては、アドレスデータ
１０の出力をＬＲＵ書き込み制御部に入力する完全なハ
ードウェア制御である。

この実施例では、アドレス依存が強く融通性がないが、
ソフトウェア処理を介在させないため、高速に処理する
ことを可能とする。

〔発明の効果〕

以上説明したように、本発明によれば、リプレース時に
対象となるブロックの選択を操作することにより、高速
処理を必要とするプログラムまたはデータを常にキャッ
シュメモリに保持できる。

ロセッサ、９・・・アドレスバス、１０・・・アドレス
デコーダ、１１・・・ＬＲＵメモリ書き込み制御部、１
２・・・ＬＲＵメモリ。

Claims (1)

【特許請求の範囲】
1. プロセッサと主記憶との間に高速のバッファメモリを有
   し、プロセッサからのメモリアクセスに際して主記憶上
   の該当データをバッファメモリにコピーされていればバ
   ッファメモリをアクセスして、コピーされていなければ
   主記憶を直接アクセスするとともに、そのアクセスアド
   レスで特定されるデータ領域をバッファメモリ内のデー
   タ領域と入れ替えるリプレースを行なうよう制御を行な
   う装置において、リプレースする際にバッファメモリ内
   の対象となるブロックを操作することを特徴とするキャ
   ッシュメモリ制御方式。