JPH02185139A - 構内交換機 - Google Patents

構内交換機

Info

Publication number
JPH02185139A
JPH02185139A JP543089A JP543089A JPH02185139A JP H02185139 A JPH02185139 A JP H02185139A JP 543089 A JP543089 A JP 543089A JP 543089 A JP543089 A JP 543089A JP H02185139 A JPH02185139 A JP H02185139A
Authority
JP
Japan
Prior art keywords
clock
trunk
time
switch
extracted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP543089A
Other languages
English (en)
Inventor
Kimio Ikemori
池森 公雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP543089A priority Critical patent/JPH02185139A/ja
Priority to US07/454,597 priority patent/US5099474A/en
Priority to GB8928870A priority patent/GB2227626B/en
Priority to CA002006452A priority patent/CA2006452C/en
Publication of JPH02185139A publication Critical patent/JPH02185139A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は構内交換機の改良に関する。
(従来の技術) 周知のように構内交換機(PBX)は配下にある複数の
内線電話機相互の接続や内線から局線(外線)への接続
、局線から内線電話機への接続などの交換処理を行う装
置である。 ところで、T1ディジタルトランクC以下
、単にT1トランクと呼ぶ)を備えた構内交換機がある
が、この種の交換機は従来、第4図に示すように構成さ
れている。すなわち、第4図において、構内交換機10
5の各Tlトランク106.107.108は局101
とのインタフェースを行うチャネルユニット102を介
して局101側と接続されている。ここで、各々のT1
トランクとチャネルユニット102との間は1.544
 Mbpsのディジタル回線112.13.114で接
続されるが、両者の間はDSLフォーマットと呼ばれる
インタフェースが採用される。チャネルユニットは複数
あり、各チャネルユニットはTl網を介して同一の局1
01に接続されており、これらのTl網は周波数同期が
とられている。
DSLフォーマットは第5図に示すようなもので、12
5μsを1フレームとし、12フレームからなるマルチ
フレーム構成であり、24チヤネルが1フレーム内に多
重化されている。これらのDSLとのインタフェースを
行うのがTl)ランクである。
T1トランクを備えた構内交換機の構造は第6図に示す
ように、各トランクの制御情報を伝送するためのデータ
バス207と、PCM(パルスコード変調)の音声デー
タを伝送するPCMバス20Bを有しており、これらバ
スに各トランクを接続する。
PCMバス206にはタイムスイッチ109が接続され
ている。このタイムスイッチ109は時分割により各ト
ランクと内線とのPCM音声の交換を行うものである。
ここで、TlトランクはDSIクロック信号を抽出して
タイムスイッチ109に与え、タイムスイッチ109は
このDS1クロック信号に同期して動作する。そして、
TL)ランクの出力するこのDSlクロック信号とPC
Mバス20Bの同期クロックとが周波数同期していなけ
ればならないが、そのためには、タイムスイッチ109
がDSLクロック信号に同期する必要がある。Tlトラ
ンクにて抽出されたDSIクロック信号205はこの周
波数同期用、であり・Tlトランク内にて抽出されて出
力される。
第7図はTI)ランクの構成を示すブロック図であり、
310は受信DSIよりクロックを抽出するクロック抽
出回路であり、レシーバ308を介して受信した受信D
SIをもとにクロックを抽出する。
そして、これを抽出クロック205としてタイムスイッ
チ109に出力する。また、レシーバ308を介して受
信した受信DSIは速度変換部307にも与えられ、該
速度変換部307により2 Mbpsの信号に変換し、
その変換後の信号をシグナリング抽出部306とアラー
ム検出部allに与える。PCMバス207は第8図(
b)に示すように2.048  MHzのPCMクロッ
クに同期するようにして各チャネル(chl、ch2〜
)が多重化され、(a)に示すように125μsの1フ
レームパルス周期内に2.048 Mbpsの速度で3
2チヤネルが多重されているので、DSlとの速度差を
吸収する必要がある。PCMバス207に接続されるF
IFO301,305はこの速度変換を行うためのもの
である。速度変換部307により2 Mbpsの信号に
変換された信号はシグナリング抽出部306によりシグ
ナリングが抽出された後、FIFO305を介してPC
Mバス20・7に送られる。
一方、PCMバス207から局へ送るPCM音声信号は
FIFO301を介してシグナリング挿入部302に送
られ、ここでシグナリング挿入されてから速度変換部3
03により2 Mbpsの信号から1.5 MbpSに
速度変換された後、ドライバ304によりチャネルユニ
ットへと送り出される。
さて、第6図に示すように、複数のTl)ランクが出力
し、他のT1トランクがチャネルユニットに接続される
場合、複数のDSI同士は同期していなければならない
が、タイムスイッチ109に供給するDSI抽出クロッ
クは通常、どれか一つのT1トランクが出力し、他のT
lトランクは出力しないようにしている。これは複数の
DSIが同期しているからである。そして、タイムスイ
ッチ109はDSL抽出クロック205をPLL回路4
01を介して受けて通常はこれをセレクタ404で選択
してクロックとして使用し、DSI抽出クロック205
が異常をきたした時は非常用のクロック発振回路403
よりのクロックをセレクタ404で選択して、分周器4
0Bに与える。そして、この分周器406により分周し
てフレームパルス407とPCMクロック408を得、
これを通話メモリ409に与えてPCM音声データ送受
の同期をとる。
ところで、DSLになんらかの回線障害が発生するとT
lトランク内でクロック抽出が正しく行えなくなり、タ
イムスイッチ109に供給するDSL抽出クロックが異
常となる。この場合、タイムスイッチ109では403
の出力クロックにより動作することになるが、これは復
旧時に必要な各種情報の退避処理等のための動作に止ま
り、その後、交換処理は停止することになる。そのため
、なんらかの回線障害が発生したり、DSL抽出クロッ
ク供給受持ちのTlトランクが故障したりすると、D8
1抽出クロックの供給が行えなくなり、他のDSLは正
常であっても全Tl)ランクの動作が停止すると云う問
題がある。
(発明が解決しようとする課題) このように、TIトランクを備えた構内交換機において
は、DSl抽出クロックが複数のトランクのうちの一つ
から供給される構成となっているので、当該D81抽出
クロック供給に障害が発生した場合、他のDSIが正常
であってもその正常DSlに接続されるTl)−ランク
のDSI抽出クロックは使用されることがないので、D
SI抽出クロックの供給トランクの系統にひとたび障害
が発生すると、全トランクが停止してしまい、通話不能
になると云う欠点があった。
そこでこの発明の目的とするところは、いずれか一つで
も正常なりSlがあれば正常なTIトランクは正常に動
作させることができるようにして、一つのトランクの故
障による交換機のダウンを抑制できるようにし、以て信
頼性を確保できるようにした構内交換機を提供すること
にある。
【発明の構成〕
(課題を解決するための手段) 上記目的を達成するため、本発明は次のように構成する
。すなわち、Tlディジタル回線とのインタフェースを
行うとともに該T1ディジタル回線に同期したクロック
を抽出する複数のトランクを備え、伝送信号を時分割多
重処理する時分割スイッチに、前記トランクの一つの抽
出する前記Tlディジタル回線の同期クロックを与えて
この同期クロックによりフレーム同期させるべく動作さ
せるようにした構内交換機において、前記トランクには
前記時分割スイッチに与えられる前記同期クロックと該
時分割スイッチより出力されるフレーム同期信号との周
波数同期ずれ量を検出する検出手段と、このずれ量が所
定値に達すると自己の抽出同期クロックを前記時分割ス
イッチに送出する手段とを設けて構成する。
(作 用) このような構成の本装置はTlディジタル回線とのイン
タフェースを行うとともに該T1ディジタル回線に同期
したクロックを抽出する複数のトランクを備え、伝送信
号を時分割多重処理する時分割スイッチに前記トランク
の一つの抽出する前記Tlディジタル回線の同期クロッ
クを与えてこの同期クロックによりフレーム同期させる
べく動作させるが、前記トランク各々には前記時分割ス
イッチに与えられる前記同期クロックと該時分割スイッ
チより出力されるフレーム同期信号との周波数同期ずれ
量を検出する検出手段と、このずれ量が所定値に達する
と自己の抽出同期クロックを前記時分割スイッチに送出
する手段とを設けてあり、前記検出手段は前記時分割ス
イッチに与えられる前記同期クロックと該時分割スイッ
チの出力するフレーム同期信号との周波数同期ずれ量を
検出し、この検出値が所定値に達すると自己の抽出同期
クロックを前記時分割スイッチに送出する。そして、前
記時分割スイッチは前記フレーム同期信号をこの新たに
送出された同期クロックに同期させて動作させる。この
ように、各トランク内において、時分割スイッチに供給
している特定トランクの抽出同期クロックが時分割スイ
ッチから出されるフレームパルスと同期しているか否か
を調べ、同期していない場合には自己の抽出クロックを
時分割スイッチに送出することで時分割スイッチを抽出
同期クロックに同期させ、複数のトランクがある場合に
、時分割スイッチに抽出同期クロックを供給していたト
ランクが障害検出等により動作を停止して抽出同期クロ
ック送出を停止しても他のトランクが自動的に肩代わり
して同期クロックを送出することができるようにしたの
で、動作を継続できるようになり、信頼性を向上させる
ことができるようになる。
(実施例) 以下、本発明の一実施例について、図面を参照して説明
する。
第1図は本装置のTl)ランクに付加される監視制御回
路の構成を示すブロック図、第2図は全体的な構成を示
すブロック図である。監視制御回路は図に示すように、
フリップフロップ801,815、XORゲート(排他
的論理ゲート) 802 、抵抗803゜804.80
7,812 、コンデンサ805,808,813 、
ワンショット回路806,811 、インバータ809
.3ステートバツフア810 、ORゲート814より
なる。尚、81BはDSL抽出クロックである。
そして、DSL抽出クロック816は動作クロックとし
てフリップフロップ801に与え、フレームパルス40
7をクリア信号としフリップフロップ801に与える構
成とする。また、にのフリップフロップ801のQ出力
とDSL抽出クロック816はXORゲート802に与
え、両者の排他的論理をとる。
抵抗803,804とコンデンサ805よりなる回路は
積分回路を構成しており、前記X OR””ゲート80
2の出力はこの積分回路を介してワンショット回路80
6のへ入力端子に供給し、且つ、インバータ(反転回路
)809を介してワンショット回路811のA入力端子
に供給する構成とする。ワンショット回路806.81
1に接続されている抵抗807.812及びコンデンサ
808.813よりなる回路は時定数を決定する回路で
あり、各ワンショット回路806,811はトリガが与
えられた後、その時定数相当時間の経過時までに再びト
リガが与えられないときはパルスを出力するリトリガ型
のワンショット回路としである。ワンショット回路80
6,811の出力はORゲート814を介してフリップ
フロップ815にクロックとして与えられ、このフリッ
プフロップ815の反転側出力端子出力を3ステートバ
ツフア810のゲート制御信号として与える構成とする
。尚、DSL抽出クロック816は3ステートバツフア
810を介してタイムスイッチ109に供給する構成と
する。
このような構成の監視制御回路をTI)ランクそれぞれ
に設け、第2図に示すようにこの監視制御回路付のTl
トランク800はそのDS!抽出クロック205をタイ
ムスイッチ109に与える構成とするとともに、タイム
スイッチ109からのフレームパルス407を監視制御
回路付の各Tl)ランク800に供給する構成とする。
このような構成の本装置の動作を第3図のタイムチャー
トを参照して説明する。
フリップフロップ801のクロック端子にDSl抽出ク
ロック(b)を与え、タイムスイッチ109からのフレ
ームパルス(a)をクリア端子に与える。
そして、フリップフロップ801のQ出力端子出力(e
)とDSL抽出クロック81[i (b)との排他的論
理和をとることにより、フレームパルスと抽出クロック
と位相差を検出する。XORゲート802により得られ
たこの位相差出力(d)は積分回路を通してワンショッ
ト回路806に与えられる。抵抗803と804及びコ
ンデンサ805による回路はこの積分回路であり、ノイ
ズ成分(ヒゲ)を除去するためのものである。この積分
回路を介してノイズ除去されたXORゲート802の出
力はワンショット回路80Bに入力される(e)  こ
のワンショット回路80Bの時定数は抵抗812とコン
デンサ808により決定され、ワンショット回路806
は入力端子AにXORゲート802の出力が入力され、
この入力がrLJからrllJに変化した後、前記時定
数に対応の時間内に「L」に変化しなければ出力をrL
Jから「1!」に変化させる(f)。
そのため、フレームパルスと抽出クロックが同期してい
ない場合は、第3図(e)に示すように、ワンショット
回路806の入力端子^に入力されるパルスのデユーテ
ィは各周期毎に変化し、デユーティは長くなる。
この時、ワンショット回路80Bの時定数としてはT1
では出力せず、T2(<Tl)で出力するように設定す
る。この出力によりDSL抽出回路を構成するフリップ
フロップ815が反転し、バッファ81Oが開かれ、D
SL抽出クロックがタイムスイッチ109に送出される
。実際には前記ワンショット回路80Bの入力端子Aの
デユーティは短くなる場合もあり、この時はワンショッ
ト回路806の入力の反転信号(g)を入力とするワン
ショット回路811の出力はデユーティは長くなる。そ
して、ORゲート814によりワンショット回路811
とワンショット回路80Bの出力のORをとることで、
デユーティは長くなる方向に変化することになる(h)
従って、このワンショット回路811と808の出力の
OR出力を利用してタイムスイッチ109との同期がと
れているか否かを検知することができ、OR出力をDS
L抽出回路(フリップフロップ)815に与えて、同期
していない時に生じるOR出力((h)の「H」)によ
りDSL抽出回路815を駆動しくj)、3ステートバ
ツフア810のゲートを開くようすれば、同期がとれて
いない時に当該回路を備えたTlトランクより抽出クロ
ックを送出するようにすることができる。尚、この場合
、当該回路を各Tl)ランクに持たせている場合は優先
順位を定め、その優先順位に従って抽出クロックを送出
するT1トランクを決定したり、各トランク別にリトリ
ガの時定数を変える等して用いるなどの対策を施してお
く必要がある。
以上、詳述したように本装置は複数のT1トランクに各
々抽出したDSIクロックを送出する機能を持たせ、且
つ、タイムスイッチから出力されるフレームパルスと自
己の抽出したクロックとを比較して両者が同期しないこ
とを検出するとDSIクロックをタイムスイッチに送出
する構成とするものであり、タイムスイッチから出力さ
れるフレームパルスと自己の抽出したクロックとの位相
差を比較して当該位相差が時間的に変化するか否かを検
出し、その変化量がある一定時間を超えると周波数同期
外れと判定し、TlトランクからDSI抽出クロックを
タイムスイッチに送出するものである。
従って、複数のTl)ランクのうち、クロックをタイム
スイッチに供給していたトランクがなんらかの障害によ
りクロック送出を停止しても他のランクがクロックの供
給を肩代わりしてタイムスイッチを同期させて動作継続
させることができることになる。
尚、本発明は上記し、且つ、図面に示す実施例に限定す
ることなくその要旨を変更しない範囲内で適宜変形して
実施し得るものである。
〔発明の効果〕
以上詳述したように本発明によれば、各Tl)ランク内
において、抽出クロック・がタイムスイッチから出され
るフレームパルスと同期しているか否かを検知し、同期
していない場合には自己の抽出クロックを送出すること
でタイムスイッチをTIに同期させ、複数のTlトラン
クがある場合に、クロックをタイムスイッチに供給して
いるトランクよりクロック送出が停止されても他のTl
トランクが自動的に肩代わりしてクロックを送出するの
で、動作を継続できるようになる信頼性の高い構内交換
機を提供することができる。
【図面の簡単な説明】
第1図は本発明装置の要部構成を示すブロック図、第2
図は本装置の全体的な構成を示すブロック図、第3図は
第1図回路の作用を説明すためのタイムチャート、第4
図は従来装置の構成を示すブロック図、第5図はDSl
フォーマットの例を示す図、第6図は交換機の構成を示
すブロック図、第7図はTlトランクの構成を示すブロ
ック図、第8図はPCMパルスフォーマットの例を示す
図、第9図はタイムスイッチの構成を示すブロック図で
ある。 109・・・タイムスイッチ、205・・・DSI抽出
クロック、407・・・フレームパルス、800・・・
Tlトランク、801・・・フリップフロップ、802
・・・XORゲート(排他的論理ゲート)  803,
804,807.812・・・抵抗、805.808.
813・・・コンデンサ、80fli、811・・・ワ
ンショット回路、809・・・インバータ、81O・・
・3ステートバツフア、814・・・ORゲート、81
B・・・D81抽出クロック。 出願人代理人 弁理士 鈴江武彦 第 図 第 図 第 図

Claims (1)

  1. 【特許請求の範囲】 T1ディジタル回線とのインタフェースを行うとともに
    該T1ディジタル回線に同期したクロックを抽出する複
    数のトランクを備え、伝送信号を時分割多重処理する時
    分割スイッチに、前記トランクの一つの抽出する前記T
    1ディジタル回線の同期クロックを与えてこの同期クロ
    ックによりフレーム同期させるべく動作させるようにし
    た構内交換機において、 前記トランクには前記時分割スイッチに与えられる前記
    同期クロックと該時分割スイッチより出力されるフレー
    ム同期信号との周波数同期ずれ量を検出する検出手段と
    、このずれ量が所定値に達すると自己の抽出同期クロッ
    クを前記時分割スイッチに送出する手段とを具備してし
    たことを特徴とする構内交換機。
JP543089A 1988-12-22 1989-01-12 構内交換機 Pending JPH02185139A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP543089A JPH02185139A (ja) 1989-01-12 1989-01-12 構内交換機
US07/454,597 US5099474A (en) 1988-12-22 1989-12-21 Digital exchange and its control method
GB8928870A GB2227626B (en) 1988-12-22 1989-12-21 Digital exchange and its control method
CA002006452A CA2006452C (en) 1988-12-22 1989-12-21 Digital exchange and its control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP543089A JPH02185139A (ja) 1989-01-12 1989-01-12 構内交換機

Publications (1)

Publication Number Publication Date
JPH02185139A true JPH02185139A (ja) 1990-07-19

Family

ID=11610972

Family Applications (1)

Application Number Title Priority Date Filing Date
JP543089A Pending JPH02185139A (ja) 1988-12-22 1989-01-12 構内交換機

Country Status (1)

Country Link
JP (1) JPH02185139A (ja)

Similar Documents

Publication Publication Date Title
CA1298420C (en) Demultiplexer system
US6816818B2 (en) Method, clock generator module and receiver module for synchronizing a receiver module
US6618455B1 (en) Clock management method and transmission apparatus for synchronous network system
JPH077935B2 (ja) 時分割多重分離装置
US20030012134A1 (en) Terminal apparatus, device for detecting the mismatching of work/protection line bridging function in a synchronous communication network and the method
GB2220327A (en) Telephone exchange synchronized with digital network
US4730302A (en) Monitoring means for digital signal multiplex equipment
EP0589117B1 (en) Adapter for the connection to a clear-channel telecommunication network
AU563502B2 (en) Activation in a digital subscriber connection
JPH09261210A (ja) 同期伝送システムの同期クロック分配方式
US7061905B2 (en) Method and apparatus for communicating signals
JPH02185139A (ja) 構内交換機
JPS63253740A (ja) 多重変換装置の監視システム
US4858223A (en) Security arrangement for a telecommunications exchange system
CA2006452C (en) Digital exchange and its control method
JP2685464B2 (ja) 同期化回路装置
KR100227614B1 (ko) 통신처리시스템의 전화망 정합장치
JP2949310B2 (ja) クロック供給装置及び通信ネットワークシステム
US20020175721A1 (en) Frame synchronism detection circuit
JPH0286391A (ja) Isdnローカル通信方式
JP3010804B2 (ja) 従属同期方式
JPH04371096A (ja) 位相同期検出方式
JP3385832B2 (ja) 接点情報伝送インタフェース部
KR920002884B1 (ko) T1 전송선로의 신호 처리회로
KR900004474B1 (ko) 전전자 교환기의 cept 디지탈 트렁크 접속장치