JPH02183662A - 画像読み取り装置 - Google Patents
画像読み取り装置Info
- Publication number
- JPH02183662A JPH02183662A JP338589A JP338589A JPH02183662A JP H02183662 A JPH02183662 A JP H02183662A JP 338589 A JP338589 A JP 338589A JP 338589 A JP338589 A JP 338589A JP H02183662 A JPH02183662 A JP H02183662A
- Authority
- JP
- Japan
- Prior art keywords
- output
- shift register
- switch
- signal
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims description 15
- 230000000630 rising effect Effects 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Landscapes
- Facsimile Heads (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、固型、ライン型を含むイメージセンサ等の画
像読み取り装置に関するものである。
像読み取り装置に関するものである。
従来のイメージセンサにおいては、各フォトセンサから
の出力を選択するためのスイッチとして、MOSFET
を用いているが、そのMOSFETがONする際にノイ
ズが生じ、そのノイズが画像に悪影響を及ぼしていた。
の出力を選択するためのスイッチとして、MOSFET
を用いているが、そのMOSFETがONする際にノイ
ズが生じ、そのノイズが画像に悪影響を及ぼしていた。
このノイズを打ち消すための従来の方法には。
次の2つがあった。
i)MOSFETのスイッチに、PチャネルとNチャネ
ルの両スイッチを使用して、これらの各スイッチからの
2つのノイズ、あるいはこれらに加えて入力回路からの
ノイズの3つが、互いにが打ち消し合うようにする。
ルの両スイッチを使用して、これらの各スイッチからの
2つのノイズ、あるいはこれらに加えて入力回路からの
ノイズの3つが、互いにが打ち消し合うようにする。
ii)各MO3FETのスイッチごとに、それぞれ対応
した特別な雑音防止回路を使用する。
した特別な雑音防止回路を使用する。
しかしながら、上記各方法のうち、i)の方法では、(
イ)PチャネルとNチャネルの両MO8FETが必要と
なり、しかもPチャネルとNチャネルのMOS FET
の各々のトランジスタサイズ(WおよびLともに)をそ
れぞれ自由に設定することができない。(ロ)両方のノ
イズを打ち消し合うように、両方のMOSFETのスイ
ッチの動作タイミングを設定することは、非常に困鑑で
ある。
イ)PチャネルとNチャネルの両MO8FETが必要と
なり、しかもPチャネルとNチャネルのMOS FET
の各々のトランジスタサイズ(WおよびLともに)をそ
れぞれ自由に設定することができない。(ロ)両方のノ
イズを打ち消し合うように、両方のMOSFETのスイ
ッチの動作タイミングを設定することは、非常に困鑑で
ある。
(ハ)上記3者のノイズを打ち消すように設定した場合
、他のフォトセンサからの出力を読み出す時に、回路や
タイミング等の条件が1番目のみ異なってしまうため、
他の特性に悪影響を及ぼす。
、他のフォトセンサからの出力を読み出す時に、回路や
タイミング等の条件が1番目のみ異なってしまうため、
他の特性に悪影響を及ぼす。
また、上記ii)の方法では、(イ)回路が非常に複雑
となり、かつ回路素子が多くなる。という問題があった
。
となり、かつ回路素子が多くなる。という問題があった
。
本発明の目的は、これら従来の課題を解決し。
特別な素子を追加せずに簡単な回路により、ノイズを打
ち消すことができる画像読み取り装置を提供することに
ある。
ち消すことができる画像読み取り装置を提供することに
ある。
上記目的を達成するため、本発明の画像読み取り装置は
、画像を読み取るためのフォトセンサと、該フォトセン
サからの出力を順次切り替えるMO8FETスイッチと
、該MO8FETスイッチを駆動するシフトレジスタと
を具備する画像読み取り装置において、上記シフトレジ
スタから上記MO3FETスイッチに与える駆動信号を
、n番目(n≧2)のMO8FETスイッチの立ち下り
のタイミングと(n+1)番目のMO3FETスイッチ
の立ち上りのタイミングとを揃えて出力するようにした
ことに特徴がある。また、前記フォトセンサからの出力
を取り出す出力ラインに接続された容量と、前記シフト
レジスタにスタート信号を与える入力回路と、該スター
ト信号により起動され、最初に切り替えるMO5FET
スイッチの立ち上りタイミングと同期して、上記容量を
通して上記出力ラインに打ち消し信号を出力する打ち消
し信号印加回路と髪設けたことにも特徴がある。
、画像を読み取るためのフォトセンサと、該フォトセン
サからの出力を順次切り替えるMO8FETスイッチと
、該MO8FETスイッチを駆動するシフトレジスタと
を具備する画像読み取り装置において、上記シフトレジ
スタから上記MO3FETスイッチに与える駆動信号を
、n番目(n≧2)のMO8FETスイッチの立ち下り
のタイミングと(n+1)番目のMO3FETスイッチ
の立ち上りのタイミングとを揃えて出力するようにした
ことに特徴がある。また、前記フォトセンサからの出力
を取り出す出力ラインに接続された容量と、前記シフト
レジスタにスタート信号を与える入力回路と、該スター
ト信号により起動され、最初に切り替えるMO5FET
スイッチの立ち上りタイミングと同期して、上記容量を
通して上記出力ラインに打ち消し信号を出力する打ち消
し信号印加回路と髪設けたことにも特徴がある。
本発明においては、(i)シフトレジスタからの信号を
MO3FETスイッチに印加してフォトセンサからの画
像信号を切替え出力する際に、シフトレジスタのn番目
の出力の立ち下りタイミングと、(n+1)番目の出力
の立ち上りタイミングを一致させることにより、スイッ
チがONする際に生じるノイズを打ち消すようにしてい
る。 (ii)さらに、1つの読み取りシーケンスにお
いて、最初に選択されるフォトセンサからの出力を読み
取る際に、出力ラインに接続された容量を通して打ち消
し信号印加回路から信号を出力し、最初の出力の立ち上
りタイミングと、上記打ち消し信号の立ち下りタイミン
グとを一致させることにより、最初のスイッチがONす
る際に生じるノイズをも打ち消すようにしている。これ
により、フォトセンサの出力に対するS/Nを格段に向
上させることができる。また、NチャネルMO5FET
スイッチのみを用いることにより、シフトレジスタを含
む装置構成を簡単な構成とすることができる。また、N
チャネルとPチャネルを組として構成する場合には、両
スイッチのサイズを相方関係なく設定することができる
ので、設計上の自由度が犬である。
MO3FETスイッチに印加してフォトセンサからの画
像信号を切替え出力する際に、シフトレジスタのn番目
の出力の立ち下りタイミングと、(n+1)番目の出力
の立ち上りタイミングを一致させることにより、スイッ
チがONする際に生じるノイズを打ち消すようにしてい
る。 (ii)さらに、1つの読み取りシーケンスにお
いて、最初に選択されるフォトセンサからの出力を読み
取る際に、出力ラインに接続された容量を通して打ち消
し信号印加回路から信号を出力し、最初の出力の立ち上
りタイミングと、上記打ち消し信号の立ち下りタイミン
グとを一致させることにより、最初のスイッチがONす
る際に生じるノイズをも打ち消すようにしている。これ
により、フォトセンサの出力に対するS/Nを格段に向
上させることができる。また、NチャネルMO5FET
スイッチのみを用いることにより、シフトレジスタを含
む装置構成を簡単な構成とすることができる。また、N
チャネルとPチャネルを組として構成する場合には、両
スイッチのサイズを相方関係なく設定することができる
ので、設計上の自由度が犬である。
以下、本発明の実施例を、図面により詳細に説明する。
第1図は、本発明の第1の実施例を示す画像読み取り装
置の構成図であり、第2図は第1図における動作タイミ
ングチャートである。
置の構成図であり、第2図は第1図における動作タイミ
ングチャートである。
第1図において、1a、1b、1c、・・・・1nはフ
ォトセンサ、3はNチャネルMO5FETスイッチ(S
c−工、5ch2,5ch3.・・・・・5chn)、
4はMO3FETスイッチ3のドレイン側が接続された
出力ライン、8はQ工+ Q 2 + Q 3・・・・
Qn端子に順次クロック信号を出力するシフトレジスタ
である。
ォトセンサ、3はNチャネルMO5FETスイッチ(S
c−工、5ch2,5ch3.・・・・・5chn)、
4はMO3FETスイッチ3のドレイン側が接続された
出力ライン、8はQ工+ Q 2 + Q 3・・・・
Qn端子に順次クロック信号を出力するシフトレジスタ
である。
本実施例においては、第2図の(A)(B)(C)で示
すようにシフトレジスタ8の端子Q、、Q、、Q、・・
・・Qnから出力さ、れる信号波形のタイミングを揃え
ることにより、波形Q工の立ち下り部分と波形Q2の立
ち上り部分とが互いに打ち消し合うように動作させる。
すようにシフトレジスタ8の端子Q、、Q、、Q、・・
・・Qnから出力さ、れる信号波形のタイミングを揃え
ることにより、波形Q工の立ち下り部分と波形Q2の立
ち上り部分とが互いに打ち消し合うように動作させる。
波形Q2の立ち下りと波形Q。
り立ち上りとが打ち消し合い、以下同じように、前の波
形の立ち下りと後の波形の立ち上りとが打ち消し合う。
形の立ち下りと後の波形の立ち上りとが打ち消し合う。
このようにして5ch2以降にONされるMOSFE
Tスイッチから出力ラインに発生するノイズが互いに打
ち消される。
Tスイッチから出力ラインに発生するノイズが互いに打
ち消される。
第1図において、先ずシフトレジスタ8にスタート信号
を入力することにより、シフトレジスタ8が起動される
。これにより、シフトレジスタ8のQユl Qz+ Q
3t ・・・Qn端子から順次一定間隔のタイミングで
パルスが送出され(第2図の(A)(B)(C)参照)
、各MOSFETスイッチのゲートに加えられる。これ
によって、フォトセンサla、lb、lc、・・・1n
で受光され光電変換された信号電圧が、ゲート電圧に制
御されて出力ライン4に出力する。出力ライン4に現わ
れたパルス電圧は、フォトセンサ1 a、1 b、1
c、・・・1nで受光した光量に比例した値となってい
る。
を入力することにより、シフトレジスタ8が起動される
。これにより、シフトレジスタ8のQユl Qz+ Q
3t ・・・Qn端子から順次一定間隔のタイミングで
パルスが送出され(第2図の(A)(B)(C)参照)
、各MOSFETスイッチのゲートに加えられる。これ
によって、フォトセンサla、lb、lc、・・・1n
で受光され光電変換された信号電圧が、ゲート電圧に制
御されて出力ライン4に出力する。出力ライン4に現わ
れたパルス電圧は、フォトセンサ1 a、1 b、1
c、・・・1nで受光した光量に比例した値となってい
る。
なお、この実施例では、NチャネルMOSFETスイッ
チのみを用いているため、シフトレジスタ8を含めて、
非常に簡単な構成で実現できる。
チのみを用いているため、シフトレジスタ8を含めて、
非常に簡単な構成で実現できる。
モノリシック構成とした場合には、チップサイズが極め
て小さくなる。
て小さくなる。
第3図は1本発明の第2の実施例を示す画像読み取り装
置の構成図であり、第4図は、第3図における動作タイ
ミングチャートである。
置の構成図であり、第4図は、第3図における動作タイ
ミングチャートである。
第3図において、第1図と異なる点は、フォトセンサ1
a、1b、1c、・・・とMOSFETスイッチ3の間
にそれぞれ電流増幅器(BuF 1 。
a、1b、1c、・・・とMOSFETスイッチ3の間
にそれぞれ電流増幅器(BuF 1 。
BuF2.Buf3.・・・・)11を設けるとともに
1M08FETスイツチ3をNチャネルMO3FET3
aとPチャネルMOSFET3bの組合わせ回路で構成
したことである。この場合、シフトレジスタ8のQ工、
Q2.・・・・・Qn端子からの信号をNチャネルMO
SFETスイッチのトランジスタゲートに印加し、Q□
t Q 2 # Q 2 j・・・・・Qn端子からの
信号をPチャネルMO5FETスイッチのトランジスタ
ゲートに印加する。
1M08FETスイツチ3をNチャネルMO3FET3
aとPチャネルMOSFET3bの組合わせ回路で構成
したことである。この場合、シフトレジスタ8のQ工、
Q2.・・・・・Qn端子からの信号をNチャネルMO
SFETスイッチのトランジスタゲートに印加し、Q□
t Q 2 # Q 2 j・・・・・Qn端子からの
信号をPチャネルMO5FETスイッチのトランジスタ
ゲートに印加する。
本実施例では、第4図(A)(B)(C)(D)(E)
(F)に示すように、シフトレジスタ8からの出力波形
のタイミングを揃えることにより、MOSFETスイッ
チ(S ch、 )以降にONされるMOSFETスイ
ッチから出力ライン4に発生するノイズは互いに打ち消
される。なお、第4図において、Q n (n≧1)が
Hレベル(またはLレベル)になるタイミングとQn(
n≧1)がLレベル(Hレベル)になるタイミングを揃
える必要性は、ノイズ打ち消しのためには全くない、す
なわち、動作の終了時点であるため画像に影響が及ばな
い。また、この実施例では、NチャネルMOSFETス
イッチとPチャネルMO5FETスイッチのサイズを相
方とも関係なく設定することができるので、設計上の自
由度が大きく、従って高性能な画像読み取り装置が作成
可能である。また、第1図と第3図の実施例では1M0
8FETスイツチのゲートと出力ライン4との結合容量
を、同極性(NチャネルとNチャネル、PチャネルとP
チャネル)どうしのMOSFET間では、同じにする必
要がある。
(F)に示すように、シフトレジスタ8からの出力波形
のタイミングを揃えることにより、MOSFETスイッ
チ(S ch、 )以降にONされるMOSFETスイ
ッチから出力ライン4に発生するノイズは互いに打ち消
される。なお、第4図において、Q n (n≧1)が
Hレベル(またはLレベル)になるタイミングとQn(
n≧1)がLレベル(Hレベル)になるタイミングを揃
える必要性は、ノイズ打ち消しのためには全くない、す
なわち、動作の終了時点であるため画像に影響が及ばな
い。また、この実施例では、NチャネルMOSFETス
イッチとPチャネルMO5FETスイッチのサイズを相
方とも関係なく設定することができるので、設計上の自
由度が大きく、従って高性能な画像読み取り装置が作成
可能である。また、第1図と第3図の実施例では1M0
8FETスイツチのゲートと出力ライン4との結合容量
を、同極性(NチャネルとNチャネル、PチャネルとP
チャネル)どうしのMOSFET間では、同じにする必
要がある。
このように、第1図と第3図の実施例においては、n番
目(n≧2)にONするMOSFETスイッチがONす
る際に、出力ライン4に対してノイズを発生するが、そ
のノイズは(n−1)番目にONするMOSFETスイ
ッチがONする際に出力ライン4に対して発生するノイ
ズと打ち消し合うので、画像読み取り装置のS/Nは、
2番目以降に選択されるフォトセンサ18〜1nからの
出力について、著しく向上する。特に、暗レベルおよび
微小光時の出力に対し非常に有効である。このような構
成にすることで、多階調画像読み取り装置が簡単に実現
できる。
目(n≧2)にONするMOSFETスイッチがONす
る際に、出力ライン4に対してノイズを発生するが、そ
のノイズは(n−1)番目にONするMOSFETスイ
ッチがONする際に出力ライン4に対して発生するノイ
ズと打ち消し合うので、画像読み取り装置のS/Nは、
2番目以降に選択されるフォトセンサ18〜1nからの
出力について、著しく向上する。特に、暗レベルおよび
微小光時の出力に対し非常に有効である。このような構
成にすることで、多階調画像読み取り装置が簡単に実現
できる。
なお、MOSFETスイッチにPチャネルとNチャネル
の両チャネルを用いても、またPチャネルのみ、Nチャ
ネルのみを用いても、差し支えない。PチャネルとNチ
ャネルの両チャネルを用いた場合には、そのトランジス
タサイズは別々に自由に設定することができる。
の両チャネルを用いても、またPチャネルのみ、Nチャ
ネルのみを用いても、差し支えない。PチャネルとNチ
ャネルの両チャネルを用いた場合には、そのトランジス
タサイズは別々に自由に設定することができる。
第5図は、本発明の第3の実施例を示す画像読み取り装
置の構成図であり、第6図は第1図における動作タイミ
ングチャートである。
置の構成図であり、第6図は第1図における動作タイミ
ングチャートである。
第5図において、1 a、1 b、1 cはフォトセン
サ、3はNチャネルMOSFETスイッチ(Schl。
サ、3はNチャネルMOSFETスイッチ(Schl。
S ah2. S ah、 )、2はMO3FETスイ
ッチと同形状を用いた容量S choで、打ち消し信号
印加のための容量、4はMO3FETスイッチ3のドレ
イン側が接続された出力ライン、5は出力負荷容量。
ッチと同形状を用いた容量S choで、打ち消し信号
印加のための容量、4はMO3FETスイッチ3のドレ
イン側が接続された出力ライン、5は出力負荷容量。
6は出力リセットスイッチ(NチャネルMO3FET)
、7は打ち消し信号印加回路、8はQ□、Q2゜Q、端
子に順次クロック信号を出力するシフトレジスタ、9は
スタート信号を入力する入力回路である。
、7は打ち消し信号印加回路、8はQ□、Q2゜Q、端
子に順次クロック信号を出力するシフトレジスタ、9は
スタート信号を入力する入力回路である。
本実施例においては、第6図の(A)(B)(C)で示
すようにシフトレジスタ8の端子Q、、Q2.Q。
すようにシフトレジスタ8の端子Q、、Q2.Q。
・・・から出力される信号波形のタイミングを揃えるこ
とにより、波形Q1の立ち下り部分と波形Q2 の立ち
上り部分とが互いに打ち消し合うように動作させる。波
形Q2の立ち下りと波形Q3り立ち上りとが打ち消し合
い、以下同じように、前の波形の立ち下りと後の波形の
立ち上りとが打ち消し合う。なお、第6図の(D)で示
すように、Q□波形の立ち上りと同じタイミングで、打
ち消し信号印加回路7から負極性のパルスをMO3FE
TスイッチS ah、のゲートに加えることにより、こ
のパルスの立ち下りとQ1波形の立ち上りとが打ち消し
合う。このようにして、5ch2以降にONされるMO
3FETスイッチから出力ラインに発生するノイズが互
いに打ち消される。このように、本実施例では、出力ラ
インに対して容量2が接続されており、これらの容量2
を通してシフトレジスタ8および打ち消し信号印加回路
7から打ち消し信号を与えている。
とにより、波形Q1の立ち下り部分と波形Q2 の立ち
上り部分とが互いに打ち消し合うように動作させる。波
形Q2の立ち下りと波形Q3り立ち上りとが打ち消し合
い、以下同じように、前の波形の立ち下りと後の波形の
立ち上りとが打ち消し合う。なお、第6図の(D)で示
すように、Q□波形の立ち上りと同じタイミングで、打
ち消し信号印加回路7から負極性のパルスをMO3FE
TスイッチS ah、のゲートに加えることにより、こ
のパルスの立ち下りとQ1波形の立ち上りとが打ち消し
合う。このようにして、5ch2以降にONされるMO
3FETスイッチから出力ラインに発生するノイズが互
いに打ち消される。このように、本実施例では、出力ラ
インに対して容量2が接続されており、これらの容量2
を通してシフトレジスタ8および打ち消し信号印加回路
7から打ち消し信号を与えている。
第5図において、先ずスタート信号入力回路9から打ち
消し信号印加回路7とシフトレジスタ8にスタート信号
を入力することにより、両回路7゜8が起動される。同
時に、クロック信号CLKも、打ち消し信号印加回路7
とシフトレジスタ8に入力される(第6図のCLK参照
)。これにより、打ち消し信号印加回路7のQO端子お
よびシフトレジスタ8のQ 11 QZ I Q3 #
・・・・端子から順次一定間隔のタイミングでパルスが
送出され(第6図の(D)(A)(B )(C)参照)
、各M OS F E Tスイッチのゲートに加えられ
る。これによって、フォトセンサla、lb、lc、
・・・・で受光され光電変換された信号電圧が、ゲー
ト電圧に制御されて出力ライン4に出力する(第6図の
出力波形を参照)。出力ライン4に現われたパルス電圧
は、フォトセンサla、lb、lc、 ・・・で受光
した光量に比例した値となっている。
消し信号印加回路7とシフトレジスタ8にスタート信号
を入力することにより、両回路7゜8が起動される。同
時に、クロック信号CLKも、打ち消し信号印加回路7
とシフトレジスタ8に入力される(第6図のCLK参照
)。これにより、打ち消し信号印加回路7のQO端子お
よびシフトレジスタ8のQ 11 QZ I Q3 #
・・・・端子から順次一定間隔のタイミングでパルスが
送出され(第6図の(D)(A)(B )(C)参照)
、各M OS F E Tスイッチのゲートに加えられ
る。これによって、フォトセンサla、lb、lc、
・・・・で受光され光電変換された信号電圧が、ゲー
ト電圧に制御されて出力ライン4に出力する(第6図の
出力波形を参照)。出力ライン4に現われたパルス電圧
は、フォトセンサla、lb、lc、 ・・・で受光
した光量に比例した値となっている。
なお、この実施例では、NチャネルMOSFETスイッ
チのみを用いているため、シフトレジスタ8を含めて、
非常に簡単な構成で実現できる。
チのみを用いているため、シフトレジスタ8を含めて、
非常に簡単な構成で実現できる。
モノリシック構成とした場合には、チップサイズが極め
て小さくなる。
て小さくなる。
第5図の実施例では、容量2として、MO5FETスイ
ッチと同じ形状Schを用いている。また、この読み取
り装置では、出方の読み出しをクロックCLKがLレベ
ルのときに行うようにしており、第6図の(D)で示す
スイッチングによるノイズが悪影響を及ぼさないように
している。また、この回路では、スタート信号の入力回
路9が動作する際のノイズは無視している。
ッチと同じ形状Schを用いている。また、この読み取
り装置では、出方の読み出しをクロックCLKがLレベ
ルのときに行うようにしており、第6図の(D)で示す
スイッチングによるノイズが悪影響を及ぼさないように
している。また、この回路では、スタート信号の入力回
路9が動作する際のノイズは無視している。
第7図は、本発明の第4の実施例を示す画像読み取り装
置の構成図である。
置の構成図である。
第7図において、第5図の構成と異なる点は、フォトセ
ンサ1a、1b、1c・・・とMO8FETスイッチ3
の間に電流増幅器(BuF 1 、BuF 2 。
ンサ1a、1b、1c・・・とMO8FETスイッチ3
の間に電流増幅器(BuF 1 、BuF 2 。
BuF3・・・)11を設けるとともに、打ち消し信号
を印加するための容量10を適切に設定することである
。すなわち、電流増幅器11によりスイッチ3に流す電
流値を大きくするとともに、第5図ではNチャネルMO
8FETの形状を持っていた容量2を、出力ライン4に
接続された独立容量1oにしている。これにより、Nチ
ャネルMOSFETスイッチ3のn番目と(n + 1
)番目のノイズの両方を打ち消すことができる。
を印加するための容量10を適切に設定することである
。すなわち、電流増幅器11によりスイッチ3に流す電
流値を大きくするとともに、第5図ではNチャネルMO
8FETの形状を持っていた容量2を、出力ライン4に
接続された独立容量1oにしている。これにより、Nチ
ャネルMOSFETスイッチ3のn番目と(n + 1
)番目のノイズの両方を打ち消すことができる。
このように、第5図および第7図の実施例では、画像読
み取り装置の読み取りシーケンスの1番目に選択される
フォトセンサの出力に対するS/Nが格段に向上する。
み取り装置の読み取りシーケンスの1番目に選択される
フォトセンサの出力に対するS/Nが格段に向上する。
また、構成が非常に簡単であるために、多階調画像読み
取り装置が容易に実現できる。さらに、PチャネルとN
チャネルの組み合わせの場合には、トランジスタサイズ
はPチャネル、Nチャネルの各々を別々に自由に設定す
ることができる。
取り装置が容易に実現できる。さらに、PチャネルとN
チャネルの組み合わせの場合には、トランジスタサイズ
はPチャネル、Nチャネルの各々を別々に自由に設定す
ることができる。
以上説明したように、本発明によれば、従来の回路に特
別な素子を追加することなく、簡単な回路で、フォトセ
ンサからの出力選択用スイッチがONする際に生じるノ
イズを打ち消すことができる。
別な素子を追加することなく、簡単な回路で、フォトセ
ンサからの出力選択用スイッチがONする際に生じるノ
イズを打ち消すことができる。
第1図は本発明の第1の実施例を示す画像読み取り装置
の構成図、第2図は第1図における動作タイミングチャ
ート、第3図は本発明の第2の実施例を示す画像読み取
り装置の構成図、第4図は第3図における動作タイミン
グチャート、第5図は本発明の第3の実施例を示す画像
読み取り装置の構成図、第6図は第5図における動作タ
イミングチャート、第7図は本発明の第4の実施例を示
す画像読み取り装置の構成図である。 la〜In:フォトセンサ、2:容量、3:MO8FE
Tスイッチ、4:出力ライン、5:出力負荷容量、6:
出力リセットスイッチ、7:打ち消し信号印加回路、8
:シフトレジスタ、9ニスタ一ト信号入力回路、1o:
打ち消し信号印加のための容量、11:電流増幅器。
の構成図、第2図は第1図における動作タイミングチャ
ート、第3図は本発明の第2の実施例を示す画像読み取
り装置の構成図、第4図は第3図における動作タイミン
グチャート、第5図は本発明の第3の実施例を示す画像
読み取り装置の構成図、第6図は第5図における動作タ
イミングチャート、第7図は本発明の第4の実施例を示
す画像読み取り装置の構成図である。 la〜In:フォトセンサ、2:容量、3:MO8FE
Tスイッチ、4:出力ライン、5:出力負荷容量、6:
出力リセットスイッチ、7:打ち消し信号印加回路、8
:シフトレジスタ、9ニスタ一ト信号入力回路、1o:
打ち消し信号印加のための容量、11:電流増幅器。
Claims (2)
- (1)画像を読み取るためのフォトセンサと、該フォト
センサからの出力を順次切り替えるMOSFETスイッ
チと、該MOSFETスイッチを駆動するシフトレジス
タとを具備する画像読み取り装置において、上記シフト
レジスタから上記MOSFETスイッチに与える駆動信
号を、n番目(n≧2)のMOSFETスイッチの立ち
下りのタイミングと(n+1)番目のMOSFETスイ
ッチの立ち上りのタイミングとを揃えて出力するように
したことを特徴とする画像読み取り装置。 - (2)請求項1記載の画像読み取り装置において、前記
フォトセンサからの出力を取り出す出力ラインに接続さ
れた容量と、前記シフトレジスタにスタート信号を与え
る入力回路と、該スタート信号により起動され、最初に
切り替えるMOSFETスイッチの立ち上りタイミング
と同期して、上記容量を通して上記出力ラインに打ち消
し信号を出力する打ち消し信号印加回路とを設けたこと
を特徴とする画像読み取り装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP338589A JPH02183662A (ja) | 1989-01-10 | 1989-01-10 | 画像読み取り装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP338589A JPH02183662A (ja) | 1989-01-10 | 1989-01-10 | 画像読み取り装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02183662A true JPH02183662A (ja) | 1990-07-18 |
Family
ID=11555893
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP338589A Pending JPH02183662A (ja) | 1989-01-10 | 1989-01-10 | 画像読み取り装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02183662A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04154166A (ja) * | 1990-10-18 | 1992-05-27 | Fuji Xerox Co Ltd | イメージセンサ |
-
1989
- 1989-01-10 JP JP338589A patent/JPH02183662A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04154166A (ja) * | 1990-10-18 | 1992-05-27 | Fuji Xerox Co Ltd | イメージセンサ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4874971A (en) | Edge-sensitive dynamic switch | |
US4987321A (en) | Processing circuit for image sensor | |
JPH0927883A (ja) | 画像読取信号処理装置 | |
PT94404A (pt) | Comparador com circuitos incluindo transistores de efeito de campo | |
US6633191B2 (en) | Clock buffer with DC offset suppression | |
JP3801112B2 (ja) | 画像読取信号処理装置 | |
EP0735669B1 (en) | Switched capacitor differential circuits | |
JPH02183662A (ja) | 画像読み取り装置 | |
US6696876B2 (en) | Clock interpolation through capacitive weighting | |
US20080258776A1 (en) | Analog signal transmission circuit | |
US7298403B2 (en) | Image reading device | |
JPS63196118A (ja) | 集積化スイツチング回路 | |
JP2534717B2 (ja) | クランプ回路 | |
JP2798535B2 (ja) | キャリ伝搬回路 | |
JPH0512884B2 (ja) | ||
JP4530503B2 (ja) | インピーダンス変換回路 | |
JP4797600B2 (ja) | 固体撮像素子の出力バッファ回路およびこれを用いた固体撮像装置 | |
GB2301720A (en) | MOS sampling switch with signal-invariant resistance | |
JPH03198297A (ja) | Ccd用フローテイング・デイフユージヨン・アンプ | |
EP1353500A2 (en) | Image sensor | |
JP2564212Y2 (ja) | 電荷転送装置 | |
JPH02284510A (ja) | Cmos遅延回路 | |
JP3018351B2 (ja) | 半導体回路 | |
JPS60169282A (ja) | 固体撮像素子の出力信号処理回路 | |
JPS6074816A (ja) | アナログスイツチ |