JPH02183494A - Address decoder - Google Patents
Address decoderInfo
- Publication number
- JPH02183494A JPH02183494A JP1002291A JP229189A JPH02183494A JP H02183494 A JPH02183494 A JP H02183494A JP 1002291 A JP1002291 A JP 1002291A JP 229189 A JP229189 A JP 229189A JP H02183494 A JPH02183494 A JP H02183494A
- Authority
- JP
- Japan
- Prior art keywords
- address signal
- decode
- level
- group
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 230000009897 systematic effect Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Static Random-Access Memory (AREA)
Abstract
Description
本発明は、アドレスデコーダに関する。 The present invention relates to an address decoder.
従来、?R19図、第20図A及びBを伴って次に述べ
るアドレスデコーダが提案されている。
すなわら、□第1〜第(i+j+k)ビットのアドレス
信号A。を構成している第1〜第i番目のビットからな
るi個のビットのアドレス信号部A1によるアドレス信
号を、第1〜第21のビットからなる21個のビットの
デコード出力群B1によるデコード出力にデコードする
プリデコーダPD1と、第1〜第(i+j+k)ビット
のアドレス信号A。を構成している第(i+1)〜第(
i+j)のビットからなるi個のビットのアドレス信号
部A2によるアドレス信号を、第(2+1)〜第(2’
+2j、)ビットからなる2j個のビットのデコード
出力群B2によるデコード出力にデコードするブリデコ
ーダPD2とを有する。
この場合、プリデコーダPD1及びPO2は、詳m説明
を省略するが、第2図に示すように、バイポーラトラン
ジスタを用いたNOR形論理回路構成を右する。
なお、企図を通して、Qはn p n型バイポーラトラ
ンジスタ Q I はpnp型のバイポーラトランジス
タ、Rは抵抗、MはpチPンネル型のMIS電界効果ト
ランジスタ、M′はnチャンネル型のMISffi界効
果トランジスタ、Hは定電流源、Dlはダイオード、v
cは高電位電源端子(例えばOv)、■、は低電位電源
端子(例えば−5,2V) 、V、は中間電位電源端子
′(例えば−3,OV)をそれぞれ示す。
また、第1〜第(i+j+k)ビットのアドレス信号A
。を構成している第(i+j+1)〜第(i+j+k)
番目のビットからに個のビットのアドレス信号部A3に
よるアドレス信号から、第(i+j+1)〜第(i+j
+k)番目のビットからなるに個のビットの肯定アドレ
ス信号部Fと、同様に、第(i+j+1)〜第(i+j
+k)w1目のビットからなるに個のビットの否定アド
レス信号部F′とを出力するアドレス信号部出力回路K
を有する。
このアドレス信号部出力回路Kを構成している各アドレ
ス信号出力回路は、第21図に示すように、バイポーラ
トランジスタを用いたN。
R形論理回路構成を有する。
さらに、プリデコーダPD1及びPO2からの2個のデ
コード出力群B 及びB2によるデコード出力を、それ
ぞれ低電圧側にレベルシフトしているデコード出力群B
′及びB ′によるデコード出力にレベルシフトざU
る2個のレベルシフト回路群SH及びSH2を有する。
この場合、レベルシフト回路群SH1は、2’ ltl
ルヘルシ7 ト回m S 1〜S p (p=2
)を有し、そして、それらは、第4図に示1ように、
バイポーラトランジスタを用いたエミッタフロア回路構
成を有する。
また、レベルシフト回路群SH2は、2j個のレベルシ
フト回路S −8q (Q=2+ +p+1
2j)を有し、そして、それらは、第5図に示すように
、レベルシフト回路81〜S、と同様に、バイポーラト
ランジスタを用いたエミッタフロア回路構成を用いる。
ただし、レベルシフト回路群SH2のレベルシフト回路
SP+1〜S、は、それらから出力されるデコード出力
群82′によるデコード出力に比し低電位側にレベルシ
フトさける。
また、アドレス信号部出力回路Kからのに個のビットか
らなる肯定アドレス信号部Fのアドレス信号を低電圧側
にレベルシフトさせるに個のレベルシフト回路SKを有
するとともに、k個のビットからなる否定アドレス信号
部F′のアドレス信号を低電圧側にレベルシフトさせる
に個のレベルシフドロ路SK’を有する。
それらレベルシフト回路SK及びSK’のそれぞれは、
第22図に示すように、バイポーラトランジスタを用い
たエミッタフロア回路構成を有する。
さらに、レベルシフト回路群SH1からの21個のビッ
トからなるデコード出力群B ′によるデコード出力と
、レベルシフト回路群SH2からの2j個のビットから
なるデコード出力群B によるデコード出力とからな
るデコード出力を、k個のレベルシフト回路SKとに個
のレベルシフト回路SK’ を構成している全体として
2xk個のレベルシフト回路中から予定の順序で選択さ
れたに個のレベルシフト回路からのkillのアドレス
信号を用い“U、(2’+2j)ビットからなるデコー
ド出力群C7〜C1(2に=a)によるデコード出力に
それぞれデコードする、tR1〜第1〜 (=a)のメ
インデコーダMO4〜MD、とを有する。
この場合、メインデコーダMD1〜MD、のそれぞれは
、第23図に示すように、バイポーラトランジスタを用
いたNAND形論理回路構成を有する。
さらに、メインデコーダMD、〜MDaがらそれぞれ出
力されるデコード出力群C1〜Caからなる全体として
2 i+j+l(ビットのデコード出力群は、アドレス
信@Aoのデコード出力として、MIS電界効果トラン
ジスタを用いて構i+j十に
成された2 個のインバータ11〜lb(t) =
2 ”” )からなるインバータ群に供給される。
以上が、従来提案されているアドレスデコーダの構成で
ある。
このような構成を有するアドレスデコーダによれば、ア
ドレス信号A。が比較的小さな論理振幅を有する場合、
プリデコーダPD1及びPD2がバイポーラトランジス
タを用いたNOR形論理回路構成を有するので、それら
プリデコーダPD1及びPD2がアドレス信号A。のア
ドレス信号部A 及びA2にそれぞれ良好に応答動作す
る。
また、アドレス信号部出力回路にも、バイポーラトラン
ジスタを用いたNOR形論理口路構成を有するので、ア
ドレス信@へ のアドレス信号部A3に良好に応答動作
する。
また、メインデコーダMD1〜MDaのそれぞれが、N
AND形論理回路構成を有するので、メインデコーダM
D1〜MO,のそれぞれにおいて、その動作時少ない電
力消費しか伴わない。
さらに、メインデコーダMD、〜MDaのそれぞれがN
AND形論理回路構成を有しているとしても、そのメイ
ンデコーダMD1〜MDaに、プリデコーダPD、及び
PD2からのデコード出力群B1及びB2によるデコー
ド出力が、それぞれレベルシフト回路群SH1及びSH
2によってレベルシフトされたデコード出力群81′及
び82’ によるデコード出力にレベルシフトされて供
給されるので、メインデコーダMD、〜MD、が良好に
応動するとともに、メインデコーダMD1〜MD、が比
較的大きな論理振幅を有するデコード出力群C4〜C3
によるデコード出力を出力する。
従って、第19図、第20図A及びBに示す従来のアド
レスデコーダの場合、比較的小さな論理振幅を有する(
j+j+k)ビットのアドレス信号A。を、全体として
、比較的大きな論j+j+(
理振幅を右する、2 個のビットからなるデコード
出力にデコードさせることができる。
このため、そのデコード出力群を、MIS電界効果トラ
ンジスタを用いて構成されたインバータ群に供給し、そ
れらインバータ群を良好に動作させることができる。Traditionally? The address decoder described below with reference to FIG. R19 and FIGS. 20A and 20B has been proposed. That is, □ address signal A of the first to (i+j+k) bits. The address signal from the address signal part A1 of i bits consisting of the first to i-th bits constituting is decoded and output by the decoding output group B1 of 21 bits consisting of the first to 21st bits. a predecoder PD1 that decodes the address signal A of the first to (i+j+k)th bits. The (i+1)th to (i+1)th to (
The address signal from the address signal part A2 of i bits consisting of bits i+j) is
+2j, ) bits, and a decoder PD2 for decoding into a decode output by a decode output group B2 of 2j bits. In this case, the predecoders PD1 and PO2 have a NOR type logic circuit configuration using bipolar transistors, as shown in FIG. 2, although a detailed explanation will be omitted. In addition, throughout the design, Q is an n p n-type bipolar transistor, Q I is a pnp type bipolar transistor, R is a resistor, M is a p-channel type MIS field effect transistor, and M' is an n-channel type MISffi field effect transistor. , H is a constant current source, Dl is a diode, v
c indicates a high potential power supply terminal (for example, Ov), 2 indicates a low potential power supply terminal (for example, -5, 2V), and V indicates an intermediate potential power supply terminal' (for example, -3, OV). Further, the address signal A of the first to (i+j+k) bits
. The (i+j+1)th to (i+j+k)th composing
From the address signal from the address signal part A3 of the bits starting from the bit, the (i+j+1) to (i+j
+k)-th bit, and similarly, the (i+j+1) to (i+j
+k) An address signal section output circuit K that outputs a negated address signal section F' of n bits consisting of the w1th bit.
has. As shown in FIG. 21, each address signal output circuit constituting this address signal portion output circuit K is an N type transistor using bipolar transistors. It has an R-type logic circuit configuration. Furthermore, the decode output group B has level-shifted the decode outputs from the two decode output groups B and B2 from the predecoders PD1 and PO2, respectively, to the lower voltage side.
A level shift is applied to the decoded output by ' and B'.
It has two level shift circuit groups SH and SH2. In this case, the level shift circuit group SH1 is 2'ltl
7 times m S 1~S p (p=2
), and they are as shown in FIG.
It has an emitter floor circuit configuration using bipolar transistors. Further, the level shift circuit group SH2 has 2j level shift circuits S -8q (Q=2+ +p+1 2j), and these are, as shown in FIG. 5, level shift circuits 81 to S. Similarly, an emitter floor circuit configuration using bipolar transistors is used. However, the level shift circuits SP+1 to SP+S of the level shift circuit group SH2 shift the level to a lower potential side than the decode output from the decode output group 82' outputted from them. Further, it has level shift circuits SK for level-shifting the address signal of the positive address signal part F, which is made up of bits from the address signal part output circuit K, to the lower voltage side, and negative level shift circuits SK, which is made up of k bits. There are level shifting paths SK' for level shifting the address signal of the address signal section F' to the lower voltage side. Each of these level shift circuits SK and SK' is
As shown in FIG. 22, it has an emitter floor circuit configuration using bipolar transistors. Further, a decode output is made up of a decode output from a decode output group B' consisting of 21 bits from the level shift circuit group SH1, and a decode output from a decode output group B consisting of 2j bits from the level shift circuit group SH2. of the kills from the k level shift circuits SK and 2xk level shift circuits selected in a predetermined order from among the 2xk level shift circuits composing the k level shift circuits SK'. Main decoders MO4 to MD of tR1 to first to (=a) each decode to a decode output by a decode output group C7 to C1 (2=a) consisting of "U, (2'+2j) bits" using the address signal. In this case, each of main decoders MD1 to MD has a NAND type logic circuit configuration using bipolar transistors, as shown in FIG. The decoding output group of 2 i+j+l (bits as a whole consists of the decoding output group C1 to Ca), which is a decoding output group of 2 i+j+l (bits), as a decoding output of the address signal @Ao. ~lb(t) =
2 ``'') is supplied to the inverter group. The above is the configuration of a conventionally proposed address decoder. According to the address decoder having such a configuration, the address signal A. If has a relatively small logic amplitude, then
Since predecoders PD1 and PD2 have a NOR type logic circuit configuration using bipolar transistors, these predecoders PD1 and PD2 receive address signal A. It responds well to address signal sections A and A2, respectively. Further, since the address signal section output circuit also has a NOR type logic circuit configuration using bipolar transistors, it can respond well to the address signal section A3 to the address signal @. Further, each of main decoders MD1 to MDa has N
Since it has an AND type logic circuit configuration, the main decoder M
Each of D1-MO, involves low power consumption during its operation. Furthermore, each of the main decoders MD, ~MDa is N
Even if the main decoders MD1 to MDa have an AND type logic circuit configuration, the decode outputs from the decode output groups B1 and B2 from the pre-decoders PD and PD2 are sent to the level shift circuit groups SH1 and SH, respectively.
2, the main decoders MD, . Decode output group C4-C3 with large logic amplitude
Outputs the decoded output by. Therefore, in the case of the conventional address decoder shown in FIGS. 19 and 20A and B, which has a relatively small logic amplitude (
j+j+k) bit address signal A. can be decoded into a decode output consisting of two bits, which has a relatively large logic amplitude as a whole. Therefore, the decode output group is configured using MIS field effect transistors. It is possible to supply these inverters to a group of inverters and operate the inverters well.
【発明が解決しようとする課題]
しかしながら、第19図、第20図A及びBで上述した
従来のアドレスデコーダの場合、デ(a=2k)を用い
なければならず、このため、プリデコーダPD1及びP
D2を除いたデコーダにおいて、大きな消費電力を伴う
。
以上のことから、第19図、第20図へ及びBで上述し
た従来のアドレスデコーダの場合、大きな電力消費を伴
う、という欠点を有していた。
よって、本発明は、上述した欠点のない新規なアドレス
デコーダを提案せんとするものである。
【A111題を解決するための手段】
本発明によるアドレスデコーダは、■アドレス信号を構
成しているn個(nは3以上の整数)のアドレス信号部
によるアドレス信号をそれぞれデコードする、バイポー
ラトランジスタを用いたNOR形論理回路構成を有する
nliのプリデコーダと、■上記n個のプリデコーダか
らのnflljのデコード出力群のデコード出力をそれ
ぞれレベルシフトさせる、バイポーラトランジスタを用
いたエミッタフロア回路構成を右するn個のレベルシフ
ト回路群と、■上記n個のレベルシフト回路群からのn
個のデコード出力群のデコード出力をデコードする、バ
イポーラトランジスタを用いたNAND形論理回路構成
を有するメインデコーダと、■上記メインデコーダから
のデコード出力8Yによるデコード出力をレベル変換さ
せる、スイッチング増幅回路構成のレベル変換回路群と
を有する。Problems to be Solved by the Invention] However, in the case of the conventional address decoder described above in FIGS. 19 and 20 A and B, it is necessary to use de(a=2k), and therefore and P
Decoders other than D2 consume large amounts of power. From the above, the conventional address decoders described above in FIGS. 19, 20 and B have the disadvantage of large power consumption. Therefore, the present invention seeks to propose a new address decoder that does not have the above-mentioned drawbacks. [Means for Solving Problem A111] The address decoder according to the present invention includes: (i) a bipolar transistor that decodes each address signal from n (n is an integer of 3 or more) address signal portions constituting the address signal; An emitter floor circuit configuration using bipolar transistors that level-shifts the decode outputs of the NFLJ decode output group from the NOR-type logic circuit configuration used in the NLI predecoder and the nFLLJ decode outputs from the n predecoders is constructed. n level shift circuit groups, and n from the above n level shift circuit groups.
a main decoder having a NAND type logic circuit configuration using bipolar transistors, which decodes the decode outputs of the decode output groups; and a level conversion circuit group.
【作用・効果1
アドレス信号が、第19図、第20図A及びB′c−上
述した従来のアドレスデコーダの場合と同様に、比較的
小さな論理振幅を有する場合、アドレス信号を構成して
いるn個のアドレス信号部をそれぞれデコードするn個
のプリデコーダが、バイポーラトランジスタを用いたN
OR形論理回路構成を有するので、それらn個のプリデ
コーダが、第19図、第20図A及びBで上述した従来
のアドレスデコーダのプリデコーダの場合と同様に、ア
ドレス信号を構成しているnlJのアドレス信号部にそ
れぞれ良好に応答しで、それらをそれぞれデコードする
。
また、メインデコーダが、第19図、第20図A及びB
t″上述した従来のアドレスデコーダにおけるメインデ
コーダのそれぞれと同様に、バイポーラトランジスタを
用いたNAND形論理回路構成を有するので、メインデ
コーダにおいて、第19図、第20図A及びBで上述し
た従来のアドレスデコーダのメインデコーダのそれぞれ
におけると同様に、その動作時、少ない電力消費しか伴
わない。
また、メインデコーダが、NAND形論理回路構成を有
し、そして、そのメインデコーダに、n個のプリデコー
ダからのデコード出力群によるデコード出力が供給され
るが、n個のプリデコーダからのデコード出力群による
デコード出力が、レベルシフト回路群によってそれぞれ
レベルシフトされたn個のデコード出力IYによるデコ
ード出力にレベルシフトされて供給されるので、メイン
デコーダが、第19図、第20図A及びBで上述した従
来のアドレスデコーダのメインデコーダのそれぞれの場
合と同様に、良好に応動する。
さらに、レベル変換回路群から、メインデコーダからの
デコード出力群によるデコード出力のレベル変換された
デコード出力を、アドレス信号のデコードされたデコー
ド出力として出力するので、そのアドレス信号のデコー
ドされたデコード出力を、メインデコーダからのデコー
ド出力群によるデコード出力が大きな論]!I!振幅を
有していなくても、大きな論理振幅を有するbのとして
出力させることができる。
以上のことから、本発明によるアドレスデコーダによれ
ば、第19図、第20図A及びBで上述した従来のアド
レスデコーダの場合と同様に、比較的小さな論理振幅を
有するアドレス信号を、大きな論理振幅を有するデコー
ド出力にデコードさせることができる。
しかしながら、本発明によるアドレスデコーダの場合、
デコーダとして、rlJのプリデコーダの外、単に1つ
のメインデコーダを用いるだけで、アドレス信号をデコ
ードすることができるので、n個のプリデコーダを除い
たデコーダにおいて、第19図、第20図A及びBで上
述した従来のアドレスデコーダの場合の172にの電力
消費しか伴わない。
また、レベル変換回路群を必要とするが、それがスイッ
チング増幅回路構成を有するので、動作時、そのレベル
変換回路群中の予定の1つのレベル変換回路のみしか電
力消費を伴わない。
よって、本発明によるアドレスデコーダの場合、第19
図、第20図A及びBで上述した従来のアドレスデコー
ダの場合に比し格段的に小さな電力消費しか伴わない。
【実施例】
次に、第1図を伴って本発明によるアドレスデコーダの
実施例を述べよう。
第1図において、第19図、第20図A及びBとの対応
部分には同一符号を付して詳細説明を省略する。
第1図に示す本発明によるアドレスデコーダは、次に述
べるM4Ijcを有する。
すなわち、第1〜第(i+j+k)ビットのアドレス信
号A。を構成しているn個(nは3以上の整数、ただし
、以下、簡単のため、n=3として述べる)のアドレス
信号部A1、A2及びA3のアドレス信号をそれぞれデ
コードするn個(n=3)のプリデコーダPD 、P
D2及びPD3を有する。
この場合、プリデコーダPD1は、第1〜第(i+j+
k)ビットのアドレス信号A。を構成している第1〜第
iのビットからなるi個のビットのアドレス信号部A1
によるアドレス信号を、第1〜第21のビットからなる
21個のビット(2’個のビット中、1つのビットのみ
が2値表示でrlJ(m電位)、他の全てが2値表示で
「O」 (低電位)をとる)のデコード出力群B1にデ
コードする。
また、プリデコーダPD2は、第1〜第(i+j+k)
ビットのアドレス信号部〇を構成している第(i+1)
〜第(i+j)のビットからなるj個のビットのアドレ
ス信号部A2によるアドレス信号を、第(2’+1)〜
第(2’+2j)のビットからなる2i個のビット(2
i個のビット中、1つのビットのみが2値表示でrIJ
(m電位)、他の全てが2値表示で「0」 (低電位)
をとる)のデコード出力群B2にデコードする。
さらに、プリデコーダPD3は、第1〜第(i+j十k
)ビットのアドレス信号A。を構成している第(i+j
+1)〜第(i+j+k)ビットのビットからなるに個
のビットのアドレス信号部へ を、第(2’ +2j+
1)〜第(2’ +2’ +2’ )のビットからなる
2に個のビット(2に個のビット中、1つのビットのみ
が2値表示で「1」 (高電位)、他の全てが2(iE
i表示で「0」 (低電位)をとる)のデコード出力群
B3にデコードする。
プリデコーダPD1〜PD3は、詳細説明は省略するが
、第2図に示すように、且つ第19図、第20図A及び
Bで上述した従来のアドレスデコーダの場合と同様に、
バイポーラトランジスタを用いたNOR形論理回路構成
を右する。
また、プリデコーダPD 、PD、、及びPD3から
の3個のデコード出力群B、82及びB3によるデコー
ド出力をそれぞれ低電位側にレベルシフトさせる3個の
レベルシフト回路群S H%SH2及びSi2を有する
。
ル
ベルシフト回路群SH1は、プリデコーダPD1からの
第1〜第21のビットからなる21個のビットのデコー
ド出力群B1をデコード出力群B ′にレベルシフトさ
せる21個のしベルシフト回路を有するが、それらは、
詳III説明は省略するが、第3図に示すように、第4
図及び第5図で上述したレベルシフト回路に準じた構成
を有する。ただし、レベルシフト回路群S1]1の2
個のレベルシフト回路は、第4図で上述したレベルシフ
ト回路よりも1ダイオード降下電圧分高い値にレベルシ
フトしているデコード出力を出力する。
また、レベルシフト回路群SH2は、プリデルシフトさ
せる2i個のレベルシフト回路を有するが、それらは、
第4図で上述したと同様の構成を有する。
さらに、レベルシフト回路群SH3は、プリデコーダP
D3からの第(2’+2j+1)〜第(2i +2j
+2k >のビットからなる2に藺のビットのデコード
出力群B3をデコード出に
力群B3にレベルシフトさせる2 個のレベルシフト回
路を有するが、それらは、第5図で上述したと同様の構
成を有する。
さらに、311Jのレベルシフト回路群S H1SH2
及びSi2からの3個のデコード出力群B ’、B
’及び8 によるデコード出力i+j+l(
を、第1〜第2 のビットからなる2i+j+に個
のビットのデコード出力群Cによるデコード出力にデコ
ードするメインデコーダMOを有する。
このメインデコーダMDは、詳細説明は省略するが、第
6図、第7図A及びBに示すように、バイポーラトラン
ジスタを用いたNAND形論理回路構成を有する。
また、メインデコーダMDからの第1〜第2i+j+l
(ビットのデコード出力BF Cのデコード出力を、第
1〜第2i+j+にのビットからなる21+j+(個の
ビットのデコード出力群C′のデコード出力にレベル変
換させる2 i+j+k 個のレベルi+j+に
変換回路81′〜S、’(b−2>からなるレベル変換
回路群を右する。
このレベル変換回路群のレベル変換回路81′〜Sb′
のそれぞれは、詳細説明は省略するが、第8図〜第17
図に示すスイッヂング増幅回路構成を有している。
さらに、レベル変換回路群からの2i+j+l(+1個
のビットでなるデコード出力群C′は、第19同、第2
0図A及びBで上述した従来のアドレスデコーダの場合
と同様に、アドレス信号Ai+j+1(
バーク■1〜lb (b−2)からなるインバータ群に
供給される。
以上が、本発明によるアドレスデコーダの実施例の構成
である。
このような本発明によるアドレスデコーダによれば、ア
ドレス信号A。が、第19図、第20図A及びBで上述
した従来のアドレスデコーダの場合と同様に、比較的小
さな論理振幅を有する場合、アドレス信号A。を構成し
ている3個のアドレス信号部A −A3をそれぞれデ
コ−ドする3個のプリデコーダPD1〜PD3がバイポ
ーラトランジスタを用いたNOR形論理回路構成を有す
るので、それら3個のプリデコーダPD −PD3が
、第19図、第20図A及びBで上述した従来のアドレ
スデコーダのプリデコーダPD 及びPD2の場合と
同様に、アドレス信@Aoを構成している3四のアドレ
ス信@部Δ 〜A3にそれぞれ良好に応答して、それら
をそれぞれデコードする。
また、メインデコーダMDが、第19図、第20図A及
びBで上述した従来のアドレスデコーダにおけるメイン
デコーダMD1〜MD、のそれぞれと同様に、バイポー
ラトランジスタを用いたNAND形論理回路構成を有す
るので、メインデコーダMD1.:おいて、第19図、
第20図A及び8で上述した従来のアドレスデコーダの
メインデコーダMOI〜MDaのそれぞれにJjけると
同様に、その動作時、少ない電力消費しか伴わない。
また、メインデコーダMOが、NAND形論理回路構成
を有し、そして、そのメインデコーダMDに、3個のプ
リデコーダPD1〜PD3からのデコード出力群81〜
B3によるデコード出力が供給されるが、3gのプリデ
コーダPD −PD3からのデコード出力群81〜B
3によるデコード出力が、311のレベルシフト回路群
SH1〜SH3によってそれぞれレベルシフトされたデ
コード出力群B ′〜B3′によす
るデコード出力にレベルシフトされて供給されるので、
メインデコーダMOが、第19図、第20図A及びBで
上述した従来のアドレスデコーダのメインデコーダMD
、〜MD、のそれぞれの場合と同様に、良好に応動する
。
さらに、レベル変換回路群から、メインデコーダMDか
らのデコード出力群Cによるデコード出力のレベル変換
されたデコード出力C′を、アドレス信MAQのデコー
ドされたデコード出力として出力するので、そのアドレ
ス信号A。
のデコードされたデコード出力を、メインデコーダMD
からのデコード出力群Cによるデコード出力が大きな論
理振幅を有していなくても、大きな論理振幅を有するも
のとして出力させることができる。
以上のことから、第1図に示ず本発明によるアドレスデ
コーダによれば、第19図、第20図A及びBで上述し
た従来のアドレスデコーダの場合と同様に、比較的小ざ
な論理振幅を有するアドレス信号A。を、大きな論理振
幅を有するデコード出力群C′によるデコード出力にデ
コードさせることができる。
しかしながら、第1図に示す本発明によるアドレスデコ
ーダの場合、デコーダとして、3個のプリデコーダPD
−PD3の外、単に1つのメインデコーダMDを用
いるだけで、アドレス信@Aoをデコードすることがで
きるので9.3個のプリデコーダPD1〜PD3を除い
たデコーダにおいて、第19図、第20図A及びBで上
述した従来のアドレスデコーダの場合の1/2’の電力
消費しか伴わない。
ちなみに、第18図は、プリデコーダからのデコード出
力群のビット数に対する消費電力を、規定化された電流
で、第19図、第20図A及びBで上述した従来のアド
レスデコーダの場合と対比して示している。
以上のことから、第1図に示す本発明によるアドレスデ
コーダの場合、第19図、第20図A及びBで上述した
従来のアドレスデコーダの場合に比し格段的に小さな電
力消費しか伴わない。
なお、上述においては、n=3の場合につき述べたが、
nを3以上の所望の数として、上述したと同様の作用効
果を得るようにすることもでき、その他、本発明の精神
を脱することなしに、種々の変型変更をなし得るであろ
う。[Function/Effect 1] If the address signal has a relatively small logic amplitude, as in the case of the conventional address decoder described above in FIGS. 19 and 20 A and B'c, the address signal is n predecoders each decoding n address signal sections are N predecoders using bipolar transistors.
Since it has an OR type logic circuit configuration, these n predecoders constitute an address signal in the same way as in the case of the predecoder of the conventional address decoder described above in FIGS. 19 and 20A and B. nlJ's address signal portions and decodes them respectively. In addition, the main decoder is
t'' Like each of the main decoders in the conventional address decoder described above, it has a NAND type logic circuit configuration using bipolar transistors. As in each of the main decoders of the address decoder, low power consumption is involved during its operation.Also, the main decoder has a NAND type logic circuit configuration, and the main decoder has n pre-decoders. The decode outputs from the decode output groups from the n pre-decoders are level-shifted by the level shift circuit groups to the decode outputs from the n decode outputs IY, respectively. Since it is shifted and supplied, the main decoder responds well as in each case of the main decoder of the conventional address decoder described above in FIGS. 19 and 20A and B. Furthermore, the level conversion circuit The level-converted decode output from the main decoder group is output as the decode output of the address signal, so the decode output of the address signal is converted into the decode output from the main decoder. Even if the decoded output from the decoded output group does not have the !I! amplitude, it can be output as b having a large logic amplitude. From the above, according to the address decoder according to the present invention, As with the conventional address decoder described above in FIGS. 19 and 20A and B, an address signal with a relatively small logic amplitude can be decoded into a decode output with a large logic amplitude. In the case of the address decoder according to the invention,
As a decoder, an address signal can be decoded by simply using one main decoder in addition to the rlJ predecoder. It involves a power consumption of only 172 times that of the conventional address decoder described above in B. Further, although a level conversion circuit group is required, since it has a switching amplifier circuit configuration, only one intended level conversion circuit in the level conversion circuit group consumes power during operation. Therefore, in the case of the address decoder according to the present invention, the 19th
Significantly lower power consumption is involved than in the case of the conventional address decoder described above in FIGS. 20A and 20B. Embodiment Next, an embodiment of the address decoder according to the present invention will be described with reference to FIG. In FIG. 1, parts corresponding to those in FIGS. 19 and 20 A and B are designated by the same reference numerals, and detailed description thereof will be omitted. The address decoder according to the present invention shown in FIG. 1 has the following M4Ijc. That is, the address signal A of the first to (i+j+k)th bits. n (n is an integer of 3 or more; however, for simplicity, it will be described below as n = 3) address signals of A1, A2, and A3 constituting the address signal portions A1, A2, and A3. 3) Pre-decoder PD, P
It has D2 and PD3. In this case, the predecoder PD1 decodes the first to (i+j+
k) Bit address signal A. Address signal part A1 of i bits consisting of the first to i-th bits constituting
The address signal of O' (low potential)) is decoded to the decode output group B1. Further, the predecoder PD2 has the first to (i+j+k)th
The (i+1)th bit constituting the address signal part 〇
The address signal from the address signal part A2 of the j bits consisting of the (i+j)th bit is converted into the (2'+1)th bit
2i bits (2
Only one bit out of i bits is rIJ in binary representation.
(m potential), all others are "0" in binary display (low potential)
) is decoded into decode output group B2. Further, the predecoder PD3 decodes the first to (i+j tenk
) bit address signal A. The (i+j
+1) to the (i+j+k)th bit to the address signal part of the bits consisting of the (2'+2j+)th bit.
1) to (2' + 2' + 2') bits (out of 2 bits, only one bit is "1" (high potential) in binary display, all others are 2(iE
It is decoded into the decode output group B3 (which takes "0" (low potential) in the i display). The predecoders PD1 to PD3 are not described in detail, but as shown in FIG. 2 and similar to the conventional address decoders described above in FIGS. 19 and 20 A and B,
The configuration of a NOR type logic circuit using bipolar transistors is shown on the right. In addition, three level shift circuit groups S H%SH2 and Si2 are configured to level shift the decode outputs of the three decode output groups B, 82 and B3 from the predecoders PD, PD, and PD3 to the lower potential side, respectively. have The level shift circuit group SH1 has 21 level shift circuits that level-shift the 21-bit decode output group B1 consisting of the first to 21st bits from the predecoder PD1 to the decode output group B'. They are,
Although detailed explanation is omitted, as shown in Fig. 3,
It has a configuration similar to the level shift circuit described above in FIGS. However, level shift circuit group S1] 1-2
The level shift circuits output decoded outputs whose level is shifted to a value higher by one diode drop voltage than the level shift circuit described above in FIG. Further, the level shift circuit group SH2 has 2i level shift circuits that perform pre-del shift, and these are as follows.
It has the same configuration as described above in FIG. Further, the level shift circuit group SH3 includes a predecoder P
(2′+2j+1)th to (2i+2j
It has two level shift circuits that level shift the decode output group B3 of 2 bits consisting of +2k> bits to the decode output group B3, but they have the same configuration as described above in FIG. has. Furthermore, 311J level shift circuit group S H1SH2
and three decoded output groups B', B from Si2
The main decoder MO has a main decoder MO that decodes the decode output i+j+l( Although omitted, as shown in FIGS. 6 and 7A and B, it has a NAND type logic circuit configuration using bipolar transistors.
A conversion circuit 81 converts the decode output of the bit decode output BF C into the decode output of the 21+j+(bit decode output group C' consisting of the first to second i+j+ bits) to 2 i+j+k levels i+j+. '~S, '(b-2>) Level conversion circuits 81' to Sb' of this level conversion circuit group
8 to 17, although detailed explanations are omitted.
It has the switching amplifier circuit configuration shown in the figure. Furthermore, the decode output group C' consisting of 2i+j+l (+1 bits) from the level conversion circuit group is
As in the case of the conventional address decoder described above with reference to FIGS. This is the configuration of an embodiment. According to the address decoder according to the present invention, the address signal A is relatively When the logic amplitude is small, the three pre-decoders PD1 to PD3 that respectively decode the three address signal sections A to A3 constituting the address signal A have a NOR type logic circuit configuration using bipolar transistors. Therefore, these three predecoders PD-PD3 constitute the address signal @Ao, as in the case of the predecoders PD and PD2 of the conventional address decoder described above in FIGS. 19 and 20A and B. The main decoder MD responds well to each of the 34 address signals @parts Δ to A3 and decodes them respectively. Like each of main decoders MD1 to MD in the decoder, it has a NAND type logic circuit configuration using bipolar transistors.
Similarly to each of the main decoders MOI-MDa of the conventional address decoder described above with reference to FIGS. 20A and 20A and 20B, low power consumption is involved during its operation. Further, the main decoder MO has a NAND type logic circuit configuration, and the main decoder MD is provided with decode output groups 81 to 81 from three predecoders PD1 to PD3.
The decode output from B3 is supplied, but the decode output group 81 to B from the 3g predecoder PD-PD3
Since the decode output from the decode outputs from the decode output groups B' to B3' are level-shifted by the level shift circuit groups SH1 to SH3 of the 311, respectively, the decode outputs from the decode outputs from the decode output groups B' to B3' are level shifted and supplied.
The main decoder MO is the main decoder MD of the conventional address decoder described above in FIGS. 19 and 20 A and B.
, ~MD, responds well. Furthermore, the level converting circuit group outputs the decode output C', which is the level-converted decode output of the decode output group C from the main decoder MD, as the decode output of the address signal MAQ. The decoded output of the main decoder MD
Even if the decoded output from the decoded output group C does not have a large logic amplitude, it can be output as having a large logic amplitude. From the above, the address decoder according to the present invention, which is not shown in FIG. address signal A with can be decoded into a decode output by the decode output group C' having a large logic amplitude. However, in the case of the address decoder according to the present invention shown in FIG. 1, three predecoders PD are used as decoders.
-In addition to PD3, the address signal @Ao can be decoded simply by using one main decoder MD, so in the decoders excluding the 9.3 predecoders PD1 to PD3, FIGS. 19 and 20 It involves only 1/2' the power consumption of the conventional address decoders described above in A and B. Incidentally, Fig. 18 compares the power consumption with respect to the number of bits of the decoded output group from the pre-decoder using a specified current, with the case of the conventional address decoder described above in Figs. 19 and 20 A and B. It is shown as follows. From the foregoing, the address decoder according to the invention shown in FIG. 1 consumes significantly less power than the conventional address decoder described above in FIGS. 19 and 20A and B. In addition, in the above, the case of n=3 was described, but
It is possible to obtain the same effects as described above by setting n to a desired number of 3 or more, and various other modifications may be made without departing from the spirit of the present invention.
第1図は、本発明によるアドレスデコーダの実施例を示
す系統的接続図である。
第2図は、プリデコーダの実施例を示す接続図である。
第3図〜第5図は、レベルシフト回路の実施例を示す接
続図である。
第6図は、第7図A及びBを示す図である。
第7図A及びBは、メインデコーダの実施例を示す接続
図である。
第8図〜第17図は、レベル変換回路の実施例を示す接
続図である。
第18図は、本発明によるアドレスデコーダの効果の説
明に供する図である。
第19図は、第20図A及びBを示す系統的接続図であ
る。
第20図A及びBは、従来のアドレスデコーダを示す系
統的接続図である。
第21図は、アドレス信号部出力回路を示す接続図であ
る。
第22図は、レベルシフト回路を示す接続図である。
第23図は、メインデコーダを示す接続図である。
D1
H1
MO。
〜PD3・・・・・・プリデコーダ
〜SH3・・・・・・レベルシフト回路群MD1〜MD
。
・・・・・・・・・メインデコーダFIG. 1 is a systematic connection diagram showing an embodiment of an address decoder according to the present invention. FIG. 2 is a connection diagram showing an embodiment of the predecoder. 3 to 5 are connection diagrams showing embodiments of the level shift circuit. FIG. 6 is a diagram showing FIGS. 7A and B. FIGS. 7A and 7B are connection diagrams showing an embodiment of the main decoder. 8 to 17 are connection diagrams showing embodiments of the level conversion circuit. FIG. 18 is a diagram for explaining the effect of the address decoder according to the present invention. FIG. 19 is a systematic connection diagram showing FIGS. 20A and B. FIGS. 20A and 20B are systematic connection diagrams showing a conventional address decoder. FIG. 21 is a connection diagram showing the address signal section output circuit. FIG. 22 is a connection diagram showing the level shift circuit. FIG. 23 is a connection diagram showing the main decoder. D1 H1 MO. ~PD3...Predecoder~SH3...Level shift circuit group MD1~MD
.・・・・・・・・・Main decoder
Claims (1)
のアドレス信号部によるアドレス信号をそれぞれデコー
ドする、バイポーラトランジスタを用いたNOR形論理
回路構成を有するn個のプリデコーダと、 上記n個のプリデコーダからのn個のデコード出力群の
デコード出力をそれぞれレベルシフトさせる、バイポー
ラトランジスタを用いたエミッタフロア回路構成を有す
るn個のレベルシフト回路群と、 上記n個のレベルシフト回路群からのn個のデコード出
力群のデコード出力をデコードする、バイポーラトラン
ジスタを用いたNAND形論理回路構成を有するメイン
デコーダと、 上記メインデコーダからのデコード出力群によるデコー
ド出力をレベル変換させる、スイッチング増幅回路構成
のレベル変換回路群とを有することを特徴とするアドレ
スデコーダ。[Claims] n numbers constituting the address signal (n is an integer of 3 or more)
n predecoders each having a NOR type logic circuit configuration using bipolar transistors, each decoding the address signal from the address signal section of A group of n level shift circuits having an emitter floor circuit configuration using bipolar transistors for level shifting, and a bipolar transistor for decoding the decode outputs of the n decode output groups from the n level shift circuit groups. An address decoder comprising: a main decoder having a NAND type logic circuit configuration; and a level conversion circuit group having a switching amplifier circuit configuration, which converts the level of the decode output by the decode output group from the main decoder.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01002291A JP3102642B2 (en) | 1989-01-09 | 1989-01-09 | Address decoder |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01002291A JP3102642B2 (en) | 1989-01-09 | 1989-01-09 | Address decoder |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02183494A true JPH02183494A (en) | 1990-07-18 |
JP3102642B2 JP3102642B2 (en) | 2000-10-23 |
Family
ID=11525272
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP01002291A Expired - Lifetime JP3102642B2 (en) | 1989-01-09 | 1989-01-09 | Address decoder |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3102642B2 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56156985A (en) * | 1980-02-04 | 1981-12-03 | Texas Instruments Inc | Decoder |
JPS63220497A (en) * | 1987-03-09 | 1988-09-13 | Nippon Telegr & Teleph Corp <Ntt> | Address selection circuit |
JPS63272119A (en) * | 1987-04-30 | 1988-11-09 | Hitachi Ltd | Semiconductor integrated circuit device |
-
1989
- 1989-01-09 JP JP01002291A patent/JP3102642B2/en not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56156985A (en) * | 1980-02-04 | 1981-12-03 | Texas Instruments Inc | Decoder |
JPS63220497A (en) * | 1987-03-09 | 1988-09-13 | Nippon Telegr & Teleph Corp <Ntt> | Address selection circuit |
JPS63272119A (en) * | 1987-04-30 | 1988-11-09 | Hitachi Ltd | Semiconductor integrated circuit device |
Also Published As
Publication number | Publication date |
---|---|
JP3102642B2 (en) | 2000-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3623004B2 (en) | Voltage level conversion circuit | |
US4697109A (en) | Level converter circuit | |
KR950002078B1 (en) | Level conversion circuit | |
US5122692A (en) | High speed level conversion circuit including a switch circuit | |
US7358790B2 (en) | High performance level shift circuit with low input voltage | |
JP3079675B2 (en) | Level conversion circuit | |
JPH02183494A (en) | Address decoder | |
JPH02185797A (en) | Address decoder | |
US20050017770A1 (en) | Chopper comparator circuit | |
KR100214079B1 (en) | Level shifter for semiconductor device | |
JP2612832B2 (en) | Decoder circuit | |
EP0433062B1 (en) | Buffer circuit | |
JPS61250894A (en) | Address input circuit | |
JPS61242391A (en) | Address selecting circuit | |
JPS63285793A (en) | Decoder circuit | |
JP2868245B2 (en) | Semiconductor device and semiconductor memory | |
JP2800734B2 (en) | Semiconductor integrated circuit | |
KR0147455B1 (en) | A semiconductor logic circuit | |
JP3171267B2 (en) | DA converter | |
JPH02235296A (en) | Mos type output buffer circuit | |
US6255855B1 (en) | Integrated circuit having a decoder | |
US6225828B1 (en) | Decoder for saving power consumption in semiconductor device | |
JPH03139013A (en) | Level conversion circuit | |
JP3713040B2 (en) | Voltage level conversion circuit | |
JPH0424657Y2 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070825 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080825 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080825 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090825 Year of fee payment: 9 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090825 Year of fee payment: 9 |