JPH02173789A - 画像信号表示装置 - Google Patents
画像信号表示装置Info
- Publication number
- JPH02173789A JPH02173789A JP63332919A JP33291988A JPH02173789A JP H02173789 A JPH02173789 A JP H02173789A JP 63332919 A JP63332919 A JP 63332919A JP 33291988 A JP33291988 A JP 33291988A JP H02173789 A JPH02173789 A JP H02173789A
- Authority
- JP
- Japan
- Prior art keywords
- field
- read
- field memories
- write
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 61
- 230000000694 effects Effects 0.000 description 4
- 230000003139 buffering effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はデジタル化された映像信号が、表示レートと非
同期で処理される画像信号表示装置に関する。
同期で処理される画像信号表示装置に関する。
従来の技術
第３図は従来の画像信号表示メモリの構成を示している
。第３図において、３１〜３８はバッファ回路、３９．
４０はフィールドメモリ、４１はタイミング発生部であ
り、ａは読出しアドレスの入力端子であり、入力された
読出しアドレスはバッファ回路３１ 、３２を通してフ
ィールドメモリ３９．４０に送られる。ｂは書込みアド
レスの入力端子であり、入力された書込みアドレスはバ
ッファ回路３３ 、３４を通してフィールドメモリ３９
、４０ Ｋ送られる。Ｃは書込みデータの入力端子で
あり、入力された書込みデータはバッファ回路３５ 、
３６を通してフィールドメモリ３９ 、４０に送られる
。ｄは１フイ一ルド分の書込み終了パルスの入力端子で
あり、この書込み終了パルスが入力されると、タイミン
グ発生部４１から制御信号ｅが出力され、バッファ回路
３１〜３８の各々を制御する。ｆは読出しデータの出力
端子であり、バッファ回路３７゜３８を通して、フィー
ルドメモリ３９ 、４０より読出しデータを出力する。
。第３図において、３１〜３８はバッファ回路、３９．
４０はフィールドメモリ、４１はタイミング発生部であ
り、ａは読出しアドレスの入力端子であり、入力された
読出しアドレスはバッファ回路３１ 、３２を通してフ
ィールドメモリ３９．４０に送られる。ｂは書込みアド
レスの入力端子であり、入力された書込みアドレスはバ
ッファ回路３３ 、３４を通してフィールドメモリ３９
、４０ Ｋ送られる。Ｃは書込みデータの入力端子で
あり、入力された書込みデータはバッファ回路３５ 、
３６を通してフィールドメモリ３９ 、４０に送られる
。ｄは１フイ一ルド分の書込み終了パルスの入力端子で
あり、この書込み終了パルスが入力されると、タイミン
グ発生部４１から制御信号ｅが出力され、バッファ回路
３１〜３８の各々を制御する。ｆは読出しデータの出力
端子であり、バッファ回路３７゜３８を通して、フィー
ルドメモリ３９ 、４０より読出しデータを出力する。
次に上記従来例の動作について説明する。入力端子ｄか
ら入力された書込み終了パルスはタイミング発生部４１
を通して制御信号ｅに２分周される。制御信号ｅ ７５
ＫＬｏｗのときはバッファ回路３２゜３３ 、３５はア
クティブになシ、入力端子すよシ入力された書込みアド
レスと、入力端子Ｃよシ入力された書込みデータとがバ
ッファ回路３３ 、３５を通してフィールドメモリ３９
に送られ、フィールドメモリ３９は書込み状態になる。
ら入力された書込み終了パルスはタイミング発生部４１
を通して制御信号ｅに２分周される。制御信号ｅ ７５
ＫＬｏｗのときはバッファ回路３２゜３３ 、３５はア
クティブになシ、入力端子すよシ入力された書込みアド
レスと、入力端子Ｃよシ入力された書込みデータとがバ
ッファ回路３３ 、３５を通してフィールドメモリ３９
に送られ、フィールドメモリ３９は書込み状態になる。
一方、入力端子ａから入力された書込みアドレスはバッ
ファ回路３２を通してフィールドメモリ４０ に送られ
、フィールドメモリ４０は読出し状態となり、読出しデ
ータがバッファ回路３８を通り出力端子ｆに出力される
。
ファ回路３２を通してフィールドメモリ４０ に送られ
、フィールドメモリ４０は読出し状態となり、読出しデ
ータがバッファ回路３８を通り出力端子ｆに出力される
。
次に、１フイ一ルド分のデータの書込みが終了し、制御
信号ｅが反転してＨｉｇｈ になると、バッファ回路３
１ 、３４ 、３６．３７ がアクティブになシ、入力
端子ａから入力された読出しアドレスはバッファ回路３
１ を通してフィールドメモリ３９に送られ、フィール
ドメモリ３９は読出し状態になシ、読出しデータはバッ
ファ回路３７全通して出力端子ｆに出力される。
信号ｅが反転してＨｉｇｈ になると、バッファ回路３
１ 、３４ 、３６．３７ がアクティブになシ、入力
端子ａから入力された読出しアドレスはバッファ回路３
１ を通してフィールドメモリ３９に送られ、フィール
ドメモリ３９は読出し状態になシ、読出しデータはバッ
ファ回路３７全通して出力端子ｆに出力される。
一方、入力端子すより入力された書込みアドレスと、入
力端子Ｃより入力された薔込みデータはバッファ回路３
４ 、３６を通してフィールドメモリ４０に送られ、フ
ィールドメモリ４０は書込み状態になる。以下、この２
つの状態の繰り返しにより、フィールドメモリの読出し
／書込みの切換えが行われる。
力端子Ｃより入力された薔込みデータはバッファ回路３
４ 、３６を通してフィールドメモリ４０に送られ、フ
ィールドメモリ４０は書込み状態になる。以下、この２
つの状態の繰り返しにより、フィールドメモリの読出し
／書込みの切換えが行われる。
第４図は第３図における書込み終了パルスと制御信号ｅ
のタイミングと、フィールドメモリ３９゜４０の状態を
示すタイミング図であり、図中Ｗは書込み状態、Ｒは読
出し状態を示す。こ＼で読出しフィールド番号１３に注
目すると、１フ−イールドの途中でフィールドメモリ３
９ 、４０の切換えが行われているため、フィールドの
前半はフィールドメモリ３９の内容Ｒ１を読出したデー
タ、後半はフィールドメモリ４０の内容Ｒａを読出した
データで構成されることになる。
のタイミングと、フィールドメモリ３９゜４０の状態を
示すタイミング図であり、図中Ｗは書込み状態、Ｒは読
出し状態を示す。こ＼で読出しフィールド番号１３に注
目すると、１フ−イールドの途中でフィールドメモリ３
９ 、４０の切換えが行われているため、フィールドの
前半はフィールドメモリ３９の内容Ｒ１を読出したデー
タ、後半はフィールドメモリ４０の内容Ｒａを読出した
データで構成されることになる。
発明が解決しよつとする課題
しかしながら、上記従来のフィールドメモリ装置では書
込みデータが表示レートと非同期で処理される場合、１
フイールドの途中でメモリの切換えが発生するため、こ
のデータを画面上水平方向に上部から順次スキャンニン
グすると、画面の上部と下部とで異なった表示をするこ
とになるという問題があった。本発明はこのような従来
の問題を解決するものであり、上下で異なった画面を表
示することのない優れた画像信号表示装置を提供するこ
とを目的とするものである。
込みデータが表示レートと非同期で処理される場合、１
フイールドの途中でメモリの切換えが発生するため、こ
のデータを画面上水平方向に上部から順次スキャンニン
グすると、画面の上部と下部とで異なった表示をするこ
とになるという問題があった。本発明はこのような従来
の問題を解決するものであり、上下で異なった画面を表
示することのない優れた画像信号表示装置を提供するこ
とを目的とするものである。
課題を解決するだめの手段
本発明は上記目的を達成するために、３フイ一ルド分の
フィールドメモリを備え、書込み終了パルスと読出し終
了パルスの２つの信号からそれらのフィールドメモリを
制御する制御信号を発生するようにしたものである。
フィールドメモリを備え、書込み終了パルスと読出し終
了パルスの２つの信号からそれらのフィールドメモリを
制御する制御信号を発生するようにしたものである。
作 用
本発明は上記のような構成により次のような作用を有す
る。すなわち、３フイ一ルド分のフィールドメモリをそ
れぞれフィールドメモリ１，２゜３とすると、フィール
ドメモリ１が読出し状態、フィールドメモリ２が書込み
状態の場合、フィールドメモリ１が１フイ一ルド分のデ
ータの読出し途中に、フィールドメモリ２の書込みが終
了しても、直ちにフィールドメモリ２を読菖しにせず、
フィールドメモリ１の読出しが１フイ一ルド分終了する
までフィールドメモリ１を読出し状態にしておき、それ
が終了してからフィールドメモリ２を読出し状態に切換
える。その間に発生する新しいデータの書込みはフィー
ルドメモリ３で行うため、読出しフィールドのデータが
異なる２つのデータで構成されることがなく、表示画面
において、上下で異なる画面を表示することがない。
る。すなわち、３フイ一ルド分のフィールドメモリをそ
れぞれフィールドメモリ１，２゜３とすると、フィール
ドメモリ１が読出し状態、フィールドメモリ２が書込み
状態の場合、フィールドメモリ１が１フイ一ルド分のデ
ータの読出し途中に、フィールドメモリ２の書込みが終
了しても、直ちにフィールドメモリ２を読菖しにせず、
フィールドメモリ１の読出しが１フイ一ルド分終了する
までフィールドメモリ１を読出し状態にしておき、それ
が終了してからフィールドメモリ２を読出し状態に切換
える。その間に発生する新しいデータの書込みはフィー
ルドメモリ３で行うため、読出しフィールドのデータが
異なる２つのデータで構成されることがなく、表示画面
において、上下で異なる画面を表示することがない。
実施例
第１図は本発明の一実施例の構成を示すものである。第
１図において、Ａは゛読出しアドレスの入力端子であり
、入力された読出しアドレスはバッファ回路２，３．４
を通してフィールドメモリ１４ 、１５ 、１６ に
それぞれ送られる。Ｂは書込みアドレスの入力端子であ
り、入力された薔込みアドレスはバッファ回路５．６．
７を通してフィールドメモリ１４゜１５．１６にそれぞ
れ送られる。
１図において、Ａは゛読出しアドレスの入力端子であり
、入力された読出しアドレスはバッファ回路２，３．４
を通してフィールドメモリ１４ 、１５ 、１６ に
それぞれ送られる。Ｂは書込みアドレスの入力端子であ
り、入力された薔込みアドレスはバッファ回路５．６．
７を通してフィールドメモリ１４゜１５．１６にそれぞ
れ送られる。
Ｃは書込みデータの入力端子であシ、入力された書込み
データはバッファ回路８ 、９ 、１０を通してフィー
ルドメモリ１４ 、１５ 、１６に送られる。 Ｌは読
出しデータの出力端子であり、バッファ回路１１ 、１
２ 、１３を通してフィールドメモリ１４ 、１５゜１
６からの読出しデータを出力する。Ｄは１フイ一ルド分
の読出し終了パルスの入力端子であり、この読出し終了
パルスは表示される画像信号のフィールドの切換えに同
期している。Ｅは１フイ一ルド分の書込み終了パルスの
入力端子であり、この書込み終了パルスは以前の処理に
依存して不定期なタイミングになる。前記読出し終了パ
ルスと書込み終了パルスを基にタイミング発生部１で制
御信号Ｆ−ＫＫ発生し、バッファ回路２〜１３を制御し
ている。
データはバッファ回路８ 、９ 、１０を通してフィー
ルドメモリ１４ 、１５ 、１６に送られる。 Ｌは読
出しデータの出力端子であり、バッファ回路１１ 、１
２ 、１３を通してフィールドメモリ１４ 、１５゜１
６からの読出しデータを出力する。Ｄは１フイ一ルド分
の読出し終了パルスの入力端子であり、この読出し終了
パルスは表示される画像信号のフィールドの切換えに同
期している。Ｅは１フイ一ルド分の書込み終了パルスの
入力端子であり、この書込み終了パルスは以前の処理に
依存して不定期なタイミングになる。前記読出し終了パ
ルスと書込み終了パルスを基にタイミング発生部１で制
御信号Ｆ−ＫＫ発生し、バッファ回路２〜１３を制御し
ている。
次に上記実施例の動作について説明する。タイミング発
生部１において、入力端子Ｅより入力される書込み終了
パルスに同期して順次Ｈｉｇｈになる制御信号Ｉ 、Ｊ
、Ｋを発生し、書込み終了パルスの発生直後に入力端
子りよシ入力される読出し終了パルスに同期して順次Ｈ
ｉｇｈ になる制御信号Ｆ、Ｇ、Ｈを発生する。制御
信号Ｉ 、Ｊ 、ＫがＨｉｇｈのときにはバッファ回路
５，８，６，９゜７．１０がアクティブになシ、入力端
子Ｂより入力される曹込みアドレスと、入力端子Ｃよシ
入力される書込みデータは、バッファ回路５，８，６゜
９．７．１０を通してフィールドメモリ１４ 、１５
。
生部１において、入力端子Ｅより入力される書込み終了
パルスに同期して順次Ｈｉｇｈになる制御信号Ｉ 、Ｊ
、Ｋを発生し、書込み終了パルスの発生直後に入力端
子りよシ入力される読出し終了パルスに同期して順次Ｈ
ｉｇｈ になる制御信号Ｆ、Ｇ、Ｈを発生する。制御
信号Ｉ 、Ｊ 、ＫがＨｉｇｈのときにはバッファ回路
５，８，６，９゜７．１０がアクティブになシ、入力端
子Ｂより入力される曹込みアドレスと、入力端子Ｃよシ
入力される書込みデータは、バッファ回路５，８，６゜
９．７．１０を通してフィールドメモリ１４ 、１５
。
１６ に送られフィールドメモリ１４ 、１５ 、１６
は書込み状態となる。制御信号Ｆ、Ｇ、ＨがＨｉｇｈの
ときにはバッファ回路２．１１，３，１２，４．１３が
アクティブになり、入力端子Ａより入力される読出しア
ドレスはバッファ回路２，３．４を通してフィールドメ
モリ１４ 、１５ 、１６ Ｋ送られフィールドメモリ
１４・、、 １５ 、１６は読出し状態になり、バッフ
ァ回路１１ 、１２ 、１３を通して出力端子りに読出
しデータが出力される。こ＼で制御信号Ｆ、Ｇ。
は書込み状態となる。制御信号Ｆ、Ｇ、ＨがＨｉｇｈの
ときにはバッファ回路２．１１，３，１２，４．１３が
アクティブになり、入力端子Ａより入力される読出しア
ドレスはバッファ回路２，３．４を通してフィールドメ
モリ１４ 、１５ 、１６ Ｋ送られフィールドメモリ
１４・、、 １５ 、１６は読出し状態になり、バッフ
ァ回路１１ 、１２ 、１３を通して出力端子りに読出
しデータが出力される。こ＼で制御信号Ｆ、Ｇ。
Ｈ，Ｉ 、Ｊ 、ＫがＨｉ ｇｈになる顆番を第２図に
示すように制御することによって、読出しフィールドメ
モリの切換えを表示する画像信号のフィールドの切換わ
りと常に同期させることが出来る。
示すように制御することによって、読出しフィールドメ
モリの切換えを表示する画像信号のフィールドの切換わ
りと常に同期させることが出来る。
第２図は、第１図における書込み終了パルス、読出し終
了パルスおよび制御信号Ｆ−にのタイミング関係とフィ
ールドメモリ１４ 、１５ 、１６の状態を示すもので
あり、Ｗは書込み状態、Ｒは読出し状態を示す。第２図
において、フィールドメモリ１４ 、１５ 、１６の読
出し途中でフィールドメモリ１５ 、１６ 、１４の書
込みが終了しているが、これをすぐに書込みに切換えず
、フィールドメモリ１４゜１５ 、１６の読出しが１フ
イ一ルド分終了するまで読出し状態にしておき、それが
終了してからフィールドメモリ１５ 、１６ 、１４を
読出し状態にする。
了パルスおよび制御信号Ｆ−にのタイミング関係とフィ
ールドメモリ１４ 、１５ 、１６の状態を示すもので
あり、Ｗは書込み状態、Ｒは読出し状態を示す。第２図
において、フィールドメモリ１４ 、１５ 、１６の読
出し途中でフィールドメモリ１５ 、１６ 、１４の書
込みが終了しているが、これをすぐに書込みに切換えず
、フィールドメモリ１４゜１５ 、１６の読出しが１フ
イ一ルド分終了するまで読出し状態にしておき、それが
終了してからフィールドメモリ１５ 、１６ 、１４を
読出し状態にする。
また、フィールドメモリ１５ 、１６ 、１４の書込み
終了と同時にフィールドメモリ１６ 、１４ 、１５を
書込み状態にするので、書込み、読出し共に連続的に行
われ、読出し時に読出しデータが異なる２つのデータで
構成されることはない。
終了と同時にフィールドメモリ１６ 、１４ 、１５を
書込み状態にするので、書込み、読出し共に連続的に行
われ、読出し時に読出しデータが異なる２つのデータで
構成されることはない。
発明の効果
本発明は上記実施例より明らかなように、表示メモリの
構成によって、画像データの書込みレートと、表示レー
トが非同期であっても、異なる２つの画像データからな
る画面表示を防止することができるという効果を有する
。
構成によって、画像データの書込みレートと、表示レー
トが非同期であっても、異なる２つの画像データからな
る画面表示を防止することができるという効果を有する
。
第１図は本発明の一実施例における画像信号表４図は同
装置のタイミング図である。 ｌ・・・タイミング発生部、２〜１３・・・バッファ回
路、１４〜１６・・・フィールドメモリ、Ａ・・・読出
しアドレスの入力端子、Ｂ・・・書込みアドレスの入力
端子、Ｃ・・・書込みデータの入力端子、Ｄ・・・１フ
イ一ルド分の読出し終了パルスの入力端子、Ｅ・・・１
フイ一ルド分の書込み終了パルスの入力端子、Ｆ−Ｋ・
・・制御信号、Ｌ・・・出力端子。 代理人の氏名 弁理士 粟 野 重 孝 ほか１名第 図
装置のタイミング図である。 ｌ・・・タイミング発生部、２〜１３・・・バッファ回
路、１４〜１６・・・フィールドメモリ、Ａ・・・読出
しアドレスの入力端子、Ｂ・・・書込みアドレスの入力
端子、Ｃ・・・書込みデータの入力端子、Ｄ・・・１フ
イ一ルド分の読出し終了パルスの入力端子、Ｅ・・・１
フイ一ルド分の書込み終了パルスの入力端子、Ｆ−Ｋ・
・・制御信号、Ｌ・・・出力端子。 代理人の氏名 弁理士 粟 野 重 孝 ほか１名第 図
Claims (1)
- 画像データの読出しアドレスと書込みアドレスの各入力
端子および書込みデータの入力端子と、画像データの書
込み終了信号と読出し終了信号を入力とするタイミング
発生部と、前記各入力端子からの入力信号をバッファ回
路を介して前記タイミング発生部からの制御信号出力に
よって制御し、前記制御された画像データの書込み、読
出しを順次行うための３フィールド分のフィールドメモ
リを備えた画像信号表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63332919A JPH02173789A (ja) | 1988-12-27 | 1988-12-27 | 画像信号表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63332919A JPH02173789A (ja) | 1988-12-27 | 1988-12-27 | 画像信号表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02173789A true JPH02173789A (ja) | 1990-07-05 |
Family
ID=18260272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63332919A Pending JPH02173789A (ja) | 1988-12-27 | 1988-12-27 | 画像信号表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02173789A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011135748A1 (en) | 2010-04-30 | 2011-11-03 | Aquaecos Ltd. | Membrane-electrode assembly, electrolytic cell using the same, method and apparatus for producing ozone water, method for disinfection and method for wastewater or waste fluid treatment |
-
1988
- 1988-12-27 JP JP63332919A patent/JPH02173789A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011135748A1 (en) | 2010-04-30 | 2011-11-03 | Aquaecos Ltd. | Membrane-electrode assembly, electrolytic cell using the same, method and apparatus for producing ozone water, method for disinfection and method for wastewater or waste fluid treatment |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2577926B2 (ja) | 画像データの書き込み及び読み出し方法 | |
| JPH0620292B2 (ja) | 時間軸修正機能を有する映像信号回路 | |
| JPH02173789A (ja) | 画像信号表示装置 | |
| US5216756A (en) | Luminance interspersion type waveform display apparatus | |
| JPH07327116A (ja) | 画像入出力制御装置 | |
| JPH0547174A (ja) | マルチポートメモリ | |
| JPS63131176A (ja) | 画像表示装置 | |
| JP2918049B2 (ja) | ピクチャ・イン・ピクチャのための記憶方法 | |
| JPH04117085A (ja) | 画像データのレート変換装置 | |
| JP3145477B2 (ja) | 子画面表示回路 | |
| KR960015590B1 (ko) | 고속 데이타 메모리 장치 | |
| JPS6073675A (ja) | メモリ制御装置 | |
| JPS59206881A (ja) | デイスプレイ装置 | |
| JP2512945B2 (ja) | 画像メモリ装置 | |
| JPH0619737B2 (ja) | メモリアクセス装置 | |
| JPH11266426A (ja) | メモリ制御装置 | |
| JPS6349984A (ja) | 画像処理装置 | |
| JPH0832874A (ja) | ４画面表示装置 | |
| JPH0348518B2 (ja) | ||
| JPH08106430A (ja) | データ転送方法 | |
| JPS63256991A (ja) | 編集記憶装置 | |
| JPH01146197A (ja) | ディジタル画像メモリ装置 | |
| JPS62220990A (ja) | イメ−ジフレ−ムメモリ | |
| JPH042283A (ja) | 画像縮小装置 | |
| JPS60154782A (ja) | 挿入画像信号作成装置 |