JPH01146197A - ディジタル画像メモリ装置 - Google Patents
ディジタル画像メモリ装置Info
- Publication number
- JPH01146197A JPH01146197A JP87306582A JP30658287A JPH01146197A JP H01146197 A JPH01146197 A JP H01146197A JP 87306582 A JP87306582 A JP 87306582A JP 30658287 A JP30658287 A JP 30658287A JP H01146197 A JPH01146197 A JP H01146197A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- video signal
- address
- memory cell
- cell array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 claims abstract description 31
- 230000001360 synchronised effect Effects 0.000 claims description 2
- 230000011664 signaling Effects 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 13
- 150000001875 compounds Chemical class 0.000 abstract 2
- 239000002131 composite material Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Landscapes
- Image Input (AREA)
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明はディジタル化した映像信号を格納する半導体画
像メモリに関するものである。
像メモリに関するものである。
〈従来の技術〉
従来ディジタル化した映像信号を格納する方法として、
垂直同期信号と水平同期信号を含んだ複合映像信号をＡ
／Ｄ変換器を用いてディジタル信金として格納する第１
の方法と、同期信号を含まない映像信号のみをディジタ
ル信号化して格納する第２の方法がある。
垂直同期信号と水平同期信号を含んだ複合映像信号をＡ
／Ｄ変換器を用いてディジタル信金として格納する第１
の方法と、同期信号を含まない映像信号のみをディジタ
ル信号化して格納する第２の方法がある。
上記第１の方法に適した画像メモリの一例を第２図に示
す。第２図において、メモリ２１は％ＸＩハ Ｙ２方向でアドレスをアクセスさ奇るメモリである。２
２はＸ方向のデータ書き込みアドレスおよびデータ読み
出しアドレスを発生するセレクタである。このセレクタ
２２は各行のメモリセル２３をＸ方向に１つずつ順にア
クセスする。２４ハＹ方向のデータ書き込みアドレスお
よびデータ読み出しアドレスを発生するカウンタである
。このカウンタ２４はメモリセル２３をＹ方向に１行ず
つ順にアクセスする。セレクタ２２がＸ方向のアドレス
を発生するための基準となるクロックＳＣＫとしては、
映像信号のサンプリング周波数ｎ−ｆｓｃ（ｎは自然数
、ｆｓｃは色副搬送波周波数）と同じ周波数を持てばよ
い。セレクタ２２はクロックＳＣＫが入力されるたびに
Ｘ方向のアドレスを１つずつ更新する。Ｘ方向の最上位
アドレスが発生した後にクロックＳＣＫが入力されると
、セレクタ２２はクリアされてＸ方向の最下位アドレス
が選択される。同時にセレクタ２２はパルスＢＦをカウ
ンタ２４に与えＹ方向のアドレスを１つ更新する。以上
の動作により外部クロックＳＣＫのみによってメモリセ
ルアレイの先頭アドレスから順次アクセスすることがで
きる。なお、カウンタ２４とセレクタ２２を同時にクリ
アするためのパルスＲ９Ｔとしては、垂直同期信号に同
期した外部制御信号を用いる。
す。第２図において、メモリ２１は％ＸＩハ Ｙ２方向でアドレスをアクセスさ奇るメモリである。２
２はＸ方向のデータ書き込みアドレスおよびデータ読み
出しアドレスを発生するセレクタである。このセレクタ
２２は各行のメモリセル２３をＸ方向に１つずつ順にア
クセスする。２４ハＹ方向のデータ書き込みアドレスお
よびデータ読み出しアドレスを発生するカウンタである
。このカウンタ２４はメモリセル２３をＹ方向に１行ず
つ順にアクセスする。セレクタ２２がＸ方向のアドレス
を発生するための基準となるクロックＳＣＫとしては、
映像信号のサンプリング周波数ｎ−ｆｓｃ（ｎは自然数
、ｆｓｃは色副搬送波周波数）と同じ周波数を持てばよ
い。セレクタ２２はクロックＳＣＫが入力されるたびに
Ｘ方向のアドレスを１つずつ更新する。Ｘ方向の最上位
アドレスが発生した後にクロックＳＣＫが入力されると
、セレクタ２２はクリアされてＸ方向の最下位アドレス
が選択される。同時にセレクタ２２はパルスＢＦをカウ
ンタ２４に与えＹ方向のアドレスを１つ更新する。以上
の動作により外部クロックＳＣＫのみによってメモリセ
ルアレイの先頭アドレスから順次アクセスすることがで
きる。なお、カウンタ２４とセレクタ２２を同時にクリ
アするためのパルスＲ９Ｔとしては、垂直同期信号に同
期した外部制御信号を用いる。
一方、上記第２の方法では、再生された映像信号と外部
よシ供給される水平同期信号との同期を精度良く揃える
ため、メモリの一行を映像信号の一走査線に対応させる
のが一般的である。この方法に適した画像メモリの一例
を第３図に示す。第３図において、３１はメモリ、３２
はＸ方向のアトレスヲ発生スるセレクタ、３３はメモリ
セル、３４はＹ方向のアドレスを発生するカウンタであ
る。セレクタ３２は、クロックＳＣＫが入力されるたび
にＸ方向のアドレスを１つずつ更新する。
よシ供給される水平同期信号との同期を精度良く揃える
ため、メモリの一行を映像信号の一走査線に対応させる
のが一般的である。この方法に適した画像メモリの一例
を第３図に示す。第３図において、３１はメモリ、３２
はＸ方向のアトレスヲ発生スるセレクタ、３３はメモリ
セル、３４はＹ方向のアドレスを発生するカウンタであ
る。セレクタ３２は、クロックＳＣＫが入力されるたび
にＸ方向のアドレスを１つずつ更新する。
カウンタ３４がＹ方向のアドレスを発生するための基準
となるパルスＬＲ５Ｔとしては、複合映像信号から分離
された水平同期パルスＨＤが使われる。この場合、カウ
ンタ３４は水平同期パルスＨＤが１個入力されるたびに
、Ｙ方向のアドレスを１つずつ更新する。また、同時に
セレクタ３２をクリアする。したがって、Ｘ、Ｙ方向の
アドレスの発生は、水平同期パルスｆ（Ｄによって制御
され、しかも、Ｙ方向のアドレスの更新は、１水平走査
期間間隔でなされる。なお、カウンタ３４とセレクタ３
２を同時にクリアするためのパルス〈発明が解決しよう
とする問題点〉 映像信号の順次走査に合わせたアドレス発生口Ｕを内蔵
する画像メモリにおいて、メモリセルアレイの先頭から
順次書き込み読み出しを行なう動作と、メモリセルアレ
イの一行を映像信号の一走査線に対応させて書き込み読
み出しを行なう動作とを同一半導体装置で実現すること
はできなかった。本発明の目的は、上記動作を同一半導
体装置で実現することにより、複合映像信号を格納する
方法と同期信号を含まない映像信号を格納する方法のい
ずれにも対応できる画像メモリを提供することにある。
となるパルスＬＲ５Ｔとしては、複合映像信号から分離
された水平同期パルスＨＤが使われる。この場合、カウ
ンタ３４は水平同期パルスＨＤが１個入力されるたびに
、Ｙ方向のアドレスを１つずつ更新する。また、同時に
セレクタ３２をクリアする。したがって、Ｘ、Ｙ方向の
アドレスの発生は、水平同期パルスｆ（Ｄによって制御
され、しかも、Ｙ方向のアドレスの更新は、１水平走査
期間間隔でなされる。なお、カウンタ３４とセレクタ３
２を同時にクリアするためのパルス〈発明が解決しよう
とする問題点〉 映像信号の順次走査に合わせたアドレス発生口Ｕを内蔵
する画像メモリにおいて、メモリセルアレイの先頭から
順次書き込み読み出しを行なう動作と、メモリセルアレ
イの一行を映像信号の一走査線に対応させて書き込み読
み出しを行なう動作とを同一半導体装置で実現すること
はできなかった。本発明の目的は、上記動作を同一半導
体装置で実現することにより、複合映像信号を格納する
方法と同期信号を含まない映像信号を格納する方法のい
ずれにも対応できる画像メモリを提供することにある。
〈問題点を解決するための手段〉
外部制御信号によ）、メモリセルアレイの先頭から順次
書き込み読み出しを行なう動作と、メモリセルアレイの
一行を映像信号の一走査線に対応させて書き込み読み出
しを行なう動作とを切り換える。
書き込み読み出しを行なう動作と、メモリセルアレイの
一行を映像信号の一走査線に対応させて書き込み読み出
しを行なう動作とを切り換える。
〈実施例〉
本発明の実施例を第１図に示す。
図において、１１はメモリ、１２はＸ方向のアドレスを
発生するセレクタ、１３はメモリセル、１４はＹ方向の
アドレスを発生するカウンタ、１５はＢＦＩ信号および
ＩＮＣ信号を入力としＢＦ２信号を出力とするアンドゲ
ート、１６はＩＮＣ信号を入力としＩＮＣ信号を出力と
するインバータ、１７はＬＲ５Ｔ信号およびＩＮＣ信号
を入力としＬＲ５ＴＩ信号を出力とするアンドゲートで
ある。セレクタ１２はクロックＳＣＫが入力されるたび
にＸ方向のアドレスを１つずつ更新する。Ｘ方向の最上
位アドレスが発生した後にクロックＳＣＫが入力される
とＢＦＩ信号が出力される。この時、外部制御信号ＩＮ
Ｃが“Ｈ″であれば、アンドゲート１５を通じてＢＦ２
信号が発生し、セレクタ１２はクリアされてＸ方向の最
下位アドレスが選択され、同時にカウンタ１４はＹ方向
のアドレスを１つ更新する。また、この時＼「Ｗで信号
は“Ｌｌであるため、ＬＲ５Ｔ信号が入力されてもアン
ドゲート１７の出力ＬＲ５ＴＩ信号は発生しない。一方
、外部制御信号ＩＮＣが“Ｌ″であれば、ＢＦＩ信号が
発生してもアンドゲート１５の出力ＢＦ２は発生しない
。°よた、この時ＩＮＣ信号は“Ｈ”であるため、ＬＲ
５Ｔ（ｌｉｆｆ号が入力されるとアンドゲート１７を通
じてＬＲ５ＴＩ信号が発生し、カウンタ１４はＹ方向の
アドレスを１つ更新し、セレクタ１２はクリアされてＸ
方向の最下位アドレスが選択される。いずｎの場合にも
Ｒ５Ｔ信号が入力されるとカウンタ１４およびセレクタ
１２は同時にクリアされる。
発生するセレクタ、１３はメモリセル、１４はＹ方向の
アドレスを発生するカウンタ、１５はＢＦＩ信号および
ＩＮＣ信号を入力としＢＦ２信号を出力とするアンドゲ
ート、１６はＩＮＣ信号を入力としＩＮＣ信号を出力と
するインバータ、１７はＬＲ５Ｔ信号およびＩＮＣ信号
を入力としＬＲ５ＴＩ信号を出力とするアンドゲートで
ある。セレクタ１２はクロックＳＣＫが入力されるたび
にＸ方向のアドレスを１つずつ更新する。Ｘ方向の最上
位アドレスが発生した後にクロックＳＣＫが入力される
とＢＦＩ信号が出力される。この時、外部制御信号ＩＮ
Ｃが“Ｈ″であれば、アンドゲート１５を通じてＢＦ２
信号が発生し、セレクタ１２はクリアされてＸ方向の最
下位アドレスが選択され、同時にカウンタ１４はＹ方向
のアドレスを１つ更新する。また、この時＼「Ｗで信号
は“Ｌｌであるため、ＬＲ５Ｔ信号が入力されてもアン
ドゲート１７の出力ＬＲ５ＴＩ信号は発生しない。一方
、外部制御信号ＩＮＣが“Ｌ″であれば、ＢＦＩ信号が
発生してもアンドゲート１５の出力ＢＦ２は発生しない
。°よた、この時ＩＮＣ信号は“Ｈ”であるため、ＬＲ
５Ｔ（ｌｉｆｆ号が入力されるとアンドゲート１７を通
じてＬＲ５ＴＩ信号が発生し、カウンタ１４はＹ方向の
アドレスを１つ更新し、セレクタ１２はクリアされてＸ
方向の最下位アドレスが選択される。いずｎの場合にも
Ｒ５Ｔ信号が入力されるとカウンタ１４およびセレクタ
１２は同時にクリアされる。
以上のように、ＩＮＣ信号が“Ｈ′の場合には、メモリ
セルアレイの先頭から順次書き込み読み出しを行なう。
セルアレイの先頭から順次書き込み読み出しを行なう。
一方、ＩＮＣ信号″Ｌ′の場合には、水平同期パルスＨ
ＤをＬＲ３Ｔ信号として入力すれば、メモリセルアレイ
の一行を映像信号の一走査線に対応させることができる
。
ＤをＬＲ３Ｔ信号として入力すれば、メモリセルアレイ
の一行を映像信号の一走査線に対応させることができる
。
〈発明の効果〉
以上詳細に説明したように、本発明によれば、複合映像
信号を格納する方法と、同期信号を含まない映像信号を
格納する方法のいずれにも対応できる画像メモリを提供
することができる。
信号を格納する方法と、同期信号を含まない映像信号を
格納する方法のいずれにも対応できる画像メモリを提供
することができる。
第１図は本発明画像メモリの一実施例の構成図であり１
第２図および第３図は従来の画像メモリの例の構成図で
ある。 符号の説明 １１：メモリ、 １２：セレクタ、 １３：メモリセ
）ｌ １４：カウンタ、 １５：アンドゲート、 １
６：インバータ、 １７：アンドゲート、 ＩＮＣ：外
部制御信号。 代理人 弁理士 杉 山 毅 至（他１名）’ＩＩ図 Ｆ 第２図 第３図
第２図および第３図は従来の画像メモリの例の構成図で
ある。 符号の説明 １１：メモリ、 １２：セレクタ、 １３：メモリセ
）ｌ １４：カウンタ、 １５：アンドゲート、 １
６：インバータ、 １７：アンドゲート、 ＩＮＣ：外
部制御信号。 代理人 弁理士 杉 山 毅 至（他１名）’ＩＩ図 Ｆ 第２図 第３図
Claims (1)
- １、映像信号の順次走査に合わせたアドレス発生回路を
内蔵し、水平同期信号に同期した第１の外部制御信号に
よって前記アドレス発生回路を制御することによりメモ
リセルアレイの一行をディジタル化した映像信号の一走
査線に対応させて書き込み読み出しを行なう動作と、水
平同期信号とは無関係にメモリセルアレイの先頭アドレ
スから順次書き込み読み出しを行なう動作とを、第２の
外部制御信号により切り換えて行なうことを特徴とする
ディジタル画像メモリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62306582A JPH0748300B2 (ja) | 1987-12-02 | 1987-12-02 | ディジタル画像メモリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62306582A JPH0748300B2 (ja) | 1987-12-02 | 1987-12-02 | ディジタル画像メモリ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01146197A true JPH01146197A (ja) | 1989-06-08 |
| JPH0748300B2 JPH0748300B2 (ja) | 1995-05-24 |
Family
ID=17958796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62306582A Expired - Fee Related JPH0748300B2 (ja) | 1987-12-02 | 1987-12-02 | ディジタル画像メモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0748300B2 (ja) |
-
1987
- 1987-12-02 JP JP62306582A patent/JPH0748300B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0748300B2 (ja) | 1995-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4743970A (en) | Picture transformation memory | |
| JPH0636311B2 (ja) | ２重ポートｖｒａｍメモリ | |
| JPH0474387A (ja) | 半導体記憶装置 | |
| JPH0681304B2 (ja) | 方式変換装置 | |
| US5654773A (en) | Picture storage device separates luminance signal into even number and odd number data and separates two channel color signal into former half pixels and latter half pixels | |
| KR100194922B1 (ko) | 화면비 변환장치 | |
| JPH0620292B2 (ja) | 時間軸修正機能を有する映像信号回路 | |
| JPH01146197A (ja) | ディジタル画像メモリ装置 | |
| JPS62208766A (ja) | 映像合成装置 | |
| JPS58217076A (ja) | 画像記憶装置 | |
| JPS6214190A (ja) | ビデオメモリ | |
| JPH06325566A (ja) | メモリ内フレームデータのアドレシング方式 | |
| JPS63156291A (ja) | 画像メモリ | |
| JP2917285B2 (ja) | 画像メモリ装置 | |
| JPH02173789A (ja) | 画像信号表示装置 | |
| JPS6349984A (ja) | 画像処理装置 | |
| MXPA00005911A (es) | Aparato de formacion de imagenes que tiene funcion de memoria de video. | |
| JPH0681276B2 (ja) | 画像メモリ装置 | |
| JPH11266426A (ja) | メモリ制御装置 | |
| JPS61182380A (ja) | ２画面テレビ受信機 | |
| JPH03136585A (ja) | 画像メモリ制御回路 | |
| JPH03283876A (ja) | リアルタイム画像処理装置 | |
| JPH01166269A (ja) | 画像メモリ | |
| JPS59165176A (ja) | 画像処理装置 | |
| JPH04172688A (ja) | Ｆｉｆｏ型半導体メモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |