JPH02168637A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02168637A JPH02168637A JP32428088A JP32428088A JPH02168637A JP H02168637 A JPH02168637 A JP H02168637A JP 32428088 A JP32428088 A JP 32428088A JP 32428088 A JP32428088 A JP 32428088A JP H02168637 A JPH02168637 A JP H02168637A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- resin
- semiconductor device
- sealing resin
- mounting piece
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000011347 resin Substances 0.000 claims abstract description 44
- 229920005989 resin Polymers 0.000 claims abstract description 44
- 238000007789 sealing Methods 0.000 claims abstract description 38
- 239000000725 suspension Substances 0.000 claims abstract description 6
- 239000002184 metal Substances 0.000 abstract 4
- 230000000717 retained effect Effects 0.000 abstract 2
- 238000000465 moulding Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000001721 transfer moulding Methods 0.000 description 2
- 230000009194 climbing Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Injection Moulding Of Plastics Or The Like (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Moulds For Moulding Plastics Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、リードフレームを樹脂封止して成る電力用等
の半導体装置の製造方法に関する。
の半導体装置の製造方法に関する。
〈従来技術〉
従来の樹脂封止型の電力用半導体装置の製造方法につい
て説明する。
て説明する。
まず、第８図の如く、横枠１と、該横枠１に一端が支持
された複数のリード端子２，３．４と、該複数のリード
端子２，３．４のうち載置片吊りリード端子４に設けら
れた半導体素子載置片５と、該載置片５を連結支持する
載置片吊りタイバー６と、前記各リード端子２，３．４
を連結するリード吊りタイバー７とから成るリードフレ
ーム８に、半導体素子９をグイボンドし、ボンディング
ワイヤーＩＯにより内部結線を施して回路形成する。
された複数のリード端子２，３．４と、該複数のリード
端子２，３．４のうち載置片吊りリード端子４に設けら
れた半導体素子載置片５と、該載置片５を連結支持する
載置片吊りタイバー６と、前記各リード端子２，３．４
を連結するリード吊りタイバー７とから成るリードフレ
ーム８に、半導体素子９をグイボンドし、ボンディング
ワイヤーＩＯにより内部結線を施して回路形成する。
そして、第９図の如く、リードフレーム８をモールド金
型１１．１２にセットアツプ後、横枠１とタイバー６．
７とを支持し、封止樹脂１３を用いてトランスファーモ
ールド法により樹脂封止する。この樹脂封止後の状態を
第１０図に示す。
型１１．１２にセットアツプ後、横枠１とタイバー６．
７とを支持し、封止樹脂１３を用いてトランスファーモ
ールド法により樹脂封止する。この樹脂封止後の状態を
第１０図に示す。
その後、タイバー６．７を切断して第１１図の如き半導
体装置が完成する。
体装置が完成する。
なお、第１０図中１４は封止樹脂１３により形成された
外装、１５は放熱板取付用ビス孔である。
外装、１５は放熱板取付用ビス孔である。
〈 発明が解決しようとする問題点 〉しかし、従来の
樹脂封止型の電力用半導体装置の製造方法では、第８図
の如く、リードフレーム８に載置片吊りタイバー６が設
けられているので、リードフレーム８を樹脂封止した後
にタイバー６を切断しても、第２図の如く、タイバー６
の切断片６ａが露出する。
樹脂封止型の電力用半導体装置の製造方法では、第８図
の如く、リードフレーム８に載置片吊りタイバー６が設
けられているので、リードフレーム８を樹脂封止した後
にタイバー６を切断しても、第２図の如く、タイバー６
の切断片６ａが露出する。
このため、半導体装置に放熱板を取付けたとき、タイバ
ー６の切断片６ａと放熱板との絶縁耐圧に制約が生じ、
絶縁シートが必要となる。
ー６の切断片６ａと放熱板との絶縁耐圧に制約が生じ、
絶縁シートが必要となる。
そこで、本発明は、上記問題点に鑑み、放熱板の取付時
に絶縁シートを必要とせず、かつ放熱板と高絶縁耐圧を
有する半導体装置の提供を目的とする。
に絶縁シートを必要とせず、かつ放熱板と高絶縁耐圧を
有する半導体装置の提供を目的とする。
〈 問題点を解決するための手段 〉
本発明による問題点解決手段は、第１〜５図の如く、載
置片吊りリード端子２９のみに支持された半導体素子載
置片３０を有するリードフレーム２１に、半導体素子２
０を搭載し、該リードフレーム２１をモールド金型３４
．３５およびこの金型３４３５内に突出する位置決めピ
ン３６．３７により支持し、封止樹脂２２を射出後、該
封止樹脂２２が半硬化状態になったときに前記位置決め
ピン３６．３７を成形品の表面まで持ち上げる製造方法
である。
置片吊りリード端子２９のみに支持された半導体素子載
置片３０を有するリードフレーム２１に、半導体素子２
０を搭載し、該リードフレーム２１をモールド金型３４
．３５およびこの金型３４３５内に突出する位置決めピ
ン３６．３７により支持し、封止樹脂２２を射出後、該
封止樹脂２２が半硬化状態になったときに前記位置決め
ピン３６．３７を成形品の表面まで持ち上げる製造方法
である。
〈作用〉
上記問題点解決手段において、成形時に位置決めピン３
６．３７により載置片３０を支持しているので、従来の
ようにリードフレーム２１に載置片３０を連結する載置
片吊りタイバーを設けなくても、金型３４，３５内で載
置片３０を移動させることなく位置決めできる。そして
、位置決めピン３６．３７は、封止樹脂２２が半硬化状
態になったときに成形品の表面まで持ち上げるので、リ
ードフレームを完全に樹脂封止した半導体装置が完成す
る。
６．３７により載置片３０を支持しているので、従来の
ようにリードフレーム２１に載置片３０を連結する載置
片吊りタイバーを設けなくても、金型３４，３５内で載
置片３０を移動させることなく位置決めできる。そして
、位置決めピン３６．３７は、封止樹脂２２が半硬化状
態になったときに成形品の表面まで持ち上げるので、リ
ードフレームを完全に樹脂封止した半導体装置が完成す
る。
したがって、リードフレームの出力部を除きその他の部
分が露出することがなく、半導体装置に放熱板を取付け
る際に絶縁シートが不要となり、かつ放熱板と高絶縁耐
圧を有する半導体装置を得ることができる。
分が露出することがなく、半導体装置に放熱板を取付け
る際に絶縁シートが不要となり、かつ放熱板と高絶縁耐
圧を有する半導体装置を得ることができる。
〈実施例〉
以下、本発明の一実施例について図面により説明する。
第１図は本発明の一実施例を示す半導体装置の製造方法
における樹脂封止前のリードフレームの状態を示す平面
図、第２図は同じくモールド金型内に封止樹脂を射出し
た状態を示す断面図、第３図は同じくモールド金型内で
封止樹脂が半硬化した状態を示す断面図、第４図は同じ
くモールド金型内で封止樹脂が硬化した状態を示す断面
図、第５図は封止樹脂の粘度と成形時間の関係を示す図
、第６図は同じくその製造方法において樹脂封止後の状
態を示す平面図、第７図（ａ）は同じくその半導体装置
の完成品を示す側面図、第７図（ｂ）は同じくその断面
図である。
における樹脂封止前のリードフレームの状態を示す平面
図、第２図は同じくモールド金型内に封止樹脂を射出し
た状態を示す断面図、第３図は同じくモールド金型内で
封止樹脂が半硬化した状態を示す断面図、第４図は同じ
くモールド金型内で封止樹脂が硬化した状態を示す断面
図、第５図は封止樹脂の粘度と成形時間の関係を示す図
、第６図は同じくその製造方法において樹脂封止後の状
態を示す平面図、第７図（ａ）は同じくその半導体装置
の完成品を示す側面図、第７図（ｂ）は同じくその断面
図である。
まず、本発明の樹脂封止型の電力用半導体装置の構造に
ついて説明する。
ついて説明する。
第７図（ａＸｂ）の如く、半導体素子２０と、該半導体
素子２０が搭載されるリードフレーム２１と、該リード
フレーム２Ｉを封止樹脂２２により樹脂封止されて成る
外装２３とから構成され、前記リードフレーム２１がそ
の出力部２１ａを除いて外装２３により完全に覆われて
いる。
素子２０が搭載されるリードフレーム２１と、該リード
フレーム２Ｉを封止樹脂２２により樹脂封止されて成る
外装２３とから構成され、前記リードフレーム２１がそ
の出力部２１ａを除いて外装２３により完全に覆われて
いる。
なお、第７図（ａ）（ｂ）中、２４は放熱板取付用ビス
孔、２５は半導体素子２０とリードフレーム２１とを内
部結線するボンディングワイヤーである。
孔、２５は半導体素子２０とリードフレーム２１とを内
部結線するボンディングワイヤーである。
前記リードフレーム２１は、第１図の如く、前記横枠２
６と、該横枠２６に一端が示されたリード端子２７，２
８．２９と、該リード端子２７．２８．２９のうち載置
片吊りリード端子２９のみに支持された半導体素子２０
が搭載される載置片３０と、前記各リード端子２７，２
８．２９のみを連結支持するリード吊りタイバー３１と
から回路パターンを形成している。
６と、該横枠２６に一端が示されたリード端子２７，２
８．２９と、該リード端子２７．２８．２９のうち載置
片吊りリード端子２９のみに支持された半導体素子２０
が搭載される載置片３０と、前記各リード端子２７，２
８．２９のみを連結支持するリード吊りタイバー３１と
から回路パターンを形成している。
前記リード端子２７．２８は、前記載置片吊りリード端
子２９を挟んで対向配置されるとともに、前記半導体素
子２０とボンディングワイヤー２５により内部結線され
ている。
子２９を挟んで対向配置されるとともに、前記半導体素
子２０とボンディングワイヤー２５により内部結線され
ている。
該載置片吊りリード端子２９の先端には、前記載置片３
０が一体形成され、該載置片３０は、第１〜４図の如く
、放熱効果が向上するように肉厚に形成された載置片本
体３２と、該本体３２の略中央に形成されたモールド金
型挿入用孔３３とから成る。
０が一体形成され、該載置片３０は、第１〜４図の如く
、放熱効果が向上するように肉厚に形成された載置片本
体３２と、該本体３２の略中央に形成されたモールド金
型挿入用孔３３とから成る。
次に、本発明半導体装置の製造方法について説明する。
まず、第１図の如く、半導体素子２０をリード端子２９
の載置片３０にグイボンドし、半導体素子２０とリード
端子２７．２８とをボンディングワイヤー２５により内
部結線を施し回路形成する。
の載置片３０にグイボンドし、半導体素子２０とリード
端子２７．２８とをボンディングワイヤー２５により内
部結線を施し回路形成する。
そして、リードフレーム２１を、第２図の如く、下面モ
ールド金型３４にセットアツプ後、上面モールド金型３
５の凸部３５ａを金型挿入用孔３３に挿入して横枠２０
およびリード端子２７，２８゜２９を支持し、さらにモ
ールド金型３４．３５内から突出した位置決めピン３６
．３７で載置片３０の一端部３０ａ、３０ｂを支持し、
モールド金型３４．３５内に封止樹脂２２をトランスフ
ァーモールド法により射出する。
ールド金型３４にセットアツプ後、上面モールド金型３
５の凸部３５ａを金型挿入用孔３３に挿入して横枠２０
およびリード端子２７，２８゜２９を支持し、さらにモ
ールド金型３４．３５内から突出した位置決めピン３６
．３７で載置片３０の一端部３０ａ、３０ｂを支持し、
モールド金型３４．３５内に封止樹脂２２をトランスフ
ァーモールド法により射出する。
このように、位置決めピン３６．３７によりリード端子
２９のみに支持された載置片３０を支持しているので、
従来のようにリードフレーム２１に載置片３０を連結す
る載置片吊りタイバーを設けなくても、モールド金型３
４．３５内で載置片３０を移動させることなく位置決め
できる。
２９のみに支持された載置片３０を支持しているので、
従来のようにリードフレーム２１に載置片３０を連結す
る載置片吊りタイバーを設けなくても、モールド金型３
４．３５内で載置片３０を移動させることなく位置決め
できる。
その後、封止樹脂２２の硬化前に位置決めピン３６．３
７を、第３図の如く、成形品の表面まで持ち上げる。
７を、第３図の如く、成形品の表面まで持ち上げる。
この位置決めピン３６．３７を持ち上げるタイミングは
、封止樹脂の粘度と成形時間とに依存する。すなわち、
第５図の如く、封止樹脂２２を射出して成形時間Ａの範
囲までは、封止樹脂２２の粘度が低いため、第２図の如
く、位置決めピン３６．３７で載置片３０を支持する。
、封止樹脂の粘度と成形時間とに依存する。すなわち、
第５図の如く、封止樹脂２２を射出して成形時間Ａの範
囲までは、封止樹脂２２の粘度が低いため、第２図の如
く、位置決めピン３６．３７で載置片３０を支持する。
そして、封止樹脂２２が半硬化状態となる成形時間Ｂの
範囲になったときに、第３図の如く、位置決めピン３６
゜３７を成形品の表面まで持ち上げる。このとき、位置
決めピン３６．３７を持ち上げても封止樹脂２２の粘度
がある程度高くなっている（半硬化状態）ため載置片３
０は動かない。そして、成形時間Ｃの範囲になると、第
４図の如く、封止樹脂２２は硬化する。
範囲になったときに、第３図の如く、位置決めピン３６
゜３７を成形品の表面まで持ち上げる。このとき、位置
決めピン３６．３７を持ち上げても封止樹脂２２の粘度
がある程度高くなっている（半硬化状態）ため載置片３
０は動かない。そして、成形時間Ｃの範囲になると、第
４図の如く、封止樹脂２２は硬化する。
そして、樹脂封止後、タイバー３１を切断して第７図（
ａＸｂ）の如き半導体装置が完成する。
ａＸｂ）の如き半導体装置が完成する。
このように、封止樹脂２２を射出後、位置決めピン３６
．３７を封止樹脂２２の半硬化状態のときに成形品表面
まで持ち上げることにより、第７図（ａ）の如く、リー
ドフレーム２１の出力ｇ５２１ａを除いて完全に樹脂封
止できる。
．３７を封止樹脂２２の半硬化状態のときに成形品表面
まで持ち上げることにより、第７図（ａ）の如く、リー
ドフレーム２１の出力ｇ５２１ａを除いて完全に樹脂封
止できる。
したがって、半導体装置に放熱板を取付ける際に絶縁シ
ートが不要となり、かつ放熱板と高絶縁耐圧を有する半
導体装置を得ることができる。
ートが不要となり、かつ放熱板と高絶縁耐圧を有する半
導体装置を得ることができる。
なお、本発明は、上記実施例に限定されるものではなく
、本発明の範囲内で上記実施例に多くの修正および変更
を加え得ることは勿論である。
、本発明の範囲内で上記実施例に多くの修正および変更
を加え得ることは勿論である。
〈発明の効果〉
以上の説明から明らかな通り、本発明によると、成形時
に位置決めピンに上り載置片を支持しているので、従来
のようにリードフレームに載置片を連結する載置片吊り
タイバーを設けなくても、金型内で載置片を移動させる
ことなく位置決めできる。
に位置決めピンに上り載置片を支持しているので、従来
のようにリードフレームに載置片を連結する載置片吊り
タイバーを設けなくても、金型内で載置片を移動させる
ことなく位置決めできる。
そして、位置決めピンは、封止樹脂が半硬化状態になっ
たときに成形品の表面まで持ち上げるので、リードフレ
ームを完全に樹脂封止した半導体装置が完成する。
たときに成形品の表面まで持ち上げるので、リードフレ
ームを完全に樹脂封止した半導体装置が完成する。
したがって、リードフレームの出力部を除きその他の部
分が露出することがなく、半導体装置に放熱板を取付け
る際に絶縁シートか不要となり、かつ放熱板と高絶縁耐
圧を有する半導体装置を得ることかできるといった優れ
た効果がある。
分が露出することがなく、半導体装置に放熱板を取付け
る際に絶縁シートか不要となり、かつ放熱板と高絶縁耐
圧を有する半導体装置を得ることかできるといった優れ
た効果がある。
第１図は本発明の一実施例を示す半導体装置の製造方法
における樹脂封止前のリードフレームの状態を示す平面
図、第２図は同じくモールド金型内に封止樹脂を射出し
た状態を示す断面図、第３図は同じくモールド金型内で
封止樹脂が半硬化した状態を示す断面図、第４図は同じ
くモールド金型内で封止樹脂が硬化した状態を示す断面
図、第５図は封止樹脂の粘度と成形時間の関係を示す図
、第６図は同じくその製造方法において樹脂封止後の状
態を示す平面図、第７図（ａ）は同じくその半導体装置
の完成品を示す側面図、第７図（ｂ）は同じくその断面
図、第８図は従来の半導体装置の製造方法における樹脂
封止前のリードフレームの状態を示す平面図、第９図は
同じくリードフレームをモールド金型に固定した状態を
示す断面図、第１Ｏ図は同じく樹脂封止後の状態を示す
平面図、第１１図は同じくその半導体装置の完成品を示
す側面図である。 ２０；半導体素子、２１コリートフレーム、２２封止樹
脂、２６；横枠、２７，２８，２９：リード端子、３０
：載置片、３１：タイバー、３４，３５：モールド金型
、３６．３７：位置決めピン。 出 願 人 シャープ株式会社
における樹脂封止前のリードフレームの状態を示す平面
図、第２図は同じくモールド金型内に封止樹脂を射出し
た状態を示す断面図、第３図は同じくモールド金型内で
封止樹脂が半硬化した状態を示す断面図、第４図は同じ
くモールド金型内で封止樹脂が硬化した状態を示す断面
図、第５図は封止樹脂の粘度と成形時間の関係を示す図
、第６図は同じくその製造方法において樹脂封止後の状
態を示す平面図、第７図（ａ）は同じくその半導体装置
の完成品を示す側面図、第７図（ｂ）は同じくその断面
図、第８図は従来の半導体装置の製造方法における樹脂
封止前のリードフレームの状態を示す平面図、第９図は
同じくリードフレームをモールド金型に固定した状態を
示す断面図、第１Ｏ図は同じく樹脂封止後の状態を示す
平面図、第１１図は同じくその半導体装置の完成品を示
す側面図である。 ２０；半導体素子、２１コリートフレーム、２２封止樹
脂、２６；横枠、２７，２８，２９：リード端子、３０
：載置片、３１：タイバー、３４，３５：モールド金型
、３６．３７：位置決めピン。 出 願 人 シャープ株式会社
Claims (1)
- 載置片吊りリード端子のみに支持された半導体素子載置
片を有するリードフレームに、半導体素子を搭載し、該
リードフレームをモールド金型およびこの金型内に突出
する位置決めピンにより支持し、封止樹脂を射出後、該
封止樹脂が半硬化状態になつたときに前記位置決めピン
を成形品の表面まで持ち上げることを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63324280A JP2596995B2 (ja) | 1988-12-21 | 1988-12-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63324280A JP2596995B2 (ja) | 1988-12-21 | 1988-12-21 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02168637A true JPH02168637A (ja) | 1990-06-28 |
| JP2596995B2 JP2596995B2 (ja) | 1997-04-02 |
Family
ID=18164041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63324280A Expired - Fee Related JP2596995B2 (ja) | 1988-12-21 | 1988-12-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2596995B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014065176A (ja) * | 2012-09-25 | 2014-04-17 | Yoshii Denshi Kogyo:Kk | インサート成形品の製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60130129A (ja) * | 1983-12-16 | 1985-07-11 | Nec Corp | 絶縁型半導体素子の樹脂封止方法 |
| JPS6362239A (ja) * | 1986-08-27 | 1988-03-18 | エスジ−エス・マイクロエレットロニカ・エス・ピ−・エ− | プラスチックカプセル封じ半導体デバイスの製造方法 |
| JPS63159422A (ja) * | 1986-12-23 | 1988-07-02 | Sumitomo Bakelite Co Ltd | 半導体用絶縁樹脂ペ−スト |
-
1988
- 1988-12-21 JP JP63324280A patent/JP2596995B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60130129A (ja) * | 1983-12-16 | 1985-07-11 | Nec Corp | 絶縁型半導体素子の樹脂封止方法 |
| JPS6362239A (ja) * | 1986-08-27 | 1988-03-18 | エスジ−エス・マイクロエレットロニカ・エス・ピ−・エ− | プラスチックカプセル封じ半導体デバイスの製造方法 |
| JPS63159422A (ja) * | 1986-12-23 | 1988-07-02 | Sumitomo Bakelite Co Ltd | 半導体用絶縁樹脂ペ−スト |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014065176A (ja) * | 2012-09-25 | 2014-04-17 | Yoshii Denshi Kogyo:Kk | インサート成形品の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2596995B2 (ja) | 1997-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11260856A (ja) | 半導体装置及びその製造方法並びに半導体装置の実装構造 | |
| US6677665B2 (en) | Dual-die integrated circuit package | |
| US4910581A (en) | Internally molded isolated package | |
| JPH02168637A (ja) | 半導体装置の製造方法 | |
| JPH03108745A (ja) | 半導体装置 | |
| JPS60189940A (ja) | 樹脂封止型半導体装置の製法 | |
| JPH02230761A (ja) | リードフレームおよびこれを利用した半導体装置 | |
| JPH0283961A (ja) | 半導体装置の製造方法、それにより得られる半導体装置およびそれに用いる半導体ウエハ | |
| JPH04284656A (ja) | 樹脂封止形半導体装置およびリードフレーム | |
| JP2596995C (ja) | ||
| JPH0332048A (ja) | 半導体装置 | |
| JP2917556B2 (ja) | 絶縁物封止型電子部品の製造方法 | |
| JPS5978537A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH0236281Y2 (ja) | ||
| JPH02202042A (ja) | 樹脂封止型半導体装置 | |
| JPH11340400A (ja) | 半導体装置およびその製造方法並びにそれに使用されるリードフレーム | |
| KR200159005Y1 (ko) | 리드온칩 반도체 패키지 | |
| KR100364842B1 (ko) | 반도체 패키지 및 그의 제조 방법 | |
| JPH01179351A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH02156559A (ja) | 混成集積回路 | |
| JPH01315149A (ja) | 半導体装置の製造方法 | |
| KR200186000Y1 (ko) | 반도체 리드프레임 탑재판 구조 | |
| JP3109919B2 (ja) | 樹脂封止型半導体装置の製造方法及び金型 | |
| JPH04192351A (ja) | 半導体装置及びその形成方法 | |
| JPH0468546A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |