JPH0216595A - Plasma display device - Google Patents
Plasma display deviceInfo
- Publication number
- JPH0216595A JPH0216595A JP63167523A JP16752388A JPH0216595A JP H0216595 A JPH0216595 A JP H0216595A JP 63167523 A JP63167523 A JP 63167523A JP 16752388 A JP16752388 A JP 16752388A JP H0216595 A JPH0216595 A JP H0216595A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- period
- address
- hold
- scanning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003989 dielectric material Substances 0.000 claims description 3
- 230000000295 complement effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010187 selection method Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、プラズマディスプレイ装置に関し、特に、Ａ
Ｃリフレッシュ形プラズマディスプレイ（ＦＤＰ）装置
に関する。ものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a plasma display device, and in particular, to a plasma display device.
This invention relates to a C refresh type plasma display (FDP) device. It is something.
従来、この種のＡＣリフレッシュ形のプラズマディスプ
レイ（ＦＤＰ）装置として、絶縁体及び、放電空間を介
して互いに対向する外部電極群のいずれか一方の電極群
に印加される電圧波形が、時分割されたパルス状であり
、他方の電極群には、前記一方の電極群に印加された電
圧波形に対して、点灯させる時には、逆位相のパルス電
圧を印加し、点灯させない時には、同位相の電圧を印加
することによって安定な動作を示すことが、特公昭５５
−４８３１８号公報に示されている。Conventionally, in this type of AC refresh type plasma display (FDP) device, a voltage waveform applied to either one of an insulator and an external electrode group facing each other across a discharge space is time-divided. When the voltage waveform applied to the one electrode group is to be turned on, a pulse voltage of the opposite phase is applied to the other electrode group, and when the voltage waveform is not to be turned on, a voltage of the same phase is applied to the other electrode group. It was discovered in 1987 that stable operation was achieved by applying
It is shown in the publication No.-48318.
この装置の駆動方法は一般にフェーズセレクト法と呼ば
れているが、これを改良した新しい駆動方法を用いた装
置が特公昭６１−１７３１０４号公報で示されている。The driving method for this device is generally called the phase selection method, and an improved device using a new driving method is disclosed in Japanese Patent Publication No. 61-173104.
第３図は従来の技術の一例を示すタイミングチヤードで
ある。FIG. 3 is a timing chart showing an example of a conventional technique.
すなわち、表示の有無によって、従来のフェーズセレク
ト法と同様に行電極に印加される電圧の波形と逆相、同
相の波形電圧が列電極に印加される期間と行電極に印加
される電圧の波形と全く関係のない電圧が列電極に印加
される期間とを、−走査期間に含んでおり、従来のフェ
ーズセレクト法と同様の電圧が印加される期間に消費さ
れる電力は、従来のフェーズセレクト法と同一であるが
、行電極に印加される電圧の波形と全く関係のない電圧
、即ち直流電圧が列電極に印加されている期間に消費さ
れる電力は、列電極間に消費される電力が無視できる程
度になることから、結局総消費電力の低減をはかること
ができるという装置である。In other words, depending on the presence or absence of display, the waveform of the voltage applied to the row electrodes and the period in which the waveform voltage is applied to the column electrodes and the waveform of the voltage applied to the row electrodes are different in phase or in phase with the waveform of the voltage applied to the row electrodes, as in the conventional phase selection method. The -scanning period includes a period in which a completely unrelated voltage is applied to the column electrodes, and the power consumed during the period in which the same voltage is applied as in the conventional phase select method is However, the power consumed during the period when a voltage completely unrelated to the waveform of the voltage applied to the row electrodes, that is, a DC voltage, is applied to the column electrodes is the power consumed between the column electrodes. Since the amount of power consumption becomes negligible, this device can ultimately reduce the total power consumption.
上述した従来のプラズマディスプレイ装置は、走査電極
に印加するパルス状電圧の電位差が、走査期間中のアド
レス期間及びホールド期間で同じであった為、点灯・消
灯を決めるアドレス期間のパルス状電圧を上げると、放
電を維持するホールド期間のパルス状電圧も上がり、点
灯すべきでない非選択ドツトが、ホールド期間のパルス
状電圧により放電を開始してしまうという欠点がっな。In the conventional plasma display device described above, the potential difference of the pulsed voltage applied to the scanning electrode is the same during the address period and the hold period during the scanning period, so the pulsed voltage is increased during the address period that determines whether to turn on or off. Then, the pulsed voltage during the hold period that maintains the discharge also increases, and unselected dots that should not be lit start discharging due to the pulsed voltage during the hold period.
また、周知のようにＡＣリフレッシュ形駆動方式を用い
た装置においては、−走査期間中の放電パルス数が多い
程、輝度が明るくなる為、ホールド期間の走査電極に印
加されるパルス状電圧の周波数は、アドレス期間のそれ
より高くしであるのが普通である。Furthermore, as is well known, in a device using an AC refresh drive system, the brightness becomes brighter as the number of discharge pulses during the scan period increases, so the frequency of the pulsed voltage applied to the scan electrode during the hold period increases. is usually higher than that of the address period.
ところが、ホールド期間の走査側のパルス状電圧による
非選択ドツトの放電開始を回避するようホールド期間を
短くし、アドレス期間を長くすると、上記理由により放
電パルス数が減り、輝度の低下を招いてしまうという欠
点があった。However, if the hold period is shortened and the address period is lengthened in order to avoid the start of discharge of non-selected dots due to the pulsed voltage on the scanning side of the hold period, the number of discharge pulses decreases for the above-mentioned reasons, resulting in a decrease in brightness. There was a drawback.
本発明のプラズマディスプレイ装置は、電極が誘電体で
被覆されているプラズマディスプレイパネルの一方の走
査電極群に時分割的に順次電圧を印加し、走査しておき
、それぞれの走査電極に印加される電圧に同期して、他
のデータ側電極群にデータの有無にしたがって電圧を印
加して駆動されるプラズマディスプレイ装置に於いて、
少くとも一走査期間中にアドレス状態で表示を行わせる
期間とホールド状態で表示を行わせる期間とを含み、更
に、ホールド状態の期間走査電極に印加される電圧をア
ドレス状態の期間のそれに対し低くしたことを特徴とす
る。In the plasma display device of the present invention, a voltage is sequentially applied in a time-division manner to one scanning electrode group of a plasma display panel whose electrodes are covered with a dielectric material to perform scanning, and voltage is applied to each scanning electrode. In a plasma display device that is driven by applying a voltage to other data-side electrode groups according to the presence or absence of data in synchronization with the voltage,
At least one scanning period includes a period in which display is performed in an address state and a period in which display is performed in a hold state, and further, the voltage applied to the scan electrode during the hold state is lower than that during the address state. It is characterized by what it did.
なおここで言うアドレス状態及びホールド状態は次のよ
うに定義される。即ち、一つの走査電極が選択されてい
る一走査期間中に走査電極に印加されるパルス状電圧と
同期し、しかも表示させるべきセルに対応するデータ側
電極には逆相、表示すべきでないセルに対応するデータ
側電極には同相のパルス状電圧を印加して表示を行う期
間の状態をアドレス状態、及びデータ側電極に印加され
ていたパルス状電圧をとめて、アドレス状態で作られた
荷電粒子と走査電極に印加されるパルス状電圧のみで駆
動される期間の状態をホールド状態と定義する。Note that the address state and hold state referred to here are defined as follows. That is, in synchronization with the pulsed voltage applied to the scan electrode during one scan period when one scan electrode is selected, and in addition, the data side electrode corresponding to the cell to be displayed has an opposite phase, and the cell that should not be displayed is synchronized with the pulse voltage applied to the scan electrode. The state during which a pulsed voltage of the same phase is applied to the data-side electrode corresponding to the display is called the address state, and the pulsed voltage that had been applied to the data-side electrode is stopped, and the charge created in the address state is called the address state. A state during a period in which the particles are driven only by pulsed voltages applied to the scanning electrodes is defined as a hold state.
次、に図面を参照して詳細に説明する。 Next, a detailed description will be given with reference to the drawings.
第１図は、本発明の実施例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of the present invention.
プラズマディスプレイ１と走査電極群の駆動回路２と、
データ電極群駆動回路３と、データを貯えるラッチ４と
、−時的にデータを貯えるためのシフトレジスター５と
、走査電極を順次シフトさせるためのシフトレジスター
６がら構成されている。a plasma display 1 and a driving circuit 2 for a scanning electrode group;
It is comprised of a data electrode group drive circuit 3, a latch 4 for storing data, a shift register 5 for temporarily storing data, and a shift register 6 for sequentially shifting scan electrodes.
走査電極に印加されるパルス状電圧は駆動回路２の最終
段のコンブリメンタルな回路で作り出される。The pulsed voltage applied to the scanning electrodes is generated by a combinational circuit at the final stage of the drive circuit 2.
一方アドレス・ホールド・セレクト信号１９によって制
御される電源制御回路２０により、アドレス時間にはＶ
ｏをホールド時間にはＶＨを出力する電圧Ｖ２が駆動回
路２の電源に接続される。On the other hand, the power supply control circuit 20 controlled by the address hold select signal 19 controls the voltage at the address time.
During the hold time, the voltage V2 that outputs VH is connected to the power supply of the drive circuit 2.
これらによりコンブリメンタルな回路で作り出される波
高値はアドレス時間にはＶｏとなり、ホールド時間には
ＶＨとなる。The peak value created by the combinational circuit is Vo during the address time and VH during the hold time.
また駆動回路２の入力信号は、シフトレジスタ６の出力
と外部から入力される高周波パルス１０とがアンドゲー
トで混合される。外部から入力される高周波パルスと最
終段の駆動回路の出力回路は逆相となるが周波数は同一
であり、この高周波パルスを適当に選ぶことによって任
意のパルス状電圧をパネルに印加することが可能である
。Further, the input signal of the drive circuit 2 is a mixture of the output of the shift register 6 and the high frequency pulse 10 inputted from the outside using an AND gate. The high-frequency pulse input from the outside and the output circuit of the final stage drive circuit are in opposite phase, but the frequency is the same, and by appropriately selecting this high-frequency pulse, it is possible to apply any pulsed voltage to the panel. It is.
シフトレジスタ６には走査データ１１．走査クロック１
２に入力され、走査データ１１が走査クロックで順次転
送され順次駆動部２のアンドゲートに送られる。The shift register 6 stores scanning data 11. scan clock 1
2, the scan data 11 is sequentially transferred using the scan clock and is sequentially sent to the AND gate of the drive section 2.
一方、データ電極用駆動回路もコンブリメンタル回路で
構成され、エクスクル−シブオア回路の出力が入力され
、駆動回路でインバートされる。On the other hand, the data electrode drive circuit is also constituted by a combinational circuit, and the output of the exclusive OR circuit is inputted and inverted by the drive circuit.
ドツトデータ入力１７とデータシフトクロック１８でシ
フトレジスタ５に入力されたデータはラッチパルス１６
でラッチ４に転送される。それぞれのラッチ出力は駆動
回路３中のラフスフルーシブオア回路に入力され、外部
から入力される高周波パルス１５と混合される。ラッチ
４の出力がない場合にはエクスクル−シブオア回路の出
力は外部から入力される高周波パルス１５と逆相になり
、出力回路のパルス電圧は同相になる。反対にラッチ４
の出力がある場合にはエクスクル−シブオア回路の出力
は外部から入力される高周波パルス１５と同相になり出
力回路のパルス電圧は逆相となる。The data input to the shift register 5 by the dot data input 17 and the data shift clock 18 is the latch pulse 16.
is transferred to latch 4. Each latch output is input to a rough fluctuating OR circuit in the drive circuit 3, and mixed with a high frequency pulse 15 input from the outside. When there is no output from the latch 4, the output of the exclusive OR circuit is in opposite phase to the high frequency pulse 15 inputted from the outside, and the pulse voltage of the output circuit is in phase. On the other hand, latch 4
When there is an output, the output of the exclusive OR circuit will be in phase with the high frequency pulse 15 inputted from the outside, and the pulse voltage of the output circuit will be in opposite phase.
ホールドモーデで必要なりＣ電圧は高周波パルス１５を
直流にすることによって得られる。ホールドモードで必
要な周波数変換は外部から入力される高周波パルス１０
の周波数を切りかえることによって実現できる。The C voltage required in the hold mode can be obtained by making the high frequency pulse 15 a direct current. The frequency conversion required in hold mode is a high frequency pulse 10 input from the outside.
This can be achieved by switching the frequency of
第２図は第１図に示すプラズマディスプレイ装置の電圧
配置のタイミングチャートである。FIG. 2 is a timing chart of the voltage arrangement of the plasma display device shown in FIG.
本発明の装置に用いられるプラズマディスプレイパネル
は誘電体で被覆された電極群をもつ二枚のガラス板を、
電極群が互いに対向し、それぞれの電極群は直交し、交
点が表示の発光点となるように設計されている。The plasma display panel used in the device of the present invention has two glass plates each having a group of electrodes covered with a dielectric material.
The electrode groups are designed to face each other, intersect perpendicularly, and the intersection becomes a light emitting point for display.
こプラズマディスプレイパネルの駆動方法については、
既に特公昭５５−４８３１８号公報及び特公昭６１−１
７３１０１号公報他に詳しく述べられているので、本明
細書では省略する。For information on how to drive this plasma display panel,
Special Publication No. 55-48318 and Special Publication No. 61-1
Since it is described in detail in Japanese Patent No. 73101 and elsewhere, it will be omitted in this specification.
第２図において、１−Ａは第り行の走査電極に印加され
るパルス状電圧、１−Ｂは第ｍ列のデータ電極に印加さ
れるパルス状電圧、１−Ｃは第ｎ列のデータ電極に印加
されるパルス状電圧、１−りは（Ｌ行２ｍ列）セルに印
加される電圧の状態。In FIG. 2, 1-A is a pulsed voltage applied to the scan electrode of the second row, 1-B is a pulsed voltage applied to the data electrode of the m-th column, and 1-C is the data of the n-th column. Pulsed voltage applied to the electrode, 1-ri is the state of the voltage applied to the cell (L row, 2m column).
１−Ｅは（Ｌ行、ｎ列）セルに印加される電圧の状態で
ある。また、Ｈは一走査期間を表わし、ａはアドレス期
間、ｂはホールド期間を表わしている。1-E is the state of the voltage applied to the cell (L row, n column). Furthermore, H represents one scanning period, a represents an address period, and b represents a hold period.
第２図と第３図で違うのは、各図中、Ｖｌ（で表わされ
るホールド期間に走査電極に印加される電圧のみであり
、他は全く同じである。The only difference between FIG. 2 and FIG. 3 is the voltage applied to the scanning electrode during the hold period represented by Vl (in each figure), and the others are exactly the same.
さて、本発明による装置に印加される電圧は、ＶＨの値
が従来の装置で■Ｈ＝ｖｏであるのに対し、Ｖ ）Ｉ
＜ Ｖ。となっている。Now, the voltage applied to the device according to the present invention is V)I, whereas the value of VH is ■H=vo in the conventional device.
<V. It becomes.
消灯時のデータ電極に印掛されるパルス状電圧は１−Ｃ
，２＝Ｃであり、走査電極に印加されるパルス状電圧１
−Ａ、２−Ａとの合成の電圧波形は１−Ｅ、２−Ｅとな
る。The pulse voltage applied to the data electrode when the light is turned off is 1-C.
, 2=C, and the pulsed voltage 1 applied to the scanning electrode
The combined voltage waveforms of -A and 2-A are 1-E and 2-E.
これは、（Ｌ行、ｎ列）の消灯すべきセルに印加されて
いる電圧であり、１−Ｅと２−Ｅを比べると、アドレス
期間は全く同じであるがホールド期間に印加される電圧
は、本発明による１−Ｈの方が低くなっている。This is the voltage applied to the cell to be turned off (row L, column n). Comparing 1-E and 2-E, the address period is exactly the same, but the voltage applied during the hold period is lower for 1-H according to the present invention.
故にホールド期間のパルス状電圧のみによる非ｊ！！択
ドツトの放電開始を回避し、表示動作を安定することが
できる。Therefore, non-j! due only to the pulsed voltage during the hold period! ! The display operation can be stabilized by avoiding the start of discharge of selected dots.
次にアドレス期間の走査電極に印加するパルス状電圧の
電位差を上げるメリットを以下に述べる。Next, the merits of increasing the potential difference of the pulsed voltage applied to the scanning electrodes during the address period will be described below.
まず第１に放電させるべきセルにかかるパルス状電圧の
電位差Ｖ。＋Ｖｌが大きくなり、放電しやすくなる。よ
って放電電流が増えることにより放電−回あたりの放出
される光量も増える。すなわち輝度が上がる。First, the potential difference V of the pulsed voltage applied to the cell to be discharged. +Vl increases, making it easier to discharge. Therefore, as the discharge current increases, the amount of light emitted per discharge also increases. In other words, the brightness increases.
一方、走査側の電圧昇圧は、アドレス期間の消灯セルに
かかる電位差の昇圧をも意味するが、これについては、
データ側電極に印加する電圧を上げることによりその影
響を充分吸収することができる。さらにデータ側の電圧
の昇圧へ、点灯セルにかかる電位差の昇圧をも意味して
いる。On the other hand, voltage boosting on the scanning side also means boosting the potential difference applied to unlit cells during the address period, but regarding this,
The influence can be sufficiently absorbed by increasing the voltage applied to the data side electrode. Furthermore, it also means boosting the voltage on the data side and boosting the potential difference applied to the lit cells.
結局、点灯・消灯を決めるアドレス期間に各セルにかか
る電圧は、点灯時には充分高く、消灯時には充分低くす
ることができ、従来と比べてアドレスパルス数を減らす
ことが可能になる。As a result, the voltage applied to each cell during the address period that determines whether to turn on or off can be made sufficiently high when turned on and sufficiently low when turned off, making it possible to reduce the number of address pulses compared to the conventional art.
一般に、ホールド期間のパルスの周波数はアドレス期間
のそれより高いので、アドレスパルス数を減らすとアド
レス十ホールド期間の総パルス数を増やすことができ、
輝度アップが可能となる。Generally, the frequency of pulses in the hold period is higher than that in the address period, so reducing the number of address pulses can increase the total number of pulses in the address and hold periods.
Brightness can be increased.
以上説明したように、本発明は、ホールド期間に走査電
極に印加されるパルス状電圧の電位差をアドレス期間の
それに対し低くすることによって表示動作の安定化及び
輝度のアップをはかれるという効果がある。As described above, the present invention has the effect of stabilizing the display operation and increasing the brightness by lowering the potential difference between the pulsed voltages applied to the scanning electrodes during the hold period compared to that during the address period.
第１図は本発明の一実施例を示すブロック図、第２図は
第１図の電圧配置のタイミングチャート、第３図は従来
の一例を示すタイミングチャートである。
１・・・プラズマディスプレイ、２・・・打電極群駆動
回路、３・・・列電極群駆動回路、４・・・データを貯
えるラッチ、５，６・・・シフトレジスタ、１０・・・
高周波パルス、１１・・・走査用のデータ、１２・・・
走査クロック、１５・・・高周波パルス、１６・・・ラ
ッチパルス、１７・・・ドツトデータ入力、１８・・・
データシフトクロック、１９・・・アドレス・ホールド
・セレクト信号、２０・・・電源制御回路、
１−Ａ、２−Ａ・・・第り行の走査電極に印加されるパ
ルス状電圧、１−Ｂ、２−Ｂ・・・第ｍ列のデータ電極
に印加されるパルス状電圧、１−Ｃ，２−Ｃ・・・第ｎ
列のデータ電極に印加されるパルス状電圧、１〜Ｄ、２
−Ｄ・・・（Ｌ行９ｍ列）セルに印加される電圧の状態
、１−Ｅ、２−Ｅ・・・（Ｌ行、０列）セルに印加され
る電圧の状態。FIG. 1 is a block diagram showing an embodiment of the present invention, FIG. 2 is a timing chart of the voltage arrangement shown in FIG. 1, and FIG. 3 is a timing chart showing a conventional example. DESCRIPTION OF SYMBOLS 1... Plasma display, 2... Electrode group drive circuit, 3... Column electrode group drive circuit, 4... Latch for storing data, 5, 6... Shift register, 10...
High frequency pulse, 11... data for scanning, 12...
Scanning clock, 15...High frequency pulse, 16...Latch pulse, 17...Dot data input, 18...
Data shift clock, 19...Address hold select signal, 20...Power supply control circuit, 1-A, 2-A...Pulse voltage applied to scanning electrode of second row, 1-B , 2-B... Pulse voltage applied to the m-th column data electrode, 1-C, 2-C... n-th column
Pulsed voltage applied to column data electrodes, 1-D, 2
-D... (L row, 9m column) State of the voltage applied to the cell, 1-E, 2-E... (L row, 0 column) State of the voltage applied to the cell.
Claims (1)
パネルの一方の走査電極群に時分割的に順次電圧を印加
し、走査しておき、それぞれの走査電極に印加される電
圧に同期して、他のデータ側電極群にデータの有無にし
たがって電圧を印加して駆動されるプラズマディスプレ
イ装置に於いて、少くとも一走査期間中にアドレス状態
で表示を行わせる期間とホールド状態で表示を行わせる
期間とを含み、更に、ホールド状態の期間走査電極に印
加される電圧をアドレス状態の期間のそれに対し低くし
たことを特徴とするプラズマディスプレイ装置。A voltage is sequentially applied in a time-division manner to one scanning electrode group of a plasma display panel whose electrodes are covered with a dielectric material, and the other scanning electrodes are scanned in synchronization with the voltage applied to each scanning electrode. In a plasma display device that is driven by applying a voltage to a data-side electrode group according to the presence or absence of data, at least one scanning period includes a period in which display is performed in an address state and a period in which display is performed in a hold state. A plasma display device further comprising: a voltage applied to the scan electrode during a hold state period is lower than that during an address state period.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63167523A JPH0216595A (en) | 1988-07-04 | 1988-07-04 | Plasma display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63167523A JPH0216595A (en) | 1988-07-04 | 1988-07-04 | Plasma display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0216595A true JPH0216595A (en) | 1990-01-19 |
Family
ID=15851276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63167523A Pending JPH0216595A (en) | 1988-07-04 | 1988-07-04 | Plasma display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0216595A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5222301A (en) * | 1990-11-16 | 1993-06-29 | Diatop Corporation | Cutting head for a cord type mower |
| US5311665A (en) * | 1990-11-16 | 1994-05-17 | Diatop Corporation | Cutting head for a cord type mower |
-
1988
- 1988-07-04 JP JP63167523A patent/JPH0216595A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5222301A (en) * | 1990-11-16 | 1993-06-29 | Diatop Corporation | Cutting head for a cord type mower |
| US5311665A (en) * | 1990-11-16 | 1994-05-17 | Diatop Corporation | Cutting head for a cord type mower |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5231382A (en) | Plasma display apparatus | |
| KR20000023483A (en) | Method and apparatus for driving plasma display panel uneffected by the display load amount | |
| US4859910A (en) | Plasma display apparatus | |
| KR20020077015A (en) | Method and device for driving ac type pdp | |
| US5003228A (en) | Plasma display apparatus | |
| JP2000276107A (en) | Driving device for plasma display panel and its driving method | |
| EP0752696A2 (en) | Method of memory-driving a DC gaseous discharge panel and circuitry therefor | |
| JPH0216595A (en) | Plasma display device | |
| JP2745548B2 (en) | Driving method of plasma display | |
| US8040333B2 (en) | Type of radial circuit used as LCD drivers | |
| JP2576160B2 (en) | Plasma display device | |
| JP2003122295A (en) | Plasma display device | |
| JPH04128786A (en) | Display device | |
| JP2748749B2 (en) | Driving method of plasma display | |
| JP2751266B2 (en) | Driving method of plasma display | |
| JPH02275493A (en) | Plasma display device | |
| JP2751267B2 (en) | Driving method of plasma display | |
| JPH0134393B2 (en) | ||
| JPH0990900A (en) | Control method for plasma display panel driving circuit | |
| JP2576112B2 (en) | Plasma display device | |
| JP2528195B2 (en) | AC plasma display display device | |
| JPH04181989A (en) | Driving method for plasma display panel | |
| JPH05265392A (en) | Display device | |
| JPH01314294A (en) | Method of driving plasma display panel | |
| JPH0799461B2 (en) | Driving method of display device and driving output inverter |