JPH02159063A - Solid-state image-sensing device - Google Patents
Solid-state image-sensing deviceInfo
- Publication number
- JPH02159063A JPH02159063A JP63314299A JP31429988A JPH02159063A JP H02159063 A JPH02159063 A JP H02159063A JP 63314299 A JP63314299 A JP 63314299A JP 31429988 A JP31429988 A JP 31429988A JP H02159063 A JPH02159063 A JP H02159063A
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- region
- register section
- section
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010410 layer Substances 0.000 claims description 22
- 238000002955 isolation Methods 0.000 claims description 21
- 238000003384 imaging method Methods 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 8
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 239000002344 surface layer Substances 0.000 claims description 6
- 239000011159 matrix material Substances 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 claims 2
- 239000012535 impurity Substances 0.000 claims 2
- 238000005036 potential barrier Methods 0.000 abstract description 12
- 230000009467 reduction Effects 0.000 abstract description 2
- 238000000926 separation method Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、電荷転送素子（ＣＣＤ）を用いた固体撮像装
置に係わり、特に転送電極形状の改良をはかった固体撮
像装置に関する。[Detailed Description of the Invention] [Object of the Invention] (Industrial Application Field) The present invention relates to a solid-state imaging device using a charge transfer device (CCD), and particularly to a solid-state imaging device with an improved transfer electrode shape. Regarding.
（従来の技術）
近年、各種監視用テレビジョンや高品位テレビジョン等
のカメラとして、各種の固体撮像装置が用いられている
。これら固体撮像装置のうちで、現在インターライン転
送型ＣＣＤイメージセンサが広く使用されている。(Prior Art) In recent years, various solid-state imaging devices have been used as cameras for various surveillance televisions, high-definition televisions, and the like. Among these solid-state imaging devices, interline transfer type CCD image sensors are currently widely used.
インターライン転送型ＣＣＤイメージセンサの１画素構
成を第４図に示す。半導体基板１０の表面層に蓄積ダイ
オード２０．転送チャネル（ＣＣＤチャネル）３０及び
素子分離層４０（４Ｌ 、 ４０２ ）が形成され、さ
らに基板ＩＯ上にはフィールドシフトゲート５ｏ及び転
送電極６０（６０１、６０２、８０３、６０４）が形成
されている。FIG. 4 shows a pixel configuration of an interline transfer type CCD image sensor. A storage diode 20 is provided on the surface layer of the semiconductor substrate 10. A transfer channel (CCD channel) 30 and element isolation layers 40 (4L, 402) are formed, and furthermore, a field shift gate 5o and transfer electrodes 60 (601, 602, 803, 604) are formed on the substrate IO.
光電変換により発生した信号電荷は蓄積ダイオード２０
に蓄積され、ダイオード２０に蓄積された信号電荷は、
フィールドシフトゲート５０をＯＮすることにより垂直
レジスタ部の転送チャネル内３０に読出される。そして
、転送電極６０に適当なりロックパルスを印加すること
により、信号電荷は転送チャネル３０内を上方向に転送
される。The signal charge generated by photoelectric conversion is transferred to the storage diode 20.
The signal charge accumulated in the diode 20 is
By turning on the field shift gate 50, the data is read into the transfer channel 30 of the vertical register section. Then, by applying an appropriate lock pulse to the transfer electrode 60, the signal charge is transferred upward within the transfer channel 30.
なお、蓄積ダイオード２０と転送チャネル３０とは、フ
ィールドシフトゲート５０の下を除いて素子分離層４０
で分離されている。Note that the storage diode 20 and the transfer channel 30 are connected to the element isolation layer 40 except under the field shift gate 50.
separated by.
ところで、このようなインターライン転送型ＣＣＤイメ
ージセンサの画素を微細化していくと、転送チャネル３
０内を転送される信号電荷の転送効率が劣化するという
問題が生じる。この原因を、以下に説明する。By the way, as the pixels of such an interline transfer type CCD image sensor are miniaturized, the transfer channel 3
A problem arises in that the transfer efficiency of signal charges transferred within 0 is degraded. The cause of this will be explained below.
第５図（ａ）は第４図の矢視Ａ−Ａ断面及びポテンシャ
ル分布を示す模式図、第５図（ｂ）は第４図の矢視Ｂ−
Ｂ断面及びポテンシャル分布を示す模式図である。Ａ−
Ａ断面では、ｐ型半導体基板ＩＯ上に設けられたｎ型の
転送チャネル３゜が、ｐ＋型素子分離層４０． 、４０
□で両側を挟まれている。Ｂ−Ｂ断面では、これとは異
なりｎ型の転送チャネル３０が、一方を素子分離層４０
゜で他方をフィールドシフトゲート５０の下の読出しチ
ャネルで挟まれている。転送チャネル幅が広い場合は、
転送チャネル３０内のポテンシャルは素子分離層４０の
影響を受は難く、図中実線で示すように略４角のポテン
シャル井戸が形成される。そして、第５図（ａ）（ｂ）
共にポテンシャルの最深部がｖＰｗで等しい。この場合
は、転送電極６０に適当な駆動パルスを印加することに
より、転送効率の良い信号電荷の転送ができる。FIG. 5(a) is a schematic diagram showing the cross section taken along arrow A-A in FIG. 4 and the potential distribution, and FIG. 5(b) is a schematic diagram showing arrow B--
It is a schematic diagram showing a B cross section and potential distribution. A-
In cross-section A, an n-type transfer channel 3° provided on a p-type semiconductor substrate IO is connected to a p+-type element isolation layer 40. , 40
It is sandwiched on both sides by □. In the B-B cross section, unlike this, the n-type transfer channel 30 has one side connected to the element isolation layer 40.
The other side is sandwiched by the readout channel below the field shift gate 50. If the transfer channel width is wide,
The potential within the transfer channel 30 is hardly affected by the element isolation layer 40, and a substantially square potential well is formed as shown by the solid line in the figure. And Fig. 5(a)(b)
In both cases, the deepest part of the potential is equal to vPw. In this case, by applying an appropriate drive pulse to the transfer electrode 60, signal charges can be transferred with high transfer efficiency.
しかし、画素を微細化して転送チャネル幅が狭くなると
、転送チャネル３０のポテンシャルが素子分離層４０の
影響を受け、図示するようにポテンシャルの最深部が変
化してくる。これを狭チャネル効果と呼ぶ。また、フィ
ールドシフトゲート５０下の読出しチャネルは、素子分
離層４０に比べて転送チャネル３０のポテンシャルに与
える影響が小さいため、第５図（ａ） （ｂ）のポテン
シャルの最深部がそれぞれＶ ＰＮ＋ Ｖ ＰＮ
となり、ΔＶＰＮの差ができてしまう。However, when pixels are miniaturized and the transfer channel width becomes narrower, the potential of the transfer channel 30 is influenced by the element isolation layer 40, and the deepest part of the potential changes as shown in the figure. This is called the narrow channel effect. Furthermore, since the readout channel under the field shift gate 50 has less influence on the potential of the transfer channel 30 than the element isolation layer 40, the deepest part of the potential in FIGS. P.N.
This results in a difference in ΔVPN.
第６図は、転送チャネル３０のうち両側が素子分離層４
０で挟まれた領域Ｉと、片側が素子分離層４０．他方が
フィー°ルドシフトゲート５０で挟まれた領域■を示し
ている。転送方向の矢視Ｃ−Ｃ断面を示したのが第７図
（ａ）である。転送電極６０□、６０．に等しい電圧を
印加したときの転送方向に沿ったポテンシャルは第７図
（ｂ）に示すように、領域Ｉで深く領域■で浅い分布と
なる。転送電極６０□に高レベルの電圧、転送電極６０
、に低レベルの電圧を印加し、６０３−６０□の信号電
荷転送を行うと、第７図（ｃ）に示すようにポテンシャ
ル段差ΔＶＰＮの約半分のポテンシャ／Ｌ／／＜リアが
でき、信号電荷の転送にロスが生じる。そして、この信
号電荷のロスはＣＣＤイメージセンサの画質の劣化を招
く。In FIG. 6, both sides of the transfer channel 30 are provided with element isolation layers 4.
0 and an element isolation layer 40.0 on one side. The other side shows a region (3) sandwiched between field shift gates 50. FIG. 7(a) shows a cross section taken along the line C--C in the transfer direction. Transfer electrode 60□, 60. As shown in FIG. 7(b), the potential along the transfer direction when a voltage equal to is applied has a deep distribution in region I and a shallow distribution in region . High level voltage on transfer electrode 60□, transfer electrode 60
When a low level voltage is applied to , and a signal charge of 603-60□ is transferred, a potential /L//< rear, which is about half of the potential step ΔVPN, is created as shown in FIG. 7(c), and the signal Loss occurs in charge transfer. This signal charge loss causes deterioration of the image quality of the CCD image sensor.
（発明が解決しようとする課題）
このように従来、画素を微細化し転送チャネル幅が狭く
なると、素子分離層の影響で転送チャネルにポテンシャ
ルバリアが発生し、これが転送効率を低下させる要因と
なり、ひいては画質の劣化を招く問題があった。(Problem to be Solved by the Invention) Conventionally, when pixels are miniaturized and the transfer channel width becomes narrower, a potential barrier is generated in the transfer channel due to the effect of the element isolation layer, which becomes a factor that reduces transfer efficiency, and eventually There was a problem that caused deterioration in image quality.
本発明は、上記事情を考慮してなされたもので、その目
的とするところは、画素を微細化して転送チャネル幅を
狭くしても、転送チャネルにポテンシャルバリアが発生
するのを防止することができ、転送効率の向上及び画質
の向上をはかり得る固体撮像装置を提供することにある
。The present invention has been made in consideration of the above circumstances, and its purpose is to prevent potential barriers from occurring in the transfer channel even if the width of the transfer channel is narrowed by miniaturizing the pixels. The object of the present invention is to provide a solid-state imaging device that can improve transfer efficiency and image quality.
［発明の構成］
（課題を解決するための手段）
本発明の骨子は、狭チャネル効果に起因するポテンシャ
ル段差ΔＶＰＮが隣接する転送電極にそれぞれ低レベル
、高レベルの電圧を印加したときに効果的に相殺される
ように、転送電極の一＋１而パターンを改良したことに
ある。[Structure of the Invention] (Means for Solving the Problems) The gist of the present invention is that the potential step difference ΔVPN caused by the narrow channel effect becomes effective when low-level and high-level voltages are applied to adjacent transfer electrodes, respectively. The reason is that the 1+1 pattern of the transfer electrodes has been improved so that the transfer electrodes are offset.
即ち本発明は、半導体基板上にマトリックス状に配置さ
れ光電変換により得られた信号電荷を蓄積する蓄積ダイ
オードと、これらの蓄積ダイオードに隣接して縦列状に
複数本配置され該ダイオードに蓄積された信号電荷を垂
直方向に転送する垂直レジスタ部と、これらの垂直レジ
スタ部の端に接続され該レジスタ部を転送された信号電
荷を水平方向に転送する水平レジスタ部と、前記蓄積ダ
イオードと垂直レジスタ部との間に配置され該ダイオー
ドに蓄積された信号電荷を垂直レジスタ部に読出す信号
読出し部とを備えた固体撮像装置において、前記垂直レ
ジスタ部を、前記基板の表面層に形成されたＣＣＤチャ
ネルと、このＣＣＤチャネル上に形成された複数の転送
電極とから構成し、且つ該転送電極の端部の少なくとも
一部を電荷転送方向に対して斜めに配置するようにした
ものである。That is, the present invention includes storage diodes arranged in a matrix on a semiconductor substrate to accumulate signal charges obtained by photoelectric conversion, and a plurality of storage diodes arranged in a column adjacent to these storage diodes to accumulate signal charges in the diodes. a vertical register section that transfers signal charge in the vertical direction; a horizontal register section that is connected to the ends of these vertical register sections and that transfers the signal charge transferred in the register section in the horizontal direction; and the storage diode and the vertical register section. and a signal readout section disposed between the diode and the signal readout section for reading out the signal charge accumulated in the diode to the vertical register section, the vertical register section is connected to a CCD channel formed in a surface layer of the substrate. and a plurality of transfer electrodes formed on the CCD channel, and at least a part of the end of the transfer electrode is arranged obliquely with respect to the charge transfer direction.
（作 用）
前記第７図（ｂ）（ｃ）から判るように、ポテンシャル
バリアが生じる理由は、ポテンシャル段差ΔｖＰＮが発
生している領域ａに比べ転送電極に電圧を印加するため
に生じるポテンシャル差が発生している領域すが狭いか
らである。従って、この領域すを広げることにより、ポ
テンシャルバリアを打消すことが可能とな−る。本発明
によれば、転送電極の端を転送方向に対して傾けている
ので、結果として領域すを広げることになり、ポテンシ
ャルバリアを打消すことができる。(Function) As can be seen from FIGS. 7(b) and (c) above, the reason why a potential barrier occurs is because of the potential difference caused by applying voltage to the transfer electrode compared to region a where a potential step difference ΔvPN occurs. This is because the area where this occurs is small. Therefore, by widening this area, it becomes possible to cancel the potential barrier. According to the present invention, since the ends of the transfer electrodes are inclined with respect to the transfer direction, the area is expanded as a result, and the potential barrier can be canceled.
このため、素子分離層の影響により転送効率が低下する
のを防止することができ、画質の向上をはかることが可
能となる。Therefore, it is possible to prevent the transfer efficiency from decreasing due to the effect of the element isolation layer, and it is possible to improve the image quality.
（実施例） 以下、本発明の詳細を図示の実施例によって説明する。(Example) Hereinafter, details of the present invention will be explained with reference to illustrated embodiments.
第１図は本発明の一実施例に係わる固体撮像装置の１画
素構成を示す平面図である。図中ＩＯはｐ型半導体基板
であり、この基板ｌＯの表面層にはｎ＋型蓄積ダイオー
ド２０．ｎ型転送チャネ・ル（ＣＣＤチャネル）３０及
びｐ゛型素子分離層４０ （４０＋ 、 ４０□）が形
成されている。また、基板ＩＯ上には信号読出し部とし
て作用するフィールドシフトゲート５０が形成されてい
る。蓄積ダイオード２０はマトリックス状に配置され、
転送チャネル３０は蓄積ダイオード２０に隣接して縦列
状に配置されている。また、素子分離層４０はフィール
ドシフトゲート５０下の読出しチャネルを除いて、蓄積
ゲート２０と転送チャネル３０とを分離するように設け
られている。FIG. 1 is a plan view showing the configuration of one pixel of a solid-state imaging device according to an embodiment of the present invention. In the figure, IO is a p-type semiconductor substrate, and the surface layer of this substrate IO has an n+ type storage diode 20. An n-type transfer channel (CCD channel) 30 and a p'-type element isolation layer 40 (40+, 40□) are formed. Furthermore, a field shift gate 50 is formed on the substrate IO, which functions as a signal readout section. The storage diodes 20 are arranged in a matrix,
The transfer channels 30 are arranged in columns adjacent to the storage diodes 20. Further, the element isolation layer 40 is provided to isolate the storage gate 20 and the transfer channel 30, except for the read channel under the field shift gate 50.
ここまでの構成は従来装置と同様であり、本装置が従来
装置と異なる点は転送電極７０ （７０＋ 。The configuration up to this point is the same as the conventional device, and the difference between the present device and the conventional device is the transfer electrode 70 (70+).
７０□、 ７０３ 、７０４ ）の形状にある。即ち、
転送電極７０のうち転送電極７０２ 、７０３は、相互
に隣接する端部が電荷転送方向に対して傾くように形成
されている。つまり、第２図（ｂ）に示す如く、領域ｌ
と領域■との境界近傍における転送電極７Ｌ 、７Ｌの
境界が転送方向に対して斜めとなっており、領域Ｉと領
域■との境界付近において電荷転送方向に対して距離Ｃ
の範囲で転送電極７０□、７０．の境界が存在している
。これにより、転送電極７０□、７０．に電圧を印加し
たときのポテンシャル差の発生する領域ｄは従来のｂよ
りも長（（ｄ−ｃ＋α）なる。70□, 703, 704). That is,
Of the transfer electrodes 70, the transfer electrodes 702 and 703 are formed such that mutually adjacent end portions are inclined with respect to the charge transfer direction. In other words, as shown in FIG. 2(b), the area l
The boundary between the transfer electrodes 7L and 7L near the boundary between the region I and the region ■ is oblique to the transfer direction, and the distance C near the boundary between the region I and the region
Transfer electrodes 70□, 70. boundaries exist. As a result, the transfer electrodes 70□, 70. The region d where a potential difference occurs when a voltage is applied to is longer than the conventional b ((d−c+α)).
なお、図には示さないが、前記基板１０上には蓄積ダイ
オードに接続される画素電極、光電変換に供される光導
電膜及び透明電極等が積層され、これにより積層型の固
体撮像装置が構成されるものとなっている。また、転送
チャネル３゜及び転送電極７０からなる垂直レジ・スタ
部の端には水平レジスタ部が設けられ、垂直レジスタ部
を転送された信号電荷は水平レジスタ部を転送されて出
力されるものとなっている。Although not shown in the figure, a pixel electrode connected to a storage diode, a photoconductive film used for photoelectric conversion, a transparent electrode, etc. are laminated on the substrate 10, thereby forming a laminated solid-state imaging device. It is composed of Further, a horizontal register section is provided at the end of the vertical register section consisting of the transfer channel 3° and the transfer electrode 70, and the signal charge transferred through the vertical register section is transferred through the horizontal register section and output. It has become.
このような構成であれば、転送電極７ｏ２゜７０、に同
じ電圧を印加しているときは第２図（ｂ）に示す如く、
従来と同様に素子分離層４゜の影響によるポテンシャル
段差ΔｖＰＮが発生している。転送電極７０２ 、１（
ｈにそれぞれ高レベル、低レベルの電圧を印加した場合
、第２図（Ｃ）に示す如く、ポテンシャルバリアを発生
することなく、同図（ｂ）とは逆のポテンシャル段差を
形成することができる。これは、ポテンシャル段差ΔＶ
ＰＮが発生している領域ａに比べ転送電極７０□、７０
．に電圧を印加するために生じるポテンシャル差が発生
している領域ｄが広いからである。With this configuration, when the same voltage is applied to the transfer electrodes 7o2°70, as shown in FIG. 2(b),
As in the conventional case, a potential step difference ΔvPN occurs due to the effect of the element isolation layer 4°. Transfer electrode 702, 1 (
When high-level and low-level voltages are applied to h, respectively, as shown in Figure 2 (C), a potential step opposite to that shown in Figure 2 (B) can be formed without generating a potential barrier. . This is the potential step difference ΔV
Transfer electrodes 70□, 70 compared to region a where PN occurs
．． This is because the region d where a potential difference occurs due to the application of a voltage to is wide.
なお、転送電極７ｏのうちの７０４→７０ｉ 、 ７０
２−７０．の境界では、もともと領域Ｉの方が■よりも
ポテンシャルが浅いので、従来と同じでもポテンシャル
バリアが発生することはない。但し、信号電荷の転送方
向を下方向にした場合は、転送電極７０□、７０．の代
りに、転送電極７ｏ、。Note that among the transfer electrodes 7o, 704→70i, 70
2-70. At the boundary of , since the potential in region I is originally shallower than in region 2, a potential barrier will not occur even if it is the same as before. However, when the signal charge transfer direction is downward, the transfer electrodes 70□, 70. Transfer electrode 7o, instead of.
７０、及び転送電極７０□、７０１のそれぞれの境界で
端部を転送方向に対して傾けるようにすればよい。70 and the transfer electrodes 70□, 701, the end portions of each boundary may be inclined with respect to the transfer direction.
かくして本実施例によれば、転送電極７０２゜７０３の
隣接する端部を転送方向に対して斜めに形成することに
より、素子分離層４ｏの影響によるポテンシャルバリア
の発生を防止することができる。従って、画素を微細化
しても転送効率の低下を招くことがなく、このため画質
の向上をはかることが可能となる。また、従来構成を大
幅に変えることなく、転送電極の形状を変えるのみで簡
易に実現し得る等の利点がある。Thus, according to this embodiment, by forming the adjacent ends of the transfer electrodes 702 and 703 obliquely with respect to the transfer direction, it is possible to prevent potential barriers from occurring due to the effect of the element isolation layer 4o. Therefore, even if pixels are miniaturized, there is no reduction in transfer efficiency, and it is therefore possible to improve image quality. Another advantage is that it can be easily realized by simply changing the shape of the transfer electrode without significantly changing the conventional configuration.
なお、本発明は上述した実施例に限定さ、れるものでは
ない。例えば、転送電極の端部を斜めに形成する代りに
、第３図（ａ）に示す如く、領域Ｉから領域Ｈに向かっ
て斜めの突起を出すようにしてもよい。さらに、その逆
に領域■がら領域Ｉに向かって斜めの突起を出すように
してもよい。また、素子の微細化が進むと転送電極の２
層オーバラップ構造がら単層のオーバラッブ構造のない
構造に移ることが考えられる。この場合も、第３図（ｂ
）に示す如く斜めに配列した電極構造が有効である。Note that the present invention is not limited to the embodiments described above. For example, instead of forming the end portion of the transfer electrode diagonally, a diagonal protrusion may be formed from region I toward region H, as shown in FIG. 3(a). Furthermore, on the contrary, a diagonal protrusion may be made to extend from region (2) toward region I. In addition, as elements become smaller, two transfer electrodes
It is conceivable to move from a layer-overlapping structure to a single-layer non-overlapping structure. In this case as well, in Figure 3 (b
) The diagonally arranged electrode structure is effective.
また、実施例では第１図に示す構造上に画素電極、光導
電膜及び透明電極等を配置したｕ層型で説明したが、本
発明は通常のＣＣＤ型に適用することも可能である。こ
の場合、蓄積ダイオードは光電変換部を兼ねるものとす
ればよい。Further, in the embodiment, a U-layer type device in which a pixel electrode, a photoconductive film, a transparent electrode, etc. are arranged on the structure shown in FIG. 1 has been described, but the present invention can also be applied to a normal CCD type device. In this case, the storage diode may also serve as a photoelectric conversion section.
その他、本発明の要旨を逸脱しない範囲で、種々変形し
て実施することができる。In addition, various modifications can be made without departing from the gist of the present invention.
［発明の効果］
以上詳述したように本発明によれば、転送電極の平面パ
ターンを改良したことにより、狭チャネル効果に起因す
るポテンシャル段差ΔｖＰ９が、隣接する転送電極にそ
れぞれ低レベル、高レベルの電圧を印加したときに効果
的に相殺される。従って、画素を微細化して転送チャネ
ル幅を狭くしても、転送チャネルにポテンシャルバリア
が発生するのを防止することができ、転送効率の向上及
び画質の向上をはかり得る。[Effects of the Invention] As detailed above, according to the present invention, by improving the planar pattern of the transfer electrodes, the potential step difference ΔvP9 caused by the narrow channel effect is reduced to a low level and a high level to adjacent transfer electrodes, respectively. is effectively canceled out when applying a voltage of Therefore, even if the width of the transfer channel is narrowed by miniaturizing the pixels, it is possible to prevent potential barriers from occurring in the transfer channel, and it is possible to improve transfer efficiency and image quality.
第１図は本発明の一実施例に係わる固体撮像装置の１画
素構成を示す平面図、第２図は上記装置の作用を説明す
るための模式図、第３図は本発明の変形例を示す平面図
、第４図乃至第７図は従来の問題点を説明するためのも
ので、第４図は固体撮像装置の１画素構成を示す平面図
、第５図はポテンシャル分布を示す模式図、第６図は領
域１．■の配列を示す平面図、第７図はポテンシャルバ
リア発生原理を示す模式図である。
１０・・・ｐ型半導体基板、２０・・・ｎ＋＋蓄積ダイ
オード、３０・・・転送チャネル（ＣＣＤチャネル）、
４０・・・ｐ＋型型子子分離層５０・・・フィールドシ
フトゲート（信号読出し部）、Ｇｏ、 ７０・・・転送
電極。
出願人代理人 弁理士 鈴 江 武 彦第１図
（ａ）
（ｂ）
第３図
第 ２ 図
第
図FIG. 1 is a plan view showing one pixel configuration of a solid-state imaging device according to an embodiment of the present invention, FIG. 2 is a schematic diagram for explaining the operation of the device, and FIG. 3 is a modification of the present invention. The plan views shown in FIGS. 4 to 7 are for explaining the conventional problems. FIG. 4 is a plan view showing one pixel configuration of a solid-state imaging device, and FIG. 5 is a schematic diagram showing potential distribution. , FIG. 6 shows area 1. FIG. 7 is a plan view showing the arrangement of (2) and a schematic diagram showing the principle of potential barrier generation. 10... p-type semiconductor substrate, 20... n++ storage diode, 30... transfer channel (CCD channel),
40...p+ type isolation layer 50...field shift gate (signal readout section), Go, 70...transfer electrode. Applicant's Representative Patent Attorney Takehiko Suzue Figure 1 (a) (b) Figure 3 Figure 2 Figure
Claims (4)
換により得られた信号電荷を蓄積する蓄積ダイオードと
、これらの蓄積ダイオードに隣接して縦列状に複数本配
置され該ダイオードに蓄積された信号電荷を垂直方向に
転送する垂直レジスタ部と、これらの垂直レジスタ部の
端に接続され該レジスタ部を転送された信号電荷を水平
方向に転送する水平レジスタ部と、前記蓄積ダイオード
と垂直レジスタ部との間に配置され該ダイオードに蓄積
された信号電荷を垂直レジスタ部に読出す信号読出し部
とを備えた固体撮像装置において、 前記垂直レジスタ部は、前記基板の表面層に形成された
ＣＣＤチャネルと、このＣＣＤチャネル上に形成された
複数の転送電極とからなり且つ該転送電極の端部の少な
くとも一部は電荷転送方向に対して斜めに配置されてい
ることを特徴とする固体撮像装置。(1) Storage diodes arranged in a matrix on a semiconductor substrate to accumulate signal charges obtained by photoelectric conversion, and a plurality of storage diodes arranged in a column adjacent to these storage diodes and signal charges accumulated in the diodes. a vertical register section that transfers signal charge in the vertical direction, a horizontal register section that is connected to the ends of these vertical register sections and that transfers the signal charge transferred in the register section in the horizontal direction, and a combination of the storage diode and the vertical register section. In a solid-state imaging device, the solid-state imaging device includes a signal readout section disposed between the diodes and a signal readout section for reading out the signal charge accumulated in the diode to the vertical register section, wherein the vertical register section includes a CCD channel formed in a surface layer of the substrate; A solid-state imaging device comprising a plurality of transfer electrodes formed on the CCD channel, and at least a part of an end of the transfer electrode is arranged obliquely with respect to a charge transfer direction.
換により得られた信号電荷を蓄積する蓄積ダイオードと
、これらの蓄積ダイオードに隣接して縦列状に複数本配
置され該ダイオードに蓄積された信号電荷を垂直方向に
転送する垂直レジスタ部と、これらの垂直レジスタ部の
端に接続され該レジスタ部を転送された信号電荷を水平
方向に転送する水平レジスタ部と、前記蓄積ダイオード
と垂直レジスタ部との間に配置され該ダイオードに蓄積
された信号電荷を垂直レジスタ部に読出す信号読出し部
とを備えた固体撮像装置において、 前記垂直レジスタ部は、前記基板の表面層に形成された
ＣＣＤチャネルと、このＣＣＤチャネル上に形成された
複数の転送電極とからなり、前記ＣＣＤチャネルは、両
側が素子分離層で挟まれた第１の領域と、一方が素子分
離層で他方が信号読出し部で挟まれた第２の領域とから
なり、 前記転送電極は、前記第１及び第２の領域の境界近傍に
おける端部の少なくとも一部が、電荷転送方向に対して
斜めに形成されていることを特徴とする固体撮像装置。(2) Storage diodes arranged in a matrix on a semiconductor substrate to accumulate signal charges obtained by photoelectric conversion, and a plurality of storage diodes arranged in a column adjacent to these storage diodes and signal charges accumulated in the diodes. a vertical register section that transfers signal charge in the vertical direction, a horizontal register section that is connected to the ends of these vertical register sections and that transfers the signal charge transferred in the register section in the horizontal direction, and a combination of the storage diode and the vertical register section. In a solid-state imaging device, the solid-state imaging device includes a signal readout section disposed between the diodes and a signal readout section for reading out the signal charge accumulated in the diode to the vertical register section, wherein the vertical register section includes a CCD channel formed in a surface layer of the substrate; The CCD channel consists of a plurality of transfer electrodes formed on the CCD channel, and the CCD channel includes a first region sandwiched between element isolation layers on both sides, and a first region sandwiched between an element isolation layer on one side and a signal readout section on the other side. and a second region, and the transfer electrode is characterized in that at least a part of an end near the boundary between the first and second regions is formed obliquely with respect to the charge transfer direction. solid-state imaging device.
換により得られた信号電荷を蓄積する蓄積ダイオードと
、これらの蓄積ダイオードに隣接して縦列状に複数本配
置され該ダイオードに蓄積された信号電荷を垂直方向に
転送する垂直レジスタ部と、これらの垂直レジスタ部の
端に接続され該レジスタ部を転送された信号電荷を水平
方向に転送する水平レジスタ部と、前記蓄積ダイオード
と垂直レジスタ部との間に配置され該ダイオードに蓄積
された信号電荷を垂直レジスタ部に読出す信号読出し部
とを備えた固体撮像装置において、 前記垂直レジスタ部は、前記基板の表面層に形成された
ＣＣＤチャネルと、このＣＣＤチャネル上に形成された
複数の転送電極とからなり、前記ＣＣＤチャネルは、両
側が素子分離層で挟まれた第１の領域と、一方が素子分
離層で他方が信号読出し部で挟まれた第２の領域とから
なり、 前記転送電極は、電荷転送方向に向かって ＣＣＤチャネルが第２の領域から第１の領域に変わる境
界近傍における端部の少なくとも一部が、電荷転送方向
に対して斜めに形成されていることを特徴とする固体撮
像装置。(3) Storage diodes arranged in a matrix on a semiconductor substrate to accumulate signal charges obtained by photoelectric conversion, and a plurality of storage diodes arranged in a column adjacent to these storage diodes and signal charges accumulated in the diodes. a vertical register section that transfers signal charge in the vertical direction, a horizontal register section that is connected to the ends of these vertical register sections and that transfers the signal charge transferred in the register section in the horizontal direction, and a combination of the storage diode and the vertical register section. In a solid-state imaging device, the solid-state imaging device includes a signal readout section disposed between the diodes and a signal readout section for reading out the signal charge accumulated in the diode to the vertical register section, wherein the vertical register section includes a CCD channel formed in a surface layer of the substrate; The CCD channel consists of a plurality of transfer electrodes formed on the CCD channel, and the CCD channel includes a first region sandwiched between element isolation layers on both sides, and a first region sandwiched between an element isolation layer on one side and a signal readout section on the other side. and a second region in which the CCD channel changes from the second region to the first region in the charge transfer direction. A solid-state imaging device characterized by being formed obliquely.
物拡散領域であり、前記素子分離層は前記基板と同導電
型の高濃度不純物拡散領域であることを特徴とする請求
項２又は３記載の固体撮像装置。(4) The CCD channel is an impurity diffusion region having a conductivity type opposite to that of the substrate, and the element isolation layer is a high concentration impurity diffusion region having the same conductivity type as the substrate. solid-state imaging device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63314299A JPH02159063A (en) | 1988-12-13 | 1988-12-13 | Solid-state image-sensing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63314299A JPH02159063A (en) | 1988-12-13 | 1988-12-13 | Solid-state image-sensing device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02159063A true JPH02159063A (en) | 1990-06-19 |
Family
ID=18051687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63314299A Pending JPH02159063A (en) | 1988-12-13 | 1988-12-13 | Solid-state image-sensing device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02159063A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0613184A1 (en) * | 1993-02-23 | 1994-08-31 | Sony Corporation | CCD type solid state imaging device |
| JP2008288373A (en) * | 2007-05-17 | 2008-11-27 | Iwate Toshiba Electronics Co Ltd | Solid-state imaging device |
| WO2012081139A1 (en) * | 2010-12-17 | 2012-06-21 | パナソニック株式会社 | Solid-state image pickup device |
-
1988
- 1988-12-13 JP JP63314299A patent/JPH02159063A/en active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0613184A1 (en) * | 1993-02-23 | 1994-08-31 | Sony Corporation | CCD type solid state imaging device |
| EP0915519A1 (en) * | 1993-02-23 | 1999-05-12 | Sony Corporation | CCD type solid state imaging device |
| US6069374A (en) * | 1993-02-23 | 2000-05-30 | Sony Corporation | CCD type solid state imaging device |
| JP2008288373A (en) * | 2007-05-17 | 2008-11-27 | Iwate Toshiba Electronics Co Ltd | Solid-state imaging device |
| JP4724151B2 (en) * | 2007-05-17 | 2011-07-13 | 岩手東芝エレクトロニクス株式会社 | Solid-state imaging device |
| WO2012081139A1 (en) * | 2010-12-17 | 2012-06-21 | パナソニック株式会社 | Solid-state image pickup device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4518978A (en) | Solid state image sensor | |
| US7733398B2 (en) | Photoelectric converting film stack type solid-state image pickup device | |
| US5418387A (en) | Solid-state imaging device with nand cell structure | |
| KR100712154B1 (en) | Solid-state imaging device | |
| JPH0518465B2 (en) | ||
| US7052929B2 (en) | Solid state image pickup device capable of suppressing smear | |
| US4884143A (en) | Lamination type solid image pick up apparatus for avoiding a narrow channel effect | |
| JPH02159063A (en) | Solid-state image-sensing device | |
| JP3297947B2 (en) | Solid-state imaging device | |
| KR100223503B1 (en) | Solid-state image sensing device | |
| JP2877047B2 (en) | Solid-state imaging device | |
| JP4214066B2 (en) | Solid-state imaging device | |
| JP3301176B2 (en) | Charge transfer device | |
| JP2897689B2 (en) | Solid-state imaging device | |
| JP3263476B2 (en) | Solid-state imaging device | |
| JP2853779B2 (en) | Solid-state imaging device | |
| JP2666684B2 (en) | Charge transfer imaging device and method of manufacturing the same | |
| JP2003258234A (en) | Solid-state image sensor and its driving method | |
| JP3153920B2 (en) | Charge transfer register | |
| JPH02159062A (en) | Solid-state image-sensing device | |
| JP2866329B2 (en) | Structure of solid-state image sensor | |
| JPH02262370A (en) | Solid image pick-up device | |
| JP2002057325A (en) | Solid state imaging device | |
| JP2892547B2 (en) | Charge-coupled device | |
| JPH0661468A (en) | Ccd image sensor and its manufacture |