JPH02151065A - Ｍｏｓ集積回路 - Google Patents
Ｍｏｓ集積回路Info
- Publication number
- JPH02151065A JPH02151065A JP63305210A JP30521088A JPH02151065A JP H02151065 A JPH02151065 A JP H02151065A JP 63305210 A JP63305210 A JP 63305210A JP 30521088 A JP30521088 A JP 30521088A JP H02151065 A JPH02151065 A JP H02151065A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- gate
- integrated circuit
- field
- mos integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015556 catabolic process Effects 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 238000009413 insulation Methods 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 33
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＭＯＳ集積回路に関する。
集積回路の高機能化に伴い、ゲート・基板間の耐電圧が
１桁程異る複数の電界効果トランジスタを同一半導体チ
ップに共存させることが多くなってきた。
１桁程異る複数の電界効果トランジスタを同一半導体チ
ップに共存させることが多くなってきた。
第２図は従来のＭＯ８集積回路の一例の断面模式図であ
る。
る。
ＭＯＳ集積回路は、Ｐ型シリコン基板１の表面に形成さ
れたＮ型エピタキシャル層２の表面のフィールド酸化膜
１５と内部のＰ＋型分離層３ａによって、右側には高耐
圧ＭＯＳトランジスタ領域４、及び左側には低耐圧ＭＯ
Ｓ）ランジスタ領域４１ とを区画している。
れたＮ型エピタキシャル層２の表面のフィールド酸化膜
１５と内部のＰ＋型分離層３ａによって、右側には高耐
圧ＭＯＳトランジスタ領域４、及び左側には低耐圧ＭＯ
Ｓ）ランジスタ領域４１ とを区画している。
低耐圧ＭＯ９）ランジスタ領域４ｔ の低耐圧用ゲート
７の下に接してゲートの酸化膜Ｂ６を設け、高耐圧ＭＯ
Ｓトランジスタ領域４ｈの高耐圧用ゲート８の下にはゲ
ートの酸化厚膜５を設けて構成されている。
７の下に接してゲートの酸化膜Ｂ６を設け、高耐圧ＭＯ
Ｓトランジスタ領域４ｈの高耐圧用ゲート８の下にはゲ
ートの酸化厚膜５を設けて構成されている。
ゲート７．８及びフィールド酸化膜１５の表面は絶縁層
９３で覆われ、開孔部を介してソース・ドレインは表面
のＡｆｆｌ電極１０．に接続されている。
９３で覆われ、開孔部を介してソース・ドレインは表面
のＡｆｆｌ電極１０．に接続されている。
ここで、例えば高耐圧が９Ｖ、低耐圧が１■の場合は、
ゲートの酸化厚膜５は約０．６μｍで酸化薄膜６は約０
．０５μｍである。
ゲートの酸化厚膜５は約０．６μｍで酸化薄膜６は約０
．０５μｍである。
また、選択酸化で形成するフィールド酸化膜１５の厚さ
は１．２μｍである。
は１．２μｍである。
上述した従来のＭＯ８集績回路には、ゲート酸化厚膜、
ゲート酸化薄膜及びフィールド酸化膜の３種類の酸化膜
があり、酸化膜形成工程が多い。
ゲート酸化薄膜及びフィールド酸化膜の３種類の酸化膜
があり、酸化膜形成工程が多い。
特にフィールド酸化膜は選択酸化によるので、他の２つ
のＣＶＤ酸化膜に比べてより多くの工程がかかり、また
回路の表面に段差が大きく生じ、配線が断線・短絡し易
くなるという欠点があった。
のＣＶＤ酸化膜に比べてより多くの工程がかかり、また
回路の表面に段差が大きく生じ、配線が断線・短絡し易
くなるという欠点があった。
本発明の目的は、配線の信頼性のあり、かつ酸化膜製造
の工程の簡単なＭＯＳ集積回路を提供することにある。
の工程の簡単なＭＯＳ集積回路を提供することにある。
本発明のＭＯＳ集積回路は、半導体基板の上面に設けら
れたフィールド絶縁膜により区画される高耐圧用及び低
耐圧用ゲート形成領域を有するＭＯ８集積回路において
、前記フィールド絶縁膜が前記高耐圧ゲート形成領域の
ゲート絶縁膜と同じ厚さを有して構成されている。
れたフィールド絶縁膜により区画される高耐圧用及び低
耐圧用ゲート形成領域を有するＭＯ８集積回路において
、前記フィールド絶縁膜が前記高耐圧ゲート形成領域の
ゲート絶縁膜と同じ厚さを有して構成されている。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例の断面模式図である。
ＭＯＳ集積回路は、Ｎ型エピタキシャル層２の表面のフ
ィールド酸化膜５ａが第２図のフィールド酸化膜１５と
異る意思外は従来のＭＯＳ集積回路と同様である。
ィールド酸化膜５ａが第２図のフィールド酸化膜１５と
異る意思外は従来のＭＯＳ集積回路と同様である。
Ｐ＋型分離層３はＮ型エピタキシャル層２の表面迄形成
されており、右側は高耐圧ＭＯＳトランジスタ領域４
ｏで、左側が低耐圧ＭＯＳ）ランジスタ領域４Ｌである
。
されており、右側は高耐圧ＭＯＳトランジスタ領域４
ｏで、左側が低耐圧ＭＯＳ）ランジスタ領域４Ｌである
。
フィールド酸化膜５ａはゲート用の酸化Ｊ７膜５と同時
にＣＶＤにより形成される。
にＣＶＤにより形成される。
従って、酸化膜の厚さの種類は、酸化ＪＷＩ！Ａ５及び
フィールド酸化膜５．の厚さ０．６μｍと酸化膜６の厚
さ０．０５μｍの二種類となり、酸化膜形成工程が簡単
化された上、厚さ１．２μｍのフィールド酸化膜が無く
なるための絶縁層９の表面のＡ（電極１０は、第２図の
ＡＪ電極１０．に比べて段差が小さいので断線などの信
頼性上の問題が無い。
フィールド酸化膜５．の厚さ０．６μｍと酸化膜６の厚
さ０．０５μｍの二種類となり、酸化膜形成工程が簡単
化された上、厚さ１．２μｍのフィールド酸化膜が無く
なるための絶縁層９の表面のＡ（電極１０は、第２図の
ＡＪ電極１０．に比べて段差が小さいので断線などの信
頼性上の問題が無い。
本実施例の素子形成領域としてＮ型エピタキシャル層２
を用いず、Ｎ型シリコン基板のＮウェルに素子形成領域
のあるＭＯＳトランジスタに適用してもよい。
を用いず、Ｎ型シリコン基板のＮウェルに素子形成領域
のあるＭＯＳトランジスタに適用してもよい。
以上説明したように本発明は、フィールド酸化膜を選択
酸化で形成せずに、厚いゲート酸化膜と同一工程で形成
することにより、酸化膜工程が大福に減少し、またチッ
プ表面の段差が少なくなって配線の断線・短絡が防げる
という効果がある。
酸化で形成せずに、厚いゲート酸化膜と同一工程で形成
することにより、酸化膜工程が大福に減少し、またチッ
プ表面の段差が少なくなって配線の断線・短絡が防げる
という効果がある。
ジスタ領域、４Ｌ・・・低耐圧ＭＯ８）−ランジスタ領
域、５・・・酸化厚膜、５．・・フィールド絶縁膜、６
・・酸化薄膜、７・・低耐圧用ゲート、８・・・高耐圧
用ゲート。
域、５・・・酸化厚膜、５．・・フィールド絶縁膜、６
・・酸化薄膜、７・・低耐圧用ゲート、８・・・高耐圧
用ゲート。
Claims (1)
- 半導体基板の上面に設けられたフィールド絶縁膜により
区画される高耐圧用及び低耐圧用ゲート形成領域を有す
るＭＯＳ集積回路において、前記フィールド絶縁膜が前
記高耐圧ゲート形成領域のゲート絶縁膜と同じ厚さを有
することを特徴とするＭＯＳ集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63305210A JPH02151065A (ja) | 1988-12-01 | 1988-12-01 | Ｍｏｓ集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63305210A JPH02151065A (ja) | 1988-12-01 | 1988-12-01 | Ｍｏｓ集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02151065A true JPH02151065A (ja) | 1990-06-11 |
Family
ID=17942378
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63305210A Pending JPH02151065A (ja) | 1988-12-01 | 1988-12-01 | Ｍｏｓ集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02151065A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04222457A (ja) * | 1990-03-12 | 1992-08-12 | Alcatel Nv | スイッチングコンバータ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61160968A (ja) * | 1985-01-10 | 1986-07-21 | Sumitomo Electric Ind Ltd | 半導体装置及びその製造方法 |
| JPS63104463A (ja) * | 1986-10-22 | 1988-05-09 | Nec Corp | 絶縁ゲ−ト電界効果半導体装置 |
-
1988
- 1988-12-01 JP JP63305210A patent/JPH02151065A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61160968A (ja) * | 1985-01-10 | 1986-07-21 | Sumitomo Electric Ind Ltd | 半導体装置及びその製造方法 |
| JPS63104463A (ja) * | 1986-10-22 | 1988-05-09 | Nec Corp | 絶縁ゲ−ト電界効果半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04222457A (ja) * | 1990-03-12 | 1992-08-12 | Alcatel Nv | スイッチングコンバータ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910006672B1 (ko) | 반도체 집적회로 장치 및 그의 제조 방법 | |
| US5643832A (en) | Semiconductor device and method for fabrication thereof | |
| JPH03214666A (ja) | 電荷転送デバイスを含む半導体装置およびその製造方法 | |
| KR100326693B1 (ko) | 전력금속산화막반도체(mos)트랜지스터 | |
| JPH02151065A (ja) | Ｍｏｓ集積回路 | |
| KR100305402B1 (ko) | 반도체소자의 제조방법 | |
| JPH04215473A (ja) | スタティックｒａｍ | |
| JPH0247849A (ja) | 半導体装置 | |
| JPS6074665A (ja) | 半導体装置の製造方法 | |
| JPS6153762A (ja) | 半導体集積回路装置 | |
| KR0127266B1 (ko) | 고전압용 반도체 소자의 제조방법 | |
| US6639294B2 (en) | Semiconductor device having a device formation region protected from a counterelectromotive force | |
| JPS6146042A (ja) | 半導体装置 | |
| KR100263254B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3432577B2 (ja) | 半導体装置 | |
| JPH0378244A (ja) | 半導体装置 | |
| KR950010066A (ko) | 박막배선을 갖는 반도체장치와 그의 제조방법 | |
| JP2993041B2 (ja) | 相補型ｍｏｓ半導体装置 | |
| JP2000269425A (ja) | 半導体装置 | |
| JPS6098666A (ja) | 半導体記憶装置 | |
| JPH03152976A (ja) | 絶縁ゲート電界効果トランジスタ | |
| JPH0666427B2 (ja) | Ｍｏｓ型半導体集積回路装置の製造方法 | |
| JPS6365706A (ja) | 電圧分圧回路 | |
| JPS63215076A (ja) | 半導体集積回路装置 | |
| JPS6062152A (ja) | 半導体装置 |