JPH02149014A - 温度補償レベルシフト回路 - Google Patents
温度補償レベルシフト回路Info
- Publication number
- JPH02149014A JPH02149014A JP63302571A JP30257188A JPH02149014A JP H02149014 A JPH02149014 A JP H02149014A JP 63302571 A JP63302571 A JP 63302571A JP 30257188 A JP30257188 A JP 30257188A JP H02149014 A JPH02149014 A JP H02149014A
- Authority
- JP
- Japan
- Prior art keywords
- level shift
- electrode
- circuit
- schottky junction
- shift circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 claims description 17
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 230000003071 parasitic effect Effects 0.000 abstract description 12
- VQCBHWLJZDBHOS-UHFFFAOYSA-N erbium(III) oxide Inorganic materials O=[Er]O[Er]=O VQCBHWLJZDBHOS-UHFFFAOYSA-N 0.000 description 19
- 238000010586 diagram Methods 0.000 description 11
- 230000007423 decrease Effects 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- AOSATGCSEIIZPL-FMQUCBEESA-N 1-methyl-4-[(e)-4-(4-methylphenyl)hex-3-en-3-yl]benzene Chemical compound C=1C=C(C)C=CC=1C(/CC)=C(\CC)C1=CC=C(C)C=C1 AOSATGCSEIIZPL-FMQUCBEESA-N 0.000 description 1
- 101100263704 Arabidopsis thaliana VIN3 gene Proteins 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 102220125763 rs886044063 Human genes 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018535—Interface arrangements of Schottky barrier type [MESFET]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
- H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、温度補償レベルシフト回路に関する。
より詳細には、ショットキ接合電界効果トランジスタお
よびショットキ接合ダイオードにより構成される特に差
動増幅回路の人力レベルシフト回路であって、高温環境
でも安定に動作可能な温度補償レベルシフト回路に関す
る。
よびショットキ接合ダイオードにより構成される特に差
動増幅回路の人力レベルシフト回路であって、高温環境
でも安定に動作可能な温度補償レベルシフト回路に関す
る。
従来の技術
第５図（ａ）〜（Ｃ）、第６図および第７図を参照して
、従来のレベルシフト回路およびその動作について説明
する。
、従来のレベルシフト回路およびその動作について説明
する。
従来のレベルシフト回路の例を第５図（ａ）〜（Ｃ）に
示す。第５図（ａ）〜（Ｃ）は、それぞれレベルシフト
回路の回路図を示している。以下、第５図（ａ）の回路
図に示したレベルシフト回路を中心に従来のレベルシフ
ト回路を説明する。
示す。第５図（ａ）〜（Ｃ）は、それぞれレベルシフト
回路の回路図を示している。以下、第５図（ａ）の回路
図に示したレベルシフト回路を中心に従来のレベルシフ
ト回路を説明する。
第５図（ａ）の回路図に示したレベルシフト回路は、接
地電位にドレイン電極が接続され、ゲート電極を入力端
子とするノーマリ−オン型ショットキ接合電界効果トラ
ンジスタ （以後ＤＭＥＳＦＥＴと略す）５０１のソー
ス電極にそれぞれアノード電極が接続されたショットキ
接合ダイオード（以後ダイオードと略す）５０３ と、
ダイオード５０３のカソード電極にドレイン電極が接続
され、ゲート電極およびソース電極が負の電源ｖｓｌに
接続されたＤＭＥＳＦＥＴ５０２ と、ＤＭＥ Ｓ Ｆ
Ｅｒ２Ｏ３ドレイン電極に接続された出力端子５０６
とで主に構成される。
地電位にドレイン電極が接続され、ゲート電極を入力端
子とするノーマリ−オン型ショットキ接合電界効果トラ
ンジスタ （以後ＤＭＥＳＦＥＴと略す）５０１のソー
ス電極にそれぞれアノード電極が接続されたショットキ
接合ダイオード（以後ダイオードと略す）５０３ と、
ダイオード５０３のカソード電極にドレイン電極が接続
され、ゲート電極およびソース電極が負の電源ｖｓｌに
接続されたＤＭＥＳＦＥＴ５０２ と、ＤＭＥ Ｓ Ｆ
Ｅｒ２Ｏ３ドレイン電極に接続された出力端子５０６
とで主に構成される。
以下、第６図および第７図をともに参照して、第５図（
ａ）のレベルシフト回路の動作を説明する。
ａ）のレベルシフト回路の動作を説明する。
第６図に、上記ダイオード５０３の電流−電圧特性の温
度特性を接合温度（以後Ｔ、と略す）が２５℃および１
００℃の場合について示す。また、第７図に第５図（ａ
）〜第５図（Ｃ）の各レベルシフト回路の入出力直流伝
達特性を示す。
度特性を接合温度（以後Ｔ、と略す）が２５℃および１
００℃の場合について示す。また、第７図に第５図（ａ
）〜第５図（Ｃ）の各レベルシフト回路の入出力直流伝
達特性を示す。
第５図（ａ）のレベルシフト回路において、ＤＭＥＳ
Ｆ Ｅ Ｔ５０２は、通常チャネルが開いており、飽和
領域動作を行うため定電流性を示す。ダイオード５０３
は、７．＝２５℃のとき、第６図の６０１曲線の特性を
示し、ＤＭＥ Ｓ Ｆ Ｅｒ２Ｏ３の定電流値に応じた
順方向電圧ＶｆＯＭを発生する。例えば上記の定電流値
が５０μＡであればｖ ｔｏＮは約０．７Ｖとなる。Ｄ
ＭＥ Ｓ Ｆ Ｅｒ２Ｏ３は、ソースホロワを形成し、
ＤＭＥ Ｓ Ｆ Ｅｒ２Ｏ３の定電流値に対してオン状
態となり、ゲート−ソース電極間にはｖｃｓａＭ（ａ）
なる電圧が発生する。ＤＭＥＳＦＥＴ５０１は、そのゲ
ート電極電位が接地電位に対し、しきい値電圧Ｖｔｏ（
＜ＯＶ）以下であれば飽和領域動作を行う。従って、例
えばＤＭＥ Ｓ Ｆ Ｅｒ２Ｏ３，５０２のゲート幅が
等しく、入力端子５０４の電位ＶＸ８がＶｒＭ＜Ｖ？Ｄ
の場合にはＶｃｓｏＮ（ａ）＝ ＯＶとなり、入力端子
５０４の電位Ｖ□に対し、ｖｒｏつ（ａ）のレベルシフ
トが実現される。その結果、出力端子５０６の電位Ｖｏ
υＴ（ａ）はＶ Ｉ ）Ｉの変化に追従し、第７図にお
ける曲線７０５で示す入出力直流伝達特性を示す。
Ｆ Ｅ Ｔ５０２は、通常チャネルが開いており、飽和
領域動作を行うため定電流性を示す。ダイオード５０３
は、７．＝２５℃のとき、第６図の６０１曲線の特性を
示し、ＤＭＥ Ｓ Ｆ Ｅｒ２Ｏ３の定電流値に応じた
順方向電圧ＶｆＯＭを発生する。例えば上記の定電流値
が５０μＡであればｖ ｔｏＮは約０．７Ｖとなる。Ｄ
ＭＥ Ｓ Ｆ Ｅｒ２Ｏ３は、ソースホロワを形成し、
ＤＭＥ Ｓ Ｆ Ｅｒ２Ｏ３の定電流値に対してオン状
態となり、ゲート−ソース電極間にはｖｃｓａＭ（ａ）
なる電圧が発生する。ＤＭＥＳＦＥＴ５０１は、そのゲ
ート電極電位が接地電位に対し、しきい値電圧Ｖｔｏ（
＜ＯＶ）以下であれば飽和領域動作を行う。従って、例
えばＤＭＥ Ｓ Ｆ Ｅｒ２Ｏ３，５０２のゲート幅が
等しく、入力端子５０４の電位ＶＸ８がＶｒＭ＜Ｖ？Ｄ
の場合にはＶｃｓｏＮ（ａ）＝ ＯＶとなり、入力端子
５０４の電位Ｖ□に対し、ｖｒｏつ（ａ）のレベルシフ
トが実現される。その結果、出力端子５０６の電位Ｖｏ
υＴ（ａ）はＶ Ｉ ）Ｉの変化に追従し、第７図にお
ける曲線７０５で示す入出力直流伝達特性を示す。
第５図ら）に示したレベルシフト回路は、第５図（ａ）
ルヘルシフト回路のＤＭＥ Ｓ Ｆ Ｅｒ２Ｏ３をノー
マリ−オフ型ショットキ接合電界効果トランジスタ（以
後ＥＭＥＳＦＥＴと略す）５０７で置き換えた構成とな
っている。また、第５図（Ｃ）に示したレベルシフト回
路は、第５図（ａ）のレベルシフト回路のＤＭＥＳＦＥ
Ｔ５０１および５０２をそれぞれＥＭＥＳＦＥＴ５１３
および５１４で置き換えた構成となっており、ＥＭＥ
Ｓ Ｆ ＥＴ５１４のチャネルを開くたメハイアス電源
５１９によりゲートソース電極間電位差Ｖ ｂ ｉ ａ
ｓが印加されている。
ルヘルシフト回路のＤＭＥ Ｓ Ｆ Ｅｒ２Ｏ３をノー
マリ−オフ型ショットキ接合電界効果トランジスタ（以
後ＥＭＥＳＦＥＴと略す）５０７で置き換えた構成とな
っている。また、第５図（Ｃ）に示したレベルシフト回
路は、第５図（ａ）のレベルシフト回路のＤＭＥＳＦＥ
Ｔ５０１および５０２をそれぞれＥＭＥＳＦＥＴ５１３
および５１４で置き換えた構成となっており、ＥＭＥ
Ｓ Ｆ ＥＴ５１４のチャネルを開くたメハイアス電源
５１９によりゲートソース電極間電位差Ｖ ｂ ｉ ａ
ｓが印加されている。
第５図ら）および（Ｃ）に示したレベルシフト回路は、
どちらも上記の第５図（ａ）のレベルシフト回路と同様
に動作する。すなわち、ＤＭＥ Ｓ Ｆ Ｅｒ２Ｏ３お
よびＥＭＥ Ｓ Ｆ ＥＴ５１４は、いずれも通常チャ
ネルが開いており、飽和領域動作を行うため定電流性を
示す。ダイオード５０９および５１５は、ダイオード５
０３と同様ＴＪ＝２５℃のとき、第６図の曲線６０１の
特性を示し、ＤＭＥ Ｓ Ｆ Ｅｒ２Ｏ３およびＥＭＥ
ＳＦＥＴ５１４の定電流値に応じた順方向電圧ＶｆＯＮ
を発生する。ＥＭＥ Ｓ Ｆ Ｅｒ２Ｏ３および５１３
は、ソースホロワを形成し、それぞれＤＭＥＳＦＥ Ｔ
５０８およびＥＭＥＳＦＥＴ５１４の定電流値に対しオ
ン状態となり、各ゲートソース電極間にはＶ ａ ｓ
ｏ ｘ （ｂ）およびＶ ｃ ｓ ｏ ｓ （Ｃ）なる
電圧が発生する。ＥＭＥＳＦＥＴ５０７および５１３は
そのゲート電極電位が接地電位に対し、しきい値電圧Ｖ
ｒＥ（＞Ｑｖ）以下であれば飽和領域動作を行い、それ
ぞれゲート−ソース電極間にＶ ｃ ｓ ｏ ｗ （ｂ
）およびＶ ａ ｓ Ｏ）ｌ （Ｃ）なる電圧を発生し
、入力端子５１０および５１６の電位に対し、 Ｖａｓ
ｏｘ（ｂ）＋ＶｒａＮ（ｂ）およびＶｃｓｏＮ（Ｃ）＋
ＶｒｏＮ（Ｃ）なるレベルシフト動作を行う。その結果
、第５図（５）および（Ｃ）に示すレベルシフト回路は
、第７図７０８および７０９０曲線で示す入出力直流伝
達特性を示す。第５図（Ｃ）のレベルシフト回路におい
て、ＥＭＥＳＦＥＴ５１３および５１４のゲート幅が等
しい場合、バイアス電圧Ｖ ｂ ｉ ａ ａとＶａＳ。
どちらも上記の第５図（ａ）のレベルシフト回路と同様
に動作する。すなわち、ＤＭＥ Ｓ Ｆ Ｅｒ２Ｏ３お
よびＥＭＥ Ｓ Ｆ ＥＴ５１４は、いずれも通常チャ
ネルが開いており、飽和領域動作を行うため定電流性を
示す。ダイオード５０９および５１５は、ダイオード５
０３と同様ＴＪ＝２５℃のとき、第６図の曲線６０１の
特性を示し、ＤＭＥ Ｓ Ｆ Ｅｒ２Ｏ３およびＥＭＥ
ＳＦＥＴ５１４の定電流値に応じた順方向電圧ＶｆＯＮ
を発生する。ＥＭＥ Ｓ Ｆ Ｅｒ２Ｏ３および５１３
は、ソースホロワを形成し、それぞれＤＭＥＳＦＥ Ｔ
５０８およびＥＭＥＳＦＥＴ５１４の定電流値に対しオ
ン状態となり、各ゲートソース電極間にはＶ ａ ｓ
ｏ ｘ （ｂ）およびＶ ｃ ｓ ｏ ｓ （Ｃ）なる
電圧が発生する。ＥＭＥＳＦＥＴ５０７および５１３は
そのゲート電極電位が接地電位に対し、しきい値電圧Ｖ
ｒＥ（＞Ｑｖ）以下であれば飽和領域動作を行い、それ
ぞれゲート−ソース電極間にＶ ｃ ｓ ｏ ｗ （ｂ
）およびＶ ａ ｓ Ｏ）ｌ （Ｃ）なる電圧を発生し
、入力端子５１０および５１６の電位に対し、 Ｖａｓ
ｏｘ（ｂ）＋ＶｒａＮ（ｂ）およびＶｃｓｏＮ（Ｃ）＋
ＶｒｏＮ（Ｃ）なるレベルシフト動作を行う。その結果
、第５図（５）および（Ｃ）に示すレベルシフト回路は
、第７図７０８および７０９０曲線で示す入出力直流伝
達特性を示す。第５図（Ｃ）のレベルシフト回路におい
て、ＥＭＥＳＦＥＴ５１３および５１４のゲート幅が等
しい場合、バイアス電圧Ｖ ｂ ｉ ａ ａとＶａＳ。
、 （Ｃ）は等しくなる。
上記の各レベルシフト回路においては、ＤＭＥＳＦＥＴ
５０１ 、ＥＭＥＳＦＥＴ５０７．５１３のゲート電極
電位が接地電位に対し、Ｖｏ＞ｖ、、またはｖ、 ＞ｖ
ＴＩ：なる電位関係となると、ＤＭＥ Ｓ Ｆ ＥＴ、
ＥＭＥＳＦＥＴは非飽和領域動作を行う。そのためＶＩ
Ｎに対し、ソース電極電位が追従せずレベルシフトが充
分行われなくなり、第７図に示す様にＶｏυ、のＶＩＮ
に対する変化、いわゆる直流ゲインが低下する。
５０１ 、ＥＭＥＳＦＥＴ５０７．５１３のゲート電極
電位が接地電位に対し、Ｖｏ＞ｖ、、またはｖ、 ＞ｖ
ＴＩ：なる電位関係となると、ＤＭＥ Ｓ Ｆ ＥＴ、
ＥＭＥＳＦＥＴは非飽和領域動作を行う。そのためＶＩ
Ｎに対し、ソース電極電位が追従せずレベルシフトが充
分行われなくなり、第７図に示す様にＶｏυ、のＶＩＮ
に対する変化、いわゆる直流ゲインが低下する。
発明が解決しようとする課題
一般に上記のレベルシフト回路と差動増幅回路とを接続
した回路は、メモリ回路の入力回路、センスアンプ等に
広く使用される。
した回路は、メモリ回路の入力回路、センスアンプ等に
広く使用される。
この場合、レベルシフト回路は、差動増幅回路駆動トラ
ンジスタを飽和領域動作状態で動作させるために必要と
なる。しかしながら、上記従来のレベルシフト回路を使
用すると、接地電位をＨレベルとする小振幅入力信号に
対し、以下に示す欠点を有する。
ンジスタを飽和領域動作状態で動作させるために必要と
なる。しかしながら、上記従来のレベルシフト回路を使
用すると、接地電位をＨレベルとする小振幅入力信号に
対し、以下に示す欠点を有する。
（１）第５図（ａ）に示したレベルシフト回路を用いた
場合、ＤＭＥＳＦＥＴ５０１が人力信号レベルに対し非
飽和領域動作を行うため、人出力ゲインが得られず入力
振幅を減衰させ、差動回路の動作余裕を低下させる。例
えば第７図に示したようにＣＭＬ人力レベル（Ｈ＝Ｏｖ
、Ｌ＝０．５ ｖ）に対しては人出力ゲインが０．６５
程度となってしまう。
場合、ＤＭＥＳＦＥＴ５０１が人力信号レベルに対し非
飽和領域動作を行うため、人出力ゲインが得られず入力
振幅を減衰させ、差動回路の動作余裕を低下させる。例
えば第７図に示したようにＣＭＬ人力レベル（Ｈ＝Ｏｖ
、Ｌ＝０．５ ｖ）に対しては人出力ゲインが０．６５
程度となってしまう。
（２）第５図ら）に示したレベルシフト回路を用いた場
合、ＥＭＥ Ｓ Ｆ Ｅｒ２Ｏ３とＤＭＥ Ｓ Ｆ Ｅ
ｒ２Ｏ３とは、別工程により製造されるため、素子特性
に不均衡が生じ易い。特にＥＭＥ Ｓ Ｆ Ｅｒ２Ｏ３
の能力がＤＭＥ Ｓ Ｆ ＥＴ５０ｇの能力よりも低く
なった場合、Ｖ ｃ ｓ Ｏｗｌ （ｂ）は、ＥＭＥ
Ｓ Ｆ Ｅｒ２Ｏ３に寄生するダイオード５２１のオン
電圧となる。従って、ゲート電極が、入力信号に対し、
ロウインピーダンスとなり入力信号振幅劣化の原因とな
ることがある。
合、ＥＭＥ Ｓ Ｆ Ｅｒ２Ｏ３とＤＭＥ Ｓ Ｆ Ｅ
ｒ２Ｏ３とは、別工程により製造されるため、素子特性
に不均衡が生じ易い。特にＥＭＥ Ｓ Ｆ Ｅｒ２Ｏ３
の能力がＤＭＥ Ｓ Ｆ ＥＴ５０ｇの能力よりも低く
なった場合、Ｖ ｃ ｓ Ｏｗｌ （ｂ）は、ＥＭＥ
Ｓ Ｆ Ｅｒ２Ｏ３に寄生するダイオード５２１のオン
電圧となる。従って、ゲート電極が、入力信号に対し、
ロウインピーダンスとなり入力信号振幅劣化の原因とな
ることがある。
（３） 第５図（Ｃ）に示したレベルシフト回路を用
いた場合、バイアス電圧Ｖ ｂ ｔ ａ ｓを反映する
Ｖ。、。Ｎ （Ｃ）がＥＭＥ Ｓ Ｆ ＥＴ５１３のゲ
ート−ソース電極間に発生し、寄生ダイオード５２２が
オフした状態、例えばＶ、）Ｓｏｌ（Ｃ）＝０．５ Ｖ
に設定する事が可能となる。
いた場合、バイアス電圧Ｖ ｂ ｔ ａ ｓを反映する
Ｖ。、。Ｎ （Ｃ）がＥＭＥ Ｓ Ｆ ＥＴ５１３のゲ
ート−ソース電極間に発生し、寄生ダイオード５２２が
オフした状態、例えばＶ、）Ｓｏｌ（Ｃ）＝０．５ Ｖ
に設定する事が可能となる。
しかしながら、Ｔｊが１００℃まで上昇すると、ダイオ
ード５１５の特性が、第６図の曲線６０２に示すように
変化する。そのためＶＧＳ。ｏ（Ｃ）＝０．５ Ｖにお
いても寄生ダイオードがオン状態となるためゲート電極
がロウインピーダンス化する。高温環境においても人力
インピーダンスを低下させないためには、ＥＭＥＳＦＥ
Ｔ５１３のゲート幅を充分大きくとる方法があるが、素
子寸法が増大する。
ード５１５の特性が、第６図の曲線６０２に示すように
変化する。そのためＶＧＳ。ｏ（Ｃ）＝０．５ Ｖにお
いても寄生ダイオードがオン状態となるためゲート電極
がロウインピーダンス化する。高温環境においても人力
インピーダンスを低下させないためには、ＥＭＥＳＦＥ
Ｔ５１３のゲート幅を充分大きくとる方法があるが、素
子寸法が増大する。
従って、本発明の目的は、上記従来技術の問題点を解決
した、高温環境においても入力インピーダンスが低下し
ないレベルシフト回路を提供することにある。
した、高温環境においても入力インピーダンスが低下し
ないレベルシフト回路を提供することにある。
問題点を解決するための手段
本発明に従うと、接地電位にドレイン電極が接続され、
ゲート電極およびソース電極が短絡され、バイアス端子
となっているノーマリ−オン型ショットキ接合電界効果
トランジスタと、アノード電極が前記バイアス端子に接
続され、カソード電極が負の電源に接続されているショ
ットキ接合ダイオードとで構成されたバイアス発生回路
と、前記接地電位にドレイン電極が接続され、ゲート電
極を入力端子とする第１のノーマリ−オフ型ショットキ
接合電界効果トランジスタと、アノード電極が前記第１
のノーマリ−オフ型ショットキ接合電界効果トランジス
タのソース電極に接続されたショットキ接合ダイオード
と、ゲート電極が前記バイアス発生回路の前記バイアス
端子に接続され、ドレイン電極が前記ショットキ接合ダ
イオードのカソード電極に接続された出力端子となって
いる第２のノーマリ−オフ型ショットキ接合電界効果ト
ランジスタと、前記第２のノーマリ−オフ型ショットキ
接合電界効果トランジスタのソース電極と、前記負の電
源との間に接続された抵抗素子とで構成される複数のレ
ベルシフト回路とを具備し、前記各ノーマリ−オフ型シ
ョットキ接合電界効果トランジスタのゲート−ソース電
極間電圧が温度補償されることを特徴とする温度補償レ
ベルシフト回路が提供される。
ゲート電極およびソース電極が短絡され、バイアス端子
となっているノーマリ−オン型ショットキ接合電界効果
トランジスタと、アノード電極が前記バイアス端子に接
続され、カソード電極が負の電源に接続されているショ
ットキ接合ダイオードとで構成されたバイアス発生回路
と、前記接地電位にドレイン電極が接続され、ゲート電
極を入力端子とする第１のノーマリ−オフ型ショットキ
接合電界効果トランジスタと、アノード電極が前記第１
のノーマリ−オフ型ショットキ接合電界効果トランジス
タのソース電極に接続されたショットキ接合ダイオード
と、ゲート電極が前記バイアス発生回路の前記バイアス
端子に接続され、ドレイン電極が前記ショットキ接合ダ
イオードのカソード電極に接続された出力端子となって
いる第２のノーマリ−オフ型ショットキ接合電界効果ト
ランジスタと、前記第２のノーマリ−オフ型ショットキ
接合電界効果トランジスタのソース電極と、前記負の電
源との間に接続された抵抗素子とで構成される複数のレ
ベルシフト回路とを具備し、前記各ノーマリ−オフ型シ
ョットキ接合電界効果トランジスタのゲート−ソース電
極間電圧が温度補償されることを特徴とする温度補償レ
ベルシフト回路が提供される。
本発明の温度補償レベルシフト回路は、前記レベルシフ
ト回路を２組具備し、それぞれの出力端子が、差動増幅
回路の１対の入力端子に接続されることが好ましい。ま
た、前記ノーマリ−オフ型ショットキ接合電界効果トラ
ンジスタおよびショットキ接合ダイオードとが、同一製
造工程によって製造されていることが好ましい。
ト回路を２組具備し、それぞれの出力端子が、差動増幅
回路の１対の入力端子に接続されることが好ましい。ま
た、前記ノーマリ−オフ型ショットキ接合電界効果トラ
ンジスタおよびショットキ接合ダイオードとが、同一製
造工程によって製造されていることが好ましい。
作用
本発明の温度補償レベルシフト回路は、複数のレベルシ
フト回路を具備し、各レベルシフト回路の定電流源ＥＭ
ＥＳＦＥＴの寄生ダイオードと同一特性を有するダイオ
ードをバイアス発生回路に具備している。このダイオー
ドによりレベルシフト回路定電流源ＥＭＥＳＦＥＴのゲ
ート電極バイアスを制御するため、高温環境においても
安定に動作するものである。
フト回路を具備し、各レベルシフト回路の定電流源ＥＭ
ＥＳＦＥＴの寄生ダイオードと同一特性を有するダイオ
ードをバイアス発生回路に具備している。このダイオー
ドによりレベルシフト回路定電流源ＥＭＥＳＦＥＴのゲ
ート電極バイアスを制御するため、高温環境においても
安定に動作するものである。
以下、本発明を実施例により、さらに詳しく説明するが
、以下の開示は本発明の単なる実施例に過ぎず、本発明
の技術的範囲を同等制限するものではない。
、以下の開示は本発明の単なる実施例に過ぎず、本発明
の技術的範囲を同等制限するものではない。
実施例１
本発明の温度補償レベルシフト回路を第１図を参照して
説明する。
説明する。
第１図に、本発明の温度補償レベルシフト回路の一例と
差動増幅回路とを連結した回路の回路図を示す。第１図
の回路は、正補両相入力の入力端子ＶＨＩおよｍから人
力される信号をそれぞれ入力とする第１および第２のレ
ベルシフト回路右よびバイアス発生回路で構成された本
発明の温度補償レベルシフト回路と、差動増幅回路とを
それぞれ接点１１７および１１８で接続したものである
。
差動増幅回路とを連結した回路の回路図を示す。第１図
の回路は、正補両相入力の入力端子ＶＨＩおよｍから人
力される信号をそれぞれ入力とする第１および第２のレ
ベルシフト回路右よびバイアス発生回路で構成された本
発明の温度補償レベルシフト回路と、差動増幅回路とを
それぞれ接点１１７および１１８で接続したものである
。
第１図の回路において、ドレイン電極が接地電位に接続
されたＤＭＥＳＦＥＴ１１５は、ゲート−ソース電極が
短絡され、定電流素子として用いられている。ＤＭＥ
Ｓ Ｆ ＥＴ１１５のソース電極には、ダイオード１０
８のアノード電極がバイアス端子となる接点１２０で接
続され、ダイオード１０８のカソード電極は、負の電源
ＶＳＳに接続されている。以上の構成によりＤＭＥ Ｓ
Ｆ ＥＴ１１５ ＃よ゛びダイオード１０８は、接点
１２０をバイアス端子とするバイアス発生回路となる。
されたＤＭＥＳＦＥＴ１１５は、ゲート−ソース電極が
短絡され、定電流素子として用いられている。ＤＭＥ
Ｓ Ｆ ＥＴ１１５のソース電極には、ダイオード１０
８のアノード電極がバイアス端子となる接点１２０で接
続され、ダイオード１０８のカソード電極は、負の電源
ＶＳＳに接続されている。以上の構成によりＤＭＥ Ｓ
Ｆ ＥＴ１１５ ＃よ゛びダイオード１０８は、接点
１２０をバイアス端子とするバイアス発生回路となる。
ドレイン電極が接地電位に接続され、ゲート電極が入力
端子ＶＩＮに接続されているＥＭＥ Ｓ Ｆ ＥＴＩＯ
Ｉのソース電極には、ダイオード１０６のアノード電極
が接続されている。ダイオード１０６のカソード電極に
は、ＥＭＥＳＦＥＴ１０２のドレイン電極が接続され、
ＥＭＥＳＦＥＴ１０２のゲート電極は接点１２０に接続
され、ソース電極は抵抗素子１０９を介して負の電源ｖ
ｓｓに接続されて、第１のレベルシフト回路を構成して
いる。また、上記第１のレベルシフト回路と同様に、ド
レイン電極が接地電位に接続され、ゲート電極が入力端
子■πに接続され、さらにソース電極にダイオード１０
７のアノード電極が接続されているＥＭＥＳＦＥＴ１０
３ と、ドレイン電極がダイオード１０７のカソード電
極にの接続され、ゲート電極が接点１２０に接続され、
さらにソース電極が抵抗素子１１０を介して負の電源Ｖ
ＳＳに接続されているＥＭＥＳＦＥＴ１０４が第２のレ
ベルシフト回路を構成している。
端子ＶＩＮに接続されているＥＭＥ Ｓ Ｆ ＥＴＩＯ
Ｉのソース電極には、ダイオード１０６のアノード電極
が接続されている。ダイオード１０６のカソード電極に
は、ＥＭＥＳＦＥＴ１０２のドレイン電極が接続され、
ＥＭＥＳＦＥＴ１０２のゲート電極は接点１２０に接続
され、ソース電極は抵抗素子１０９を介して負の電源ｖ
ｓｓに接続されて、第１のレベルシフト回路を構成して
いる。また、上記第１のレベルシフト回路と同様に、ド
レイン電極が接地電位に接続され、ゲート電極が入力端
子■πに接続され、さらにソース電極にダイオード１０
７のアノード電極が接続されているＥＭＥＳＦＥＴ１０
３ と、ドレイン電極がダイオード１０７のカソード電
極にの接続され、ゲート電極が接点１２０に接続され、
さらにソース電極が抵抗素子１１０を介して負の電源Ｖ
ＳＳに接続されているＥＭＥＳＦＥＴ１０４が第２のレ
ベルシフト回路を構成している。
第１および第２のレベルシフト回路は、接点１１７およ
び接点１１９で差動回路の一対の入力端子にそれぞれ接
続されている。
び接点１１９で差動回路の一対の入力端子にそれぞれ接
続されている。
以下、第２図および第３図を共に参照して、上記の温度
補償レベルシフト回路の動作を説明する。
補償レベルシフト回路の動作を説明する。
第２図は、本実施例の温度補償レベルシフト回路の人出
力伝達特性を示した図であり、第３図は、第１図の各接
点におけるレベル関係を示す図である。第２図において
、直線２０１および２０１′ は、それぞれ上記のレベ
ルシフト回路のＴｊ ＝２５℃および’ｒ、 ＝１００
℃のときのＥＭＥ Ｓ Ｆ ＥＴＩＯＩのソース電極電
位を示す。また、直線２０２および２０２′は、それぞ
れＴＪ＝２５℃およびＴ、＋ ＝ｌＯＯ℃のときの上記
第１のレベルシフト回路の出力電位を示す。第３図にお
いて、曲線３０１および３０１′は、それぞれＴ」＝２
５℃およびＴＪ ＝１００℃のときのＥＭＥＳＦＥＴＩ
ＯＩのソース電極電位を示し、曲線子およびπｒ′は、
それぞれＴＪ ＝２５℃およびＴＪ ＝１００℃のとき
のＥＭＥＳＦＥＴ１０３のソース電極電位を示す。さら
に、曲線３０２および３０２′は、それぞれＴＪ ＝２
５℃およびＴｊ＝１００℃のときの上記第１のレベルシ
フト回路の出力電位を示し、曲線πＴおよび？’ は、
それぞれＴ、 ＝２５℃およびＴＪ ＝１００℃のとき
の上記第２のレベルシフト回路の出力電位を示す。また
、直線３０３および３０３′は、それぞれＴＪ ＝２５
℃およびＴ、＝１００℃のときのＥＭＥ Ｓ Ｆ Ｅｒ
２Ｏ３のゲート電極電位を示し、直線３０４および３０
４′は、それぞれＴ。
力伝達特性を示した図であり、第３図は、第１図の各接
点におけるレベル関係を示す図である。第２図において
、直線２０１および２０１′ は、それぞれ上記のレベ
ルシフト回路のＴｊ ＝２５℃および’ｒ、 ＝１００
℃のときのＥＭＥ Ｓ Ｆ ＥＴＩＯＩのソース電極電
位を示す。また、直線２０２および２０２′は、それぞ
れＴＪ＝２５℃およびＴ、＋ ＝ｌＯＯ℃のときの上記
第１のレベルシフト回路の出力電位を示す。第３図にお
いて、曲線３０１および３０１′は、それぞれＴ」＝２
５℃およびＴＪ ＝１００℃のときのＥＭＥＳＦＥＴＩ
ＯＩのソース電極電位を示し、曲線子およびπｒ′は、
それぞれＴＪ ＝２５℃およびＴＪ ＝１００℃のとき
のＥＭＥＳＦＥＴ１０３のソース電極電位を示す。さら
に、曲線３０２および３０２′は、それぞれＴＪ ＝２
５℃およびＴｊ＝１００℃のときの上記第１のレベルシ
フト回路の出力電位を示し、曲線πＴおよび？’ は、
それぞれＴ、 ＝２５℃およびＴＪ ＝１００℃のとき
の上記第２のレベルシフト回路の出力電位を示す。また
、直線３０３および３０３′は、それぞれＴＪ ＝２５
℃およびＴ、＝１００℃のときのＥＭＥ Ｓ Ｆ Ｅｒ
２Ｏ３のゲート電極電位を示し、直線３０４および３０
４′は、それぞれＴ。
＝２５℃およびＴＪ ＝１００℃のときのＥＭＥ Ｓ
Ｆ Ｅｒ２Ｏ３のソース電極電位を示す。
Ｆ Ｅｒ２Ｏ３のソース電極電位を示す。
ＤＭＥ Ｓ Ｆ ＥＴ１１５は、上記のようにゲート−
ソース電極が短絡されている定電流素子であり、接点１
２０の電位にかかわらずダイオード１０８に定電流を供
給する。ダイオード１０８はこの状態で、第６図曲線６
０１に示すよう、ＴＪ ＝２５℃において順方向立上が
り電圧Ｖ、。、を発生する。
ソース電極が短絡されている定電流素子であり、接点１
２０の電位にかかわらずダイオード１０８に定電流を供
給する。ダイオード１０８はこの状態で、第６図曲線６
０１に示すよう、ＴＪ ＝２５℃において順方向立上が
り電圧Ｖ、。、を発生する。
ＥＭＥＳＦＥＴ１０２において、ゲート電極は、負の電
源ＶＳＳの電位に対し、Ｖ ｆｏｅにバイアスされるの
でＥＭＥ Ｓ Ｆ Ｅｒ２Ｏ３は、飽和領域動作を行い
、定電流性を示す。抵抗素子１０９の抵抗値は、この定
電流が抵抗素子１０９を流れた場合、ゲート−ソース電
極間電位差Ｖ ｃ ｓ ｏ ｓ ＋ ０２が寄生ダイオ
ード１２４０オン電圧に達しない程度に、ソース電極１
２１の電位がＶｓｓよりも高くなるように選択されてい
る。一方、ＥＭＥ Ｓ Ｆ ＥＴＩＯＩのゲート−ソー
ス電極間電位差ＶＧＳＯ口。１は、従来例の第５図（Ｃ
）の回路において説明したように、ＶＯ５０Ｎ＋０２を
反映した電圧を発生する。例えばＥＭＥＳＦＥＴｌｏｌ
および１０２が、同一のゲート幅を有する場合、■。、
。□。２ ”ｖａｓ。８．。１ となり、従って、寄生
ダイオード１２３は、寄生ダイオード１２４と同様にオ
フ状態となる。ＥＭＥ Ｓ Ｆ Ｅｒ２Ｏ３は、抵抗素
子１０９が存在しても定電流動作を行うので、入力電位
Ｖ ＩＨに対し、第１のレベルシフト回路の出力電位で
ある接点１１７の電位ｖ１１７は、第２図の直線２０２
に示されるように Ｖ１１７ ＝Ｖ１）Ｉ ＶＧｌｉＯ）１＋０１
Ｖｒｏｘとなる。
源ＶＳＳの電位に対し、Ｖ ｆｏｅにバイアスされるの
でＥＭＥ Ｓ Ｆ Ｅｒ２Ｏ３は、飽和領域動作を行い
、定電流性を示す。抵抗素子１０９の抵抗値は、この定
電流が抵抗素子１０９を流れた場合、ゲート−ソース電
極間電位差Ｖ ｃ ｓ ｏ ｓ ＋ ０２が寄生ダイオ
ード１２４０オン電圧に達しない程度に、ソース電極１
２１の電位がＶｓｓよりも高くなるように選択されてい
る。一方、ＥＭＥ Ｓ Ｆ ＥＴＩＯＩのゲート−ソー
ス電極間電位差ＶＧＳＯ口。１は、従来例の第５図（Ｃ
）の回路において説明したように、ＶＯ５０Ｎ＋０２を
反映した電圧を発生する。例えばＥＭＥＳＦＥＴｌｏｌ
および１０２が、同一のゲート幅を有する場合、■。、
。□。２ ”ｖａｓ。８．。１ となり、従って、寄生
ダイオード１２３は、寄生ダイオード１２４と同様にオ
フ状態となる。ＥＭＥ Ｓ Ｆ Ｅｒ２Ｏ３は、抵抗素
子１０９が存在しても定電流動作を行うので、入力電位
Ｖ ＩＨに対し、第１のレベルシフト回路の出力電位で
ある接点１１７の電位ｖ１１７は、第２図の直線２０２
に示されるように Ｖ１１７ ＝Ｖ１）Ｉ ＶＧｌｉＯ）１＋０１
Ｖｒｏｘとなる。
Ｔ、が上昇し、１００℃となった場合には、第６図の曲
線６０２に示すようにダイオード１０８の順方向の立上
がり電圧は低下し、■、。イ′となる。このとき、ＥＭ
Ｅ Ｓ Ｆ Ｅｒ２Ｏ３のゲート電極電位もＶ ｆＯＮ
からｖ ｒａｙ′に低下する。そのためＥ Ｍ ＥＳＦ
ＥＴ１０２のゲート−ソース電極間電位差もＶＧＳＯ１
０２′となり、寄生ダイオード１２４は、抵抗素子１０
９の電圧発生機構によりオフ状態となる。
線６０２に示すようにダイオード１０８の順方向の立上
がり電圧は低下し、■、。イ′となる。このとき、ＥＭ
Ｅ Ｓ Ｆ Ｅｒ２Ｏ３のゲート電極電位もＶ ｆＯＮ
からｖ ｒａｙ′に低下する。そのためＥ Ｍ ＥＳＦ
ＥＴ１０２のゲート−ソース電極間電位差もＶＧＳＯ１
０２′となり、寄生ダイオード１２４は、抵抗素子１０
９の電圧発生機構によりオフ状態となる。
従って、ＥＭＥ Ｓ Ｆ ＥＴＩＯＩの寄生ダイオード
１２３もＶａｓｏｗ＋ｏ＋ ’ にバイアスされオフ状
態となる。
１２３もＶａｓｏｗ＋ｏ＋ ’ にバイアスされオフ状
態となる。
この時の入力電位ＶＩＮに対する第１のレベルシフト回
路の出力電位である接点１１７の電位Ｖ１１７’は第２
図２０２′で示されるように Ｖ＋ｔｔ ’ ＝ＶＩｌｌ Ｖｅｓｏｘ＋ｏ＋
Ｖｒｏｓとなる。
路の出力電位である接点１１７の電位Ｖ１１７’は第２
図２０２′で示されるように Ｖ＋ｔｔ ’ ＝ＶＩｌｌ Ｖｅｓｏｘ＋ｏ＋
Ｖｒｏｓとなる。
従って、上記のレベルシフト回路においては、Ｔ、が上
昇した場合でも、ＥＭＥＳＦＥＴＩＯＩ、１０２のゲー
ト−ソース電極間電位差は、ダイオード１０８の温度特
性により温度補償されるものである。
昇した場合でも、ＥＭＥＳＦＥＴＩＯＩ、１０２のゲー
ト−ソース電極間電位差は、ダイオード１０８の温度特
性により温度補償されるものである。
第２のレベルシフト回路は、ＥＭＥＳＦＥＴ１０３のゲ
ート電極に第１のレベルシフト回路の入力と逆相の信号
ｖπが入力し、ＥＭＥ Ｓ Ｆ Ｅｒ２Ｏ３ノゲート電
極は、第１のレベルシフト回路のＥＭＥＳＦＥＴ１０２
のゲート電極と共通に接点１２０に接続されている。従
って、第２のレベルシフト回路も、第３図の曲線πｒ１
πｒ１３…１よび３刀−に示すように上記の第１のレベ
ルシフト回路と同様に動作する。
ート電極に第１のレベルシフト回路の入力と逆相の信号
ｖπが入力し、ＥＭＥ Ｓ Ｆ Ｅｒ２Ｏ３ノゲート電
極は、第１のレベルシフト回路のＥＭＥＳＦＥＴ１０２
のゲート電極と共通に接点１２０に接続されている。従
って、第２のレベルシフト回路も、第３図の曲線πｒ１
πｒ１３…１よび３刀−に示すように上記の第１のレベ
ルシフト回路と同様に動作する。
本実施例の温度補償レベルシフト回路では、第５図（Ｃ
）に示した従来のレベルシフト回路の入力リーク電流が
、ＴＪ ＝１００℃の時に約７０μＡであったものが、
１／７に低減可能となった。
）に示した従来のレベルシフト回路の入力リーク電流が
、ＴＪ ＝１００℃の時に約７０μＡであったものが、
１／７に低減可能となった。
従って、上記の第１および第２のレベルシフト回路は、
正補両相人力■１、およｆｆｉに対応し、レベルシフト
電圧を接点１１７および１１９に発生する。接合温度Ｔ
」の上昇によってレベルシフト電圧は低下するが、差動
増幅回路は同相入力成分に対しては、ゲインがほぼ０”
であるため、安定に動作するものである。
正補両相人力■１、およｆｆｉに対応し、レベルシフト
電圧を接点１１７および１１９に発生する。接合温度Ｔ
」の上昇によってレベルシフト電圧は低下するが、差動
増幅回路は同相入力成分に対しては、ゲインがほぼ０”
であるため、安定に動作するものである。
実施例２
第４図に、本発明の温度補償レベルシフト回路の他の実
施例の回路図を示す。第４図に示す本発明の温度補償レ
ベルシフト回路は、本発明の実施例１ものと同様なバイ
アス発生回路と、やはり実施例１の第１および第２のレ
ベルシフト回路と同様な３組のレベルシフト回路とで構
成されるものである。
施例の回路図を示す。第４図に示す本発明の温度補償レ
ベルシフト回路は、本発明の実施例１ものと同様なバイ
アス発生回路と、やはり実施例１の第１および第２のレ
ベルシフト回路と同様な３組のレベルシフト回路とで構
成されるものである。
すなわち、ドレイン電極が接地電位に接続されたＤＭＥ
Ｓ Ｆ Ｅｒ２Ｏ３は、ゲート−ソース電極が短絡さ
れ、定電流素子として用いられている。ＤＭＥＳＦＥＴ
４０１のソース電極には、ダイオード４０２のアノード
電極が接点４０４で接続され、ダイオード４０２０カソ
ード電極は、負の電源ｖｉｓに接続されている。さらに
、抵抗素子４０３が接点４０４に接続され、上記のＤＭ
Ｅ Ｓ Ｆ Ｅｒ２Ｏ３およびダイオード４０２ととも
に接点４０５をバイアス端子とするバイアス発生回路を
構成している。
Ｓ Ｆ Ｅｒ２Ｏ３は、ゲート−ソース電極が短絡さ
れ、定電流素子として用いられている。ＤＭＥＳＦＥＴ
４０１のソース電極には、ダイオード４０２のアノード
電極が接点４０４で接続され、ダイオード４０２０カソ
ード電極は、負の電源ｖｉｓに接続されている。さらに
、抵抗素子４０３が接点４０４に接続され、上記のＤＭ
Ｅ Ｓ Ｆ Ｅｒ２Ｏ３およびダイオード４０２ととも
に接点４０５をバイアス端子とするバイアス発生回路を
構成している。
また、それぞれドレイン電極が接地電位に接続され、ゲ
ート電極が入力端子Ｖ□Ｍｌ 、Ｖｌイ２およびＶ！■
に接続されているＥＭＥ Ｓ Ｆ ＥＴ４１１．４１３
および４１５のソース電極には、それぞれダイオード４
１７．４１８および４１９のアノード電極が接続されて
いる。ダイオード４１７．４１Ｂおよび４１９のカソー
ド電極には、ＥＭＥ Ｓ Ｆ ＥＴ４１２．４１４およ
び４１６のドレイン電極が接続され、ＥＭＥＳＦ Ｅ
Ｔ４１２．４１４および４１６のゲート電極はそれぞれ
バイアス端子４０５に接続され、ソース電極はそれぞれ
抵抗素子４２０．４２１および４２２を介して負の電源
Ｖｌｌに接続されて、第１、第２および第３のレベルシ
フト回路を構成している。
ート電極が入力端子Ｖ□Ｍｌ 、Ｖｌイ２およびＶ！■
に接続されているＥＭＥ Ｓ Ｆ ＥＴ４１１．４１３
および４１５のソース電極には、それぞれダイオード４
１７．４１８および４１９のアノード電極が接続されて
いる。ダイオード４１７．４１Ｂおよび４１９のカソー
ド電極には、ＥＭＥ Ｓ Ｆ ＥＴ４１２．４１４およ
び４１６のドレイン電極が接続され、ＥＭＥＳＦ Ｅ
Ｔ４１２．４１４および４１６のゲート電極はそれぞれ
バイアス端子４０５に接続され、ソース電極はそれぞれ
抵抗素子４２０．４２１および４２２を介して負の電源
Ｖｌｌに接続されて、第１、第２および第３のレベルシ
フト回路を構成している。
各レベルシフト回路の動作は、上記の実施例１のレベル
シフト回路と同様である。本実施例の温度補償レベルシ
フト回路においては、第１、第２および第３のレベルシ
フト回路がバイアス端子４０５に接続されるので、定電
流ＥＭＥ Ｓ Ｆ ＥＴ４１２．４１４および４１６の
それぞれの寄生ダイオードリーク電流が重畳されて抵抗
素子４０３を流れる。従って、接点４０４よりバイアス
端子４０５の電位は低くなり、定電流ＥＭＥ Ｓ Ｆ
ＥＴ４１２．４１４および４１６のそれぞれのゲート−
ソース電極間電位差は、抵抗素子４０３を使用しない場
合と較べ、さらに低下する。そのため入力端子Ｖ１１Ｉ
Ｉ 、ＶＩＮ□およびＶＩＮ３それぞれに流入する入力
リーク電流も、抵抗素子４０３を用いない場合に較べ、
さらに減少する。また、接合温度Ｔ」が上昇しても実施
例１の温度補償レベルシフト回路と同様ダイオード４０
２の温度特性により、ＥＭＥ Ｓ Ｆ ＥＴ４１２．４
１４および４１６のゲート−ソース電極間電位差は、温
度補償されるものである。
シフト回路と同様である。本実施例の温度補償レベルシ
フト回路においては、第１、第２および第３のレベルシ
フト回路がバイアス端子４０５に接続されるので、定電
流ＥＭＥ Ｓ Ｆ ＥＴ４１２．４１４および４１６の
それぞれの寄生ダイオードリーク電流が重畳されて抵抗
素子４０３を流れる。従って、接点４０４よりバイアス
端子４０５の電位は低くなり、定電流ＥＭＥ Ｓ Ｆ
ＥＴ４１２．４１４および４１６のそれぞれのゲート−
ソース電極間電位差は、抵抗素子４０３を使用しない場
合と較べ、さらに低下する。そのため入力端子Ｖ１１Ｉ
Ｉ 、ＶＩＮ□およびＶＩＮ３それぞれに流入する入力
リーク電流も、抵抗素子４０３を用いない場合に較べ、
さらに減少する。また、接合温度Ｔ」が上昇しても実施
例１の温度補償レベルシフト回路と同様ダイオード４０
２の温度特性により、ＥＭＥ Ｓ Ｆ ＥＴ４１２．４
１４および４１６のゲート−ソース電極間電位差は、温
度補償されるものである。
発明の詳細
な説明したように、本発明の温度補償レベルシフトは、
接合温度が高温となった場合でもレベルシフト回路の入
力インピーダンスの低下を防ぐことが可能であり、また
、接地電位付近の小信号振幅を減衰させることなくレベ
ルシフトする。
接合温度が高温となった場合でもレベルシフト回路の入
力インピーダンスの低下を防ぐことが可能であり、また
、接地電位付近の小信号振幅を減衰させることなくレベ
ルシフトする。
これは、本発明の温度補償レベルシフト回路が、従来の
ＥＭＥＳＦＥＴ構成によるレベルシフト回路の定電流源
ＥＭＥＳＦＥＴのゲート電圧をダイオードの順方向電圧
によりバイアスし、定電流源ＥＭＥＳＦＥＴのソース電
極と負電源との間に抵抗を具備する構成を有するためで
ある。
ＥＭＥＳＦＥＴ構成によるレベルシフト回路の定電流源
ＥＭＥＳＦＥＴのゲート電圧をダイオードの順方向電圧
によりバイアスし、定電流源ＥＭＥＳＦＥＴのソース電
極と負電源との間に抵抗を具備する構成を有するためで
ある。
従って、本発明により、入力リーク電流の小さく、また
、振幅劣化の少ないため差動増幅回路の誤動作を防ぐこ
とが可能な差動増幅回路入力用レベルシフト回路が提供
される。
、振幅劣化の少ないため差動増幅回路の誤動作を防ぐこ
とが可能な差動増幅回路入力用レベルシフト回路が提供
される。
第１図は、本発明の温度補償レベルシフト回路と差動増
幅回路とを連結した回路の一例の回路図であり、 第２図は、第１図の温度補償レベルシフト回路の入出力
直流伝達特性図であり、 第３図は、第１図の温度補償レベルシフト回路のレベル
関係図であり、 第４図は、本発明の温度補償レベルシフト回路の他の実
施例の回路図であり、 第５図（ａ）〜（Ｃ）は、それぞれ従来のレベルシフト
回路の回路図であり、 第６図は、レベルシフト回路に用いられるショットキ接
合ダイオードの電圧−電流特性およびその温度依存性を
示す図であり、 第７図は、従来のレベルシフト回路の入出力直流伝達特
性である。 〔主な参照番号〕 １０１．１０２．１０３ ４１１．４１２ ５０？ 、５１３ １１３．１１５．４０１ ．１０４．１１１．１１２ ．４１３．４１４．４１５．４１６１ ．５１４ ・ ・ ・ＥＭＥＳＦＥＴ。 、５０１．５０２．５０８ ・ ・ ・ＤＭＥＳＦＥＴ。 １０６．１０７．１０８． ４０２ ．４１７．４１８ ．４１９ ．５０３ ．５
０９ ．５１５ ・ ・ ・ダイオード、１０９．１
１０ 、Ｒ１、Ｒ２， ４０３，４２０，４２１，４２２・・・抵抗素子、１２
３．１２４．５２０．５２１．５２２・・・寄生ダイオ
ード、
幅回路とを連結した回路の一例の回路図であり、 第２図は、第１図の温度補償レベルシフト回路の入出力
直流伝達特性図であり、 第３図は、第１図の温度補償レベルシフト回路のレベル
関係図であり、 第４図は、本発明の温度補償レベルシフト回路の他の実
施例の回路図であり、 第５図（ａ）〜（Ｃ）は、それぞれ従来のレベルシフト
回路の回路図であり、 第６図は、レベルシフト回路に用いられるショットキ接
合ダイオードの電圧−電流特性およびその温度依存性を
示す図であり、 第７図は、従来のレベルシフト回路の入出力直流伝達特
性である。 〔主な参照番号〕 １０１．１０２．１０３ ４１１．４１２ ５０？ 、５１３ １１３．１１５．４０１ ．１０４．１１１．１１２ ．４１３．４１４．４１５．４１６１ ．５１４ ・ ・ ・ＥＭＥＳＦＥＴ。 、５０１．５０２．５０８ ・ ・ ・ＤＭＥＳＦＥＴ。 １０６．１０７．１０８． ４０２ ．４１７．４１８ ．４１９ ．５０３ ．５
０９ ．５１５ ・ ・ ・ダイオード、１０９．１
１０ 、Ｒ１、Ｒ２， ４０３，４２０，４２１，４２２・・・抵抗素子、１２
３．１２４．５２０．５２１．５２２・・・寄生ダイオ
ード、
Claims (3)
- （１）接地電位にドレイン電極が接続され、ゲート電極
およびソース電極が短絡され、バイアス端子となってい
るノーマリーオン型ショットキ接合電界効果トランジス
タと、アノード電極が前記バイアス端子に接続され、カ
ソード電極が負の電源に接続されているショットキ接合
ダイオードとで構成されたバイアス発生回路と、 前記接地電位にドレイン電極が接続され、ゲート電極を
入力端子とする第１のノーマリーオフ型ショットキ接合
電界効果トランジスタと、アノード電極が前記第１のノ
ーマリーオフ型ショットキ接合電界効果トランジスタの
ソース電極に接続されたショットキ接合ダイオードと、
ゲート電極が前記バイアス発生回路の前記バイアス端子
に接続され、ドレイン電極が前記ショットキ接合ダイオ
ードのカソード電極に接続された出力端子となっている
第２のノーマリーオフ型ショットキ接合電界効果トラン
ジスタと、前記第２のノーマリーオフ型ショットキ接合
電界効果トランジスタのソース電極と、前記負の電源と
の間に接続された抵抗素子とで構成される複数のレベル
シフト回路とを具備し、前記各ノーマリーオフ型ショッ
トキ接合電界効果トランジスタのゲート−ソース電極間
電圧が温度補償されることを特徴とする温度補償レベル
シフト回路。 - （２）前記レベルシフト回路を２組具備し、それぞれの
出力端子が、差動増幅回路の１対の入力端子に接続され
ることを特徴とする請求項（１）に記載の温度補償レベ
ルシフト回路。 - （３）前記ノーマリーオフ型ショットキ接合電界効果ト
ランジスタおよびショットキ接合ダイオードとが、同一
製造工程によって製造されていることを特徴とする請求
項（１）または（２）に記載の温度補償レベルシフト回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63302571A JP2666435B2 (ja) | 1988-11-30 | 1988-11-30 | 温度補償レベルシフト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63302571A JP2666435B2 (ja) | 1988-11-30 | 1988-11-30 | 温度補償レベルシフト回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02149014A true JPH02149014A (ja) | 1990-06-07 |
| JP2666435B2 JP2666435B2 (ja) | 1997-10-22 |
Family
ID=17910580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63302571A Expired - Lifetime JP2666435B2 (ja) | 1988-11-30 | 1988-11-30 | 温度補償レベルシフト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2666435B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0612152A2 (en) * | 1993-02-19 | 1994-08-24 | Mitsubishi Denki Kabushiki Kaisha | A level shift circuit |
| EP1014585A3 (en) * | 1998-12-15 | 2001-12-19 | Nec Corporation | Level-shifting circuit and input and output circuits using the same |
| CN115933795A (zh) * | 2023-01-06 | 2023-04-07 | 南京邮电大学 | 一种应用于电源管理单元的超低功耗基准电流源电路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01194511A (ja) * | 1988-01-28 | 1989-08-04 | Fujitsu Ltd | 集積回路 |
-
1988
- 1988-11-30 JP JP63302571A patent/JP2666435B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01194511A (ja) * | 1988-01-28 | 1989-08-04 | Fujitsu Ltd | 集積回路 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0612152A2 (en) * | 1993-02-19 | 1994-08-24 | Mitsubishi Denki Kabushiki Kaisha | A level shift circuit |
| EP0612152A3 (en) * | 1993-02-19 | 1995-02-08 | Mitsubishi Electric Corp | Level shift circuit. |
| US6051993A (en) * | 1993-02-19 | 2000-04-18 | Mitsubishi Denki Kabushiki Kaisha | Level shift circuit compensating for circuit element characteristic variations |
| EP1014585A3 (en) * | 1998-12-15 | 2001-12-19 | Nec Corporation | Level-shifting circuit and input and output circuits using the same |
| CN115933795A (zh) * | 2023-01-06 | 2023-04-07 | 南京邮电大学 | 一种应用于电源管理单元的超低功耗基准电流源电路 |
| CN115933795B (zh) * | 2023-01-06 | 2023-06-20 | 南京邮电大学 | 一种应用于电源管理单元的超低功耗基准电流源电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2666435B2 (ja) | 1997-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4274014A (en) | Switched current source for current limiting complementary symmetry inverter | |
| US5736892A (en) | Differential charge pump circuit with high differential impedance and low common mode impedance | |
| EP0140677B1 (en) | Differential amplifier using a constant-current source circuit | |
| US4287439A (en) | MOS Bandgap reference | |
| US5266887A (en) | Bidirectional voltage to current converter | |
| US3953807A (en) | Current amplifier | |
| NL8001492A (nl) | Stroomspiegelschakeling. | |
| US4247824A (en) | Linear amplifier | |
| JPH07191769A (ja) | 基準電流発生回路 | |
| US3961279A (en) | CMOS differential amplifier circuit utilizing a CMOS current sinking transistor which tracks CMOS current sourcing transistors | |
| US4630046A (en) | Broadband switching network in matrix form | |
| US4200898A (en) | Current limiter | |
| JPH02149014A (ja) | 温度補償レベルシフト回路 | |
| JP3081210B2 (ja) | 線形利得増幅回路 | |
| US5124586A (en) | Impedance multiplier | |
| JPS59178005A (ja) | バイポ−ラトランジスタを有する差動増幅器 | |
| JPH0618293B2 (ja) | 演算増幅器 | |
| KR970005290B1 (ko) | 증폭기 회로 | |
| KR890004770B1 (ko) | 논리 회로 | |
| JP2896029B2 (ja) | 電圧電流変換回路 | |
| JPH01817A (ja) | 論理回路 | |
| JP3655892B2 (ja) | 定電流回路、定電圧回路及び差動増幅回路 | |
| US6356154B1 (en) | FET-based, linear voltage-controlled resistor for wide-band gain control circuit | |
| JP3438878B2 (ja) | 定電流回路 | |
| US5184089A (en) | Differential amplifier having output current limiting |