JPH02148163A - マルチオペレーティングシステム - Google Patents
マルチオペレーティングシステムInfo
- Publication number
- JPH02148163A JPH02148163A JP30314388A JP30314388A JPH02148163A JP H02148163 A JPH02148163 A JP H02148163A JP 30314388 A JP30314388 A JP 30314388A JP 30314388 A JP30314388 A JP 30314388A JP H02148163 A JPH02148163 A JP H02148163A
- Authority
- JP
- Japan
- Prior art keywords
- operating systems
- operating system
- processing
- storage device
- microprocessors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は複数のオペレーティングシステムが同時に動作
するマルチオペレーティングシステムに関するものであ
る。
するマルチオペレーティングシステムに関するものであ
る。
従来、複数のオペレーティングシステムを動作させるに
は、一つのプロセッサ上で複数のオペレーティングシス
テムに対し、タイムスライスを行い、あたかも複数のオ
ペレーティングシステムが同時に動作しているようにし
ていた。
は、一つのプロセッサ上で複数のオペレーティングシス
テムに対し、タイムスライスを行い、あたかも複数のオ
ペレーティングシステムが同時に動作しているようにし
ていた。
上述した従来のマルチオペレーティングシステムは、一
つのプロセッサでタイムスライス処理を行い動作する様
にしているため、オーバーヘッド時間が大変長く、性能
が悪いという欠点がある。
つのプロセッサでタイムスライス処理を行い動作する様
にしているため、オーバーヘッド時間が大変長く、性能
が悪いという欠点がある。
さらに、命令コード体系の異なる他プロセツサ用のオペ
レーティングシステムの場合は命令コードをシミュレー
ションすることにより動作するようにしているので、な
おさらのことである。
レーティングシステムの場合は命令コードをシミュレー
ションすることにより動作するようにしているので、な
おさらのことである。
本発明のマルチオペ−レーティングシステムは、オペレ
ーティングシステムの命令コード体系に対応する複数の
マイクロプロセッサと、前記オペレーティングシステム
を記憶する前記マイクロプロセッサ毎の記憶装置とを有
することを特徴とする。
ーティングシステムの命令コード体系に対応する複数の
マイクロプロセッサと、前記オペレーティングシステム
を記憶する前記マイクロプロセッサ毎の記憶装置とを有
することを特徴とする。
次に、本発明について図面を参照して説明する。
第1図は本発明の一実施例のブロック図であり、複数の
マイクロプロセッサ1−1.1−2゜1−3は、命令コ
ード体系が異なるオペレーティングシステムを処理する
べく、バス1−7を介して、それぞれ専用の記憶装置1
−4.1−51−6に接続されている。
マイクロプロセッサ1−1.1−2゜1−3は、命令コ
ード体系が異なるオペレーティングシステムを処理する
べく、バス1−7を介して、それぞれ専用の記憶装置1
−4.1−51−6に接続されている。
記憶装置1−4.1−5.1−6には、それぞれオペレ
ーティングシステムを一つ記憶しており、それぞれ対応
するマイクロプロセッサ1−1.1−2.1−3によっ
て処理が行われる。
ーティングシステムを一つ記憶しており、それぞれ対応
するマイクロプロセッサ1−1.1−2.1−3によっ
て処理が行われる。
同時に動作するオペレーティングシステムを増す場合は
、マイクロプロセッサと記憶装置をさらに追加する。
、マイクロプロセッサと記憶装置をさらに追加する。
以上説明したように本発明は、複数のプロセッサが別々
のオペレーティングシステムを同時に処理することによ
り、従来のように一つのプロセッサで処理する場合より
高速になり、同時に処理するオペレーティングシステム
数が増えても性能の低下にならない効果がある。
のオペレーティングシステムを同時に処理することによ
り、従来のように一つのプロセッサで処理する場合より
高速になり、同時に処理するオペレーティングシステム
数が増えても性能の低下にならない効果がある。
また、数種類のマイクロプロセッサを構成することによ
り、他プロセツサ用のオペレーティングシステムを数多
く動作させられる効果もある。
り、他プロセツサ用のオペレーティングシステムを数多
く動作させられる効果もある。
第1図は本発明の一実施例のブロック図である。
1−1.1−2.1−3・・・・・・マイクロプロセッ
サ、1−4.l−5,1−6・・・・・・記憶装置、1
−7・・・・・・バス。
サ、1−4.l−5,1−6・・・・・・記憶装置、1
−7・・・・・・バス。
Claims (1)
- オペレーティングシステムの命令コード体系に対応する
複数のマイクロプロセッサと、前記オペレーティングシ
ステムを記憶する前記マクイクロプロセッサ毎の記憶装
置とを有することを特徴とするマルチオペレーティング
システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30314388A JPH02148163A (ja) | 1988-11-29 | 1988-11-29 | マルチオペレーティングシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30314388A JPH02148163A (ja) | 1988-11-29 | 1988-11-29 | マルチオペレーティングシステム |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02148163A true JPH02148163A (ja) | 1990-06-07 |
Family
ID=17917397
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30314388A Pending JPH02148163A (ja) | 1988-11-29 | 1988-11-29 | マルチオペレーティングシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02148163A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999048021A3 (de) * | 1998-03-14 | 1999-11-04 | Valeo Electronics Gmbh & Co Kg | Computersystem für kraftfahrzeuge |
FR2779252A1 (fr) * | 1998-05-27 | 1999-12-03 | Bull Sa | Dispositif d'emulation de composant physique |
-
1988
- 1988-11-29 JP JP30314388A patent/JPH02148163A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999048021A3 (de) * | 1998-03-14 | 1999-11-04 | Valeo Electronics Gmbh & Co Kg | Computersystem für kraftfahrzeuge |
FR2779252A1 (fr) * | 1998-05-27 | 1999-12-03 | Bull Sa | Dispositif d'emulation de composant physique |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR900012155A (ko) | 데이타 처리 시스템 | |
JPH02230455A (ja) | 外部記憶装置の割込み制御方式 | |
JPH02148163A (ja) | マルチオペレーティングシステム | |
GB1521449A (en) | Digital data processing apparatus | |
JPH0460843A (ja) | マルチプロセッサシステムにおけるタスクスケジュール方式 | |
JPH05134960A (ja) | ローカルプロセツシング方式 | |
JP2846904B2 (ja) | 付加演算装置制御方式 | |
JPH03294930A (ja) | 演算処理方法および演算処理装置 | |
JPS6159540A (ja) | デイスパツチング処理方式 | |
KR880001399B1 (ko) | 정보 처리 장치 | |
JPS62121549A (ja) | Osシミユレ−タの高速化方式 | |
JPS598060A (ja) | マイクロ・プロセツサ | |
JPH0462093B2 (ja) | ||
JPS61187044A (ja) | 情報処理装置 | |
JPS61136115A (ja) | マイクロコンピユ−タシステムの基本クロツク発生回路 | |
JP2581327B2 (ja) | 仮想計算機の入出力割込み処理方式 | |
JPH0438530A (ja) | 情報処理装置 | |
JPS5549057A (en) | Multi-polling system | |
JPH01195543A (ja) | 割り込みベクタテーブル切り替えマルチos方式 | |
JPS62217326A (ja) | 複数os格納切替可能コンピユ−タ | |
JPH03100853A (ja) | プロセッサ間通信方式 | |
JPH0644178A (ja) | 割込み制御装置 | |
JPS63234346A (ja) | マルチプロセツサ装置 | |
JPS6349946A (ja) | 演算処理装置 | |
JPS6261149A (ja) | 割り込み制御方式 |