JPH0214591A - 埋め込み型半導体レーザ素子 - Google Patents

埋め込み型半導体レーザ素子

Info

Publication number
JPH0214591A
JPH0214591A JP16427388A JP16427388A JPH0214591A JP H0214591 A JPH0214591 A JP H0214591A JP 16427388 A JP16427388 A JP 16427388A JP 16427388 A JP16427388 A JP 16427388A JP H0214591 A JPH0214591 A JP H0214591A
Authority
JP
Japan
Prior art keywords
layer
gaas
buried
superlattice
semiconductor laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16427388A
Other languages
English (en)
Inventor
Shoji Kitamura
祥司 北村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP16427388A priority Critical patent/JPH0214591A/ja
Publication of JPH0214591A publication Critical patent/JPH0214591A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は埋め込みへテロ型半導体レーザ素子の構造に関
する。
〔従来の技術〕
GaAs/AjGa^3系の埋め込みへテロ接合型半導
体レーザ素子は、レーザ光発振しきい値電流が低く、横
モード発振が安定であるなどの特徴を宵し、安定な点光
源となり得ることから、光情報電送、光情報処理用の光
源としての有効な通用が期待されており、さらにこの種
半導体レーザ素子に関して特性を均一にし歩留りを向上
させるために、活性層近傍のみを高抵抗層で埋め込んだ
構造のものが提案されている。
第2図はこの半導体レーザ素子の正面からみた模式断面
図であり、その構造は例えばn型GaAs 基板1上に
形成されたn型A7 e、 *Gao、bA3の第1ク
ラツド層2.アンドープAj o、 as Ga o、
 、t Asの活性層3゜アンドープAj o、 *G
ae、hAsの高抵抗埋め込み層4、p型kj @、 
4Gam−& Asの第2クラツド層5.およびn型G
aAsのキャンプ116からなり、活性1i3が第1ク
ラッド層2と第2クラッド115.さらに埋め込みII
4によって完全に囲まれている。7はp側電極、8はn
側電極である。この構造では活性:w3に注入されるキ
ャリアが閉じ込められるので素子の電界分布が安定し、
したがってレーザ発振しきい(tit流を低減させ、発
振モード、とくに横モードの電流変化に対して安定とな
り、また活性層3の幅寸法を適切な大きさに定めること
により、単−横モード発振が可能になるなどすぐれた特
性をもっている。
この埋め込み型半導体レーザ素子はMOCVD法を用い
て次のように製造される。第3図はその主な製造工程順
を示したものであり、第2図と共通部分を同一符号で示
しである。まず厚さ10〇−の基板1の上に厚さ1.5
−の第1クラッドFi2厚さ0.1−の活性層3.第2
クラッド層5の一部を順次エピタキシャル成長させる[
第3図(al]。
次に表面全面に5tatW149を0.2 tna厚に
スパッタなどで被着し、レジストを塗布してフォトリソ
グラフィにより2−幅のストライブを形成した後、II
FNH,水溶液でストライブ以外の領域のSiO□膜9
を除去する。続いてH3P0t:HzOz :エチレン
グリコールー11:1.6の溶液を用いてストライブ以
外の領域のエピタキシャル成長層を表面から深さlJr
m程度エツチングし、ストライブ状のメサを形成する〔
第3図中)〕0次いで高抵抗埋め込み層4をストライプ
部両側面に成長させその表面が第2クラッド層の上面と
同一面となるようにし、ストライブ上のSlO□膜9を
除去する〔第3図fol)、その後再び第2クラツド層
5.キャップ層6を成長させ〔第3図(d13、さらに
上下両電極を形成することにより第2図の構造をもつ素
子が得られる。
〔発明が解決しようとする課題〕
しかしながら、第3図のような過程を経て製造される埋
め込み型半導体レーザ素子は、酸化の影響を受けて特性
劣化を生ずるという問題がある。
すなわち、第3図かられかるように製造時にエツチング
工程を伴い、そのエツチング処理の間は素子を成長反応
容器からとり出して行なうため、表面が大気に曝される
ことになる。とくに埋め込み層4は活性層3との屈折率
差をつけるために、M組成比yが0.3以上の’y G
a+−y Asが用いられているので酸化の影響を受け
やすく、このとき生成されるMの酸化膜は安定であるか
ら、エツチングなどによ一完全に除去することは困難で
ある。したがって埋め込み層4の上に再成長される第2
クラッド層5の結晶性と接合面状態が悪くなり、このこ
とが素子間の特性のばらつきを太き(し、また特性劣化
の原因となっている。
本発明は上述の点に鑑みてなされたものであり、その目
的は製造過程で酸化の影響を受けることなく良質の再成
長層を形成することができる埋め込み型半導体レーザ素
子を提供することにある。
〔課題を解決するための手段〕
本発明は第1図のように一導電型GaAs基板1の一主
面上に1次形成された−1電型MX Ga5−x As
第1クラッドN2 、 Aj、 Ga+−、As活性層
3.逆導電型Aj X Ga 1− x As第2クラ
ッド層5および逆導電型GaAsキャップ層6を有し、
第1クラッド層2゜活性層3.第2クラツドN5とで形
成されるストライブ部のレーザ光進行方向と平行な両側
面にMアミ 、 −y As埋め込み層4aを備えた構
造の埋め込み型半導体レーザ素子であって、この埋め込
み層4aをGaAsとAjAsの各薄膜を交互に堆積し
た超格子として形成し、かつ第2クラフト層5と接する
その超格子の最上部をGaAs薄膜としたものである。
〔作用〕 上述のように、本発明では、埋め込みl14aをMアG
a+−y Asと光学的に等価となるようにGaAsと
klAsの各薄膜を交互に堆積し、その最上部をGaA
s薄膜としたことにより、素子製造時のエツチング工程
においても埋め込みN4aの表面はGaAsとなってい
るからuGaAsのような酸化膜は生成されない。
したがって酸化に起因する不都合を生ずることなく、埋
め込み層4aは良好な結晶状態で第2クラッド層5と接
合され電流狭窄層として作用する。
〔実施例〕
以下本発明を実施例に基づき説明する。
第1図は本発明の埋め込み型半導体レーザ素子の正面か
らみた模式断面図であり、本発明に係る埋め込みN4a
以外の部分は第2図に示したものと全く同様である。し
たがって第2図と共通部分については同一符号を用いで
ある。第1図が第2図と異な墨点は第2図では埋め込み
層4はAZyGa+−アAs混晶を成長させているのに
対し、第1図はGaAsとklAsの各薄膜を交互に積
層して埋め込み層4aとしたことにある。
(GaAs)m (Aj As)nは光学的にA7 −
 Ga −As 輪+n       +s+n と同価であり、活性層3から出るレーザ光の横方向への
閉じ込めに対しては何の支障もない、電気的特性に関し
てはたて方向にGaAsとM^3の大きなバリアが存在
して電流を阻止する役割を果たし、またこれらの層に酸
素などの導入により深いエネルギー準位を形成すること
も可能であって超格子埋め込み層4aは、AjF Ga
I−、As埋め込み層と同様な電流狭窄機能をもってい
る。
本発明素子の製造方法については第2図の場合すなわち
第3図に示した工程と基本的には同じであるから、ここ
では第3図(c+において埋め込み層4aを形成する方
法のみ述べる。埋め込み層4aはu*、*Gao、hA
sと等価になるように超格子を(GaAs) h(Aj
As)*とした。すなわちGaAsが6原子層2M^3
が4原子層である。これら各層を交互に堆積するニハ、
MOCVD装置系において、常圧800 ℃に保たれた
反応容器に原料ガスのアルシン(A383)を所定量常
時流しておき、同じく原料ガスであるトリメチルガリウ
ム(Ga (OH)コ、以下TMG)とトリメチルアル
ミニウム(Aj (OH) s 、以下TMA)を、こ
れらのラインを切り替えながら供給することにより行な
う、TMGおよびTMAの流量はそれぞれ15e、c、
/■1nとし、成長速度と原子数の異なる各原子層は時
間で制御することが可能であり、TMGを2 sec、
 T M Aを2.5sec交互に供給して上述の超格
子を埋め込み層4aとして形成することができる。
さらに本発明で重要な点はこの超格子の最上部すなわち
表面が第2クラフト層5aと接する位置はMを含まない
GaAsとすることである。このようにすると、第3図
(C1の過程におけるストライプ上のsio、膜除去の
エツチングに際して、大気中に露出する埋め込み眉4a
の表面に安定な酸化膜を生成することがない3表面はM
の存在に起因する酸化の影響が除かれ、良好な結晶状態
を保持してその後のエピタキシャル成長を続行すること
ができる。
以上のようにして得られた本発明の埋め込み型半導体レ
ーザ素子は埋め込み層をAJ o、 *Ga*、iAs
とした従来構造のものと同等の初期特性を示し、5−の
A P C(Auto Powar Control)
動作における25t、1000時間、のエージング試験
を行なった結果、不良率は従来素子の20%に対して本
発明素子は5%であり、著しい寿命の向上がみられた。
〔発明の効果〕
上下二つのクラフト層と側面に埋め込んだ高抵抗層で活
性層を完全に取り囲んだ埋め込み型半導体レーザ素子は
、すぐれた特性を示すが、製造時のkl y Ga、 
y As埋め込み層の形成に当たり、大気中で行なうエ
ツチング工程を伴うことから表面酸化の影響を受け、な
お素子間の特性のばらつきや特性劣化など不安定要素を
もっていたのに対して、本発明では実施例で述べたごと
<、MアGa1−y^3と等価な埋め込み層としてGa
AsとAjAsの各薄膜を交互に積層した超格子を形成
し、しかもその最上部はMを含まないGaAs¥II膜
が位置するようにしたため、製造時のエツチング工程に
おいても酸化膜が表面に生成されることなく、健全な表
面状態を保持して結晶成長させることができ、その結果
本発明の埋め込み型半導体レーザ素子は特性が安定し、
Aj、 GaI−y As埋め込み層を存する構造のも
のより、寿命を大幅に同上させることができた。
【図面の簡単な説明】
第1図は本発明の埋め込み型半導体レーザ素子の正面か
らみた模式断面図、第2図は従来の埋め込み型半導体レ
ーザ素子の正面からみた模式断面図、第3図は第2図の
素子の主な構造工程図である。 1:基板(GaAs)   2 :第1クラフトITJ
 (AJXGa+−++ As) 、3 :活性層 (
A7. Ga、−、A5)   4 :埋め込み層 (
AZ y GaI−y As) 、4a :埋め込み層
(GaAs/ kl As)  5 :第2クラッド層
 (AI。 Gap−@ As) 、6 :キ+7ブ層 (GaAs
)   7 、 8 :第2図 第3図

Claims (1)

    【特許請求の範囲】
  1. 1)一導電型GaAs基板の一主面上に順次形成された
    一導電型Al_xGa_1_−_xAs第1クラッド層
    、Al_mGa_1_−mAs活性層、逆導電型Al_
    xGa_1_−_xAs第2クラッド層、および逆導電
    型GaAsキャップ層を有し、前記第1クラッド層、前
    記活性層、前記第2クラッド層とで厚さ方向に形成され
    るストライプ部のレーザ光進行方向と平行な両側面にA
    l_yGa_1_−_yAs埋め込み層を備えた埋め込
    み型半導体レーザ素子において、前記埋め込み層をGa
    AsとAlAsの各薄膜を交互に堆積した超格子となし
    、かつその前記第2クラッド層と接する最上部をGaA
    s薄膜としたことを特徴とする埋め込み型半導体レーザ
    素子。
JP16427388A 1988-07-01 1988-07-01 埋め込み型半導体レーザ素子 Pending JPH0214591A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16427388A JPH0214591A (ja) 1988-07-01 1988-07-01 埋め込み型半導体レーザ素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16427388A JPH0214591A (ja) 1988-07-01 1988-07-01 埋め込み型半導体レーザ素子

Publications (1)

Publication Number Publication Date
JPH0214591A true JPH0214591A (ja) 1990-01-18

Family

ID=15789953

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16427388A Pending JPH0214591A (ja) 1988-07-01 1988-07-01 埋め込み型半導体レーザ素子

Country Status (1)

Country Link
JP (1) JPH0214591A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0510480A (ja) * 1991-06-27 1993-01-19 Nec Corp ガス配管およびその施工方法
JPH06123863A (ja) * 1991-07-09 1994-05-06 Seitetsu Gakuen 真性多重ウェル層を有する光スイッチ素子を製造する方法
US5426658A (en) * 1992-01-21 1995-06-20 Mitsubishi Denki Kabushiki Kaisha Semiconductor laser including ridge confining buffer layer
JP2016184705A (ja) * 2015-03-26 2016-10-20 富士通株式会社 半導体光素子およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0510480A (ja) * 1991-06-27 1993-01-19 Nec Corp ガス配管およびその施工方法
JPH06123863A (ja) * 1991-07-09 1994-05-06 Seitetsu Gakuen 真性多重ウェル層を有する光スイッチ素子を製造する方法
US5426658A (en) * 1992-01-21 1995-06-20 Mitsubishi Denki Kabushiki Kaisha Semiconductor laser including ridge confining buffer layer
JP2016184705A (ja) * 2015-03-26 2016-10-20 富士通株式会社 半導体光素子およびその製造方法

Similar Documents

Publication Publication Date Title
US5496767A (en) Semiconductor laser and manufacturing method of the same
US5619518A (en) Semiconductor laser diode
US5157679A (en) Optoelectronic devices
JPH04312991A (ja) 半導体レーザ装置
JPH0214591A (ja) 埋め込み型半導体レーザ素子
JP2501969B2 (ja) 半導体レ−ザ装置及びその製造方法
US5586135A (en) Semiconductor laser having an AlGaInP cladding layer
JPS62144385A (ja) 半導体レ−ザ及びその製造方法
JP2876543B2 (ja) 半導体装置及びその製造法
JP2554192B2 (ja) 半導体レーザの製造方法
JP3689733B2 (ja) 半導体素子の製造方法
US6023483A (en) Semiconductor light-emitting device
JP3679010B2 (ja) 半導体レーザ及びその製造方法
JP4192293B2 (ja) AlGaAs系半導体レーザの製造方法、AlGaAs系半導体装置の製造方法および化合物半導体の成長方法
EP0867949A2 (en) Semiconductor light-emitting device
JP3005998B2 (ja) 半導体レーザの製造方法
JPH09232691A (ja) 半導体レーザ
JPS6356981A (ja) 化合物半導体レ−ザ−
Ono et al. Study of Selective MBE Growth on Patterned (001) InP Substrates Toward Realization of< 100>-Oriented InGaAs Ridge Quantum Wires
JP2699662B2 (ja) 半導体レーザとその製造方法
JPH01214083A (ja) 半導体レーザ装置、ダブルヘテロウエハおよびその製造方法
JPH0448669A (ja) 半導体レーザ装置及びその製造方法
JPH0766992B2 (ja) AlGaInP系半導体レーザとその製造方法
JPH01244690A (ja) 半導体レーザ装置
JPH01168091A (ja) 半導体レーザ素子