JPH02143328A - マイクロプログラム制御装置 - Google Patents
マイクロプログラム制御装置Info
- Publication number
- JPH02143328A JPH02143328A JP29632388A JP29632388A JPH02143328A JP H02143328 A JPH02143328 A JP H02143328A JP 29632388 A JP29632388 A JP 29632388A JP 29632388 A JP29632388 A JP 29632388A JP H02143328 A JPH02143328 A JP H02143328A
- Authority
- JP
- Japan
- Prior art keywords
- address
- microprogram
- instruction
- micro
- microinstruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 42
- 238000012797 qualification Methods 0.000 abstract 2
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はコンピュータの制御装置に関し、特にマイクロ
プログラム制御装置に関する。
プログラム制御装置に関する。
従来コンピュータの制御は、その複雑な制御の実現性や
1機能変更の容易性、新機能追加の容易性といった面か
ら、マイクロプログラムによる制御方式が採用されてい
る。
1機能変更の容易性、新機能追加の容易性といった面か
ら、マイクロプログラムによる制御方式が採用されてい
る。
マイクロプログラム制御方式は各命令に対応してデータ
構造(被制御回路)全制御するためのマイクロ命令の集
合がちシ(サブルーチンと考えれt−f’jい〕、命令
語のオ被し−ションコートニょうて、いずれかのルーチ
ンが選択される。マイクロ命令は解読されて、データ構
造(被制御回路〕各部への制御信号となシ、1ステップ
ごとに新しいマイクロ命令が読み田されてくる。順番に
マイクロプログラム命令を読み出すだけでよいときには
。
構造(被制御回路)全制御するためのマイクロ命令の集
合がちシ(サブルーチンと考えれt−f’jい〕、命令
語のオ被し−ションコートニょうて、いずれかのルーチ
ンが選択される。マイクロ命令は解読されて、データ構
造(被制御回路〕各部への制御信号となシ、1ステップ
ごとに新しいマイクロ命令が読み田されてくる。順番に
マイクロプログラム命令を読み出すだけでよいときには
。
アドレスに+1することで次のマイクロ命令のアドレス
が得られるが、マイクロ命令自体の中に次に実行すべき
マイクロ命令のアドレス金持っている方式もある。ある
マイクロ命令を実行した結果として変化したデータ構造
の内部状態によって制御シーケンスを変更し友いときに
は、この状態情報でアドレスを修飾して次のマイクロ命
令を読み出す。マイクロプログラムはメモリの中に格納
しておく。
が得られるが、マイクロ命令自体の中に次に実行すべき
マイクロ命令のアドレス金持っている方式もある。ある
マイクロ命令を実行した結果として変化したデータ構造
の内部状態によって制御シーケンスを変更し友いときに
は、この状態情報でアドレスを修飾して次のマイクロ命
令を読み出す。マイクロプログラムはメモリの中に格納
しておく。
このようなマイクロプログラム制御方式において従来の
マイクロプログラム制御装置はひとつのマイクロプログ
ラムによって被制御回路全体を制御する構成となってい
た。
マイクロプログラム制御装置はひとつのマイクロプログ
ラムによって被制御回路全体を制御する構成となってい
た。
前述した従来のマイクロプログラム制御装置は。
コンピュータの大型化に伴うその制御の複雑化により、
マイクロ命令語長が増長し、ステップ数が増加してしま
うという欠点がある。
マイクロ命令語長が増長し、ステップ数が増加してしま
うという欠点がある。
本発明は従来のもののこのような課題を解決しようとす
るもので、マイクロ命令語長を短くでき。
るもので、マイクロ命令語長を短くでき。
ステップ数も短くできるマイクロプログラム制御装置を
提供するものである。
提供するものである。
C課Nを解決するための手段〕
本発明のマイクロプログラム制御装置は。
複数個の被制御回路に対応し、それぞれの被制御回路を
制御するためのマイクロプログラムが格納してある複数
個のマイクロプログラムメモリと。
制御するためのマイクロプログラムが格納してある複数
個のマイクロプログラムメモリと。
命令起動時に命令語のオペレーションコード全解読した
アドレス金それぞれのマイクロプログラムメモリに対応
したアドレスレジスタに格納する手段と、特定のマイク
ロプログラムメモリから読み出されたマイクロ命令の特
定の部分に書き込まれているアドレスを他のマイクロプ
ログラムメモリに対応したアドレスレジスタに格納する
手段と。
アドレス金それぞれのマイクロプログラムメモリに対応
したアドレスレジスタに格納する手段と、特定のマイク
ロプログラムメモリから読み出されたマイクロ命令の特
定の部分に書き込まれているアドレスを他のマイクロプ
ログラムメモリに対応したアドレスレジスタに格納する
手段と。
特定のマイクロプログラムメモリから読み出されたマイ
クロ命令語の特定の部分に条件分岐指示が書き込まれて
いる場合において、それぞれのマイクロプログラムメモ
リから読み出されたマイクロ命令が特定の被制御回路の
状態情報によって条件分岐を行うことにより、それぞれ
のマイクロプログラムメモリに格納されているマイクロ
プログラムが同一の制御シーケンスをとる手段とを含ん
で構成される。
クロ命令語の特定の部分に条件分岐指示が書き込まれて
いる場合において、それぞれのマイクロプログラムメモ
リから読み出されたマイクロ命令が特定の被制御回路の
状態情報によって条件分岐を行うことにより、それぞれ
のマイクロプログラムメモリに格納されているマイクロ
プログラムが同一の制御シーケンスをとる手段とを含ん
で構成される。
次に1本発明について図面を参照して説明する。
第1図は本発明の一実施例の構成図である。
11は被制御回路lの制御を行うためのマイクロプログ
ラムを格納してあるマイクロプログラムメモリ、12は
マイクロプログラムメモリ11のアドレスレジスタ、1
3はアドレスレジスタ12の入力セレクタでアシ、命令
起動時は命令のオペレーションコードを解読したアドレ
スを選択し。
ラムを格納してあるマイクロプログラムメモリ、12は
マイクロプログラムメモリ11のアドレスレジスタ、1
3はアドレスレジスタ12の入力セレクタでアシ、命令
起動時は命令のオペレーションコードを解読したアドレ
スを選択し。
その他の場合は、マイクロプログラムメモリ11から読
み出されたマイクロ命令語の特定の部分に書き込まれて
いるアドレスを選択する。
み出されたマイクロ命令語の特定の部分に書き込まれて
いるアドレスを選択する。
14はマイクロプログラムメモリ11から読み出された
マイクロ命令語を格納するマイクロ命令レジスタ、15
はアドレス修飾回路であシ、マイクロプログラムメモリ
11から読み出され、マイクロ命令レジスタ14に格納
されたマイクロ命令語の特定の部分に条件分岐指示が書
き込まれている場合に、被制御回路1または被制御回路
2の特定の状態情報によってアドレスレジスタ12の出
力データを修飾する。
マイクロ命令語を格納するマイクロ命令レジスタ、15
はアドレス修飾回路であシ、マイクロプログラムメモリ
11から読み出され、マイクロ命令レジスタ14に格納
されたマイクロ命令語の特定の部分に条件分岐指示が書
き込まれている場合に、被制御回路1または被制御回路
2の特定の状態情報によってアドレスレジスタ12の出
力データを修飾する。
21は被制御回路2の制御を行うためのマイクロプログ
ラムを格納してあるマイクロプログラムメモリ、22F
i、マイクロプログラムメモリ21のアドレスレジスタ
、2311mアドレスレジスタ220入力セレクタでア
シ、命令起動時にアドレスレジスタ12に格納されたア
ドレスを選択し、命令が特定のステップから被制御回路
2を用いる場合はマイクロプログラムメモリから読み出
さn、マイクロ命令レジスタ14に格納されているマイ
クロ命令語の特定の部分に書き込壕れているアドレスを
選択し、その他の場合はマイクロプログラムメモリ21
から読み出されたマイクロ命令語の特定の部分に書き込
まれているアドレスを選択する。
ラムを格納してあるマイクロプログラムメモリ、22F
i、マイクロプログラムメモリ21のアドレスレジスタ
、2311mアドレスレジスタ220入力セレクタでア
シ、命令起動時にアドレスレジスタ12に格納されたア
ドレスを選択し、命令が特定のステップから被制御回路
2を用いる場合はマイクロプログラムメモリから読み出
さn、マイクロ命令レジスタ14に格納されているマイ
クロ命令語の特定の部分に書き込壕れているアドレスを
選択し、その他の場合はマイクロプログラムメモリ21
から読み出されたマイクロ命令語の特定の部分に書き込
まれているアドレスを選択する。
24はマイクロプログラムメモリ21のマイクロ命令レ
ジスタ、25はアドレス修飾回路であシ。
ジスタ、25はアドレス修飾回路であシ。
マイクロプログラムメモリ11から読み出されマイクロ
命令レジスタ14に格納されたマイクロ命令語の特定部
分に条件分岐指示が書き込まれている場合に、アドレス
修飾回路15が参照する被制御回路の状態情報と同一の
情報によって、アドレスレジスタ22の出力データを修
飾する。
命令レジスタ14に格納されたマイクロ命令語の特定部
分に条件分岐指示が書き込まれている場合に、アドレス
修飾回路15が参照する被制御回路の状態情報と同一の
情報によって、アドレスレジスタ22の出力データを修
飾する。
命令起動時に命令のオペレーションコードに対応した起
動アドレスが入力セレクタ13で選択されてアドレスレ
ジスタ12に格納されると、そのアドレスのマイクロ命
令がマイクロプログラムメモリ11から読み出される。
動アドレスが入力セレクタ13で選択されてアドレスレ
ジスタ12に格納されると、そのアドレスのマイクロ命
令がマイクロプログラムメモリ11から読み出される。
読み出されたマイクロ命令が、マイクロ命令レジスタ1
4に格納され。
4に格納され。
被制御回路1に制御信号として送られる。それと同ff
Hcアドレスレソスタ12に格納されていたアドレスが
アドレスレジスタ22に格納され、マイクロプログラム
メモリ21からそのアドレスのマイクロ命令が読み出さ
れる。読み出されたマイクロ命令はマイクロ命令レジス
タ24に格納され。
Hcアドレスレソスタ12に格納されていたアドレスが
アドレスレジスタ22に格納され、マイクロプログラム
メモリ21からそのアドレスのマイクロ命令が読み出さ
れる。読み出されたマイクロ命令はマイクロ命令レジス
タ24に格納され。
被制御回路2に制御信号として送られる。その後は、マ
イクロプログラムメモリ11のアドレスレジスタ12の
入力セレクタ13はマイクロプログラムメモリ11から
読み出されたマイクロ命令語の特定の部分に書き込まれ
ているアドレスを選択し、アドレスレジスタ12に格納
して次のマイクロ命令を読み出す。マイクロプログラム
メモリ21のアドレスレジスタ22の入力セレクタ23
は、マイクロプログラムメモリ21から読み出されたマ
イクロ命令語の特定の部分に書き込まれているアドレス
を選択し、アドレスレジスタ22に格納して1次のマイ
クロ命令を読み出して命令を実行してゆく。
イクロプログラムメモリ11のアドレスレジスタ12の
入力セレクタ13はマイクロプログラムメモリ11から
読み出されたマイクロ命令語の特定の部分に書き込まれ
ているアドレスを選択し、アドレスレジスタ12に格納
して次のマイクロ命令を読み出す。マイクロプログラム
メモリ21のアドレスレジスタ22の入力セレクタ23
は、マイクロプログラムメモリ21から読み出されたマ
イクロ命令語の特定の部分に書き込まれているアドレス
を選択し、アドレスレジスタ22に格納して1次のマイ
クロ命令を読み出して命令を実行してゆく。
命令が特定のステップから被制御回路2を用いる場合は
、マイクロプログラムメモリ21のアドレスレジスタ2
2の入力セレクタ23は、マイクロプログラムメモリ1
1から読み出されて、マイクロ命令レジスj114に格
納されているマイクロ命令語の特定の部分に書き込まれ
ているアドレスを選択し、アドレスレジスタ22に格納
してマイクロプログラムメモリ21からマイクロ命令を
読み出し、マイクロ命令レジスタ24に格納して被制御
回路2に制御信号を送シ制御を行う。
、マイクロプログラムメモリ21のアドレスレジスタ2
2の入力セレクタ23は、マイクロプログラムメモリ1
1から読み出されて、マイクロ命令レジスj114に格
納されているマイクロ命令語の特定の部分に書き込まれ
ているアドレスを選択し、アドレスレジスタ22に格納
してマイクロプログラムメモリ21からマイクロ命令を
読み出し、マイクロ命令レジスタ24に格納して被制御
回路2に制御信号を送シ制御を行う。
マイクロプログラムメモリ11から読み出されマイクロ
命令レジスタ14に格納されているマイクロ命令語の特
定の部分に条件分岐指示が書き込まれている場合は、被
制御回路1または被制御回路2の特定の状態情報によっ
て、アドレス修飾回路15とアドレス修飾回路25がア
ドレスレジスタ12とアドレスレジスタ22の出力ブー
タラ修飾して、読み出すべきマイクロ命令のアドレスを
決定して同一の制御シーケンスをとる。
命令レジスタ14に格納されているマイクロ命令語の特
定の部分に条件分岐指示が書き込まれている場合は、被
制御回路1または被制御回路2の特定の状態情報によっ
て、アドレス修飾回路15とアドレス修飾回路25がア
ドレスレジスタ12とアドレスレジスタ22の出力ブー
タラ修飾して、読み出すべきマイクロ命令のアドレスを
決定して同一の制御シーケンスをとる。
このようにして種々の命令に対応して被制御回路1をマ
イクロプログラムメモリ11に格納されているマイクロ
プログラムによって制御し、被制御回路2をマイクロプ
ログラムメモリ21に格納されているマイクロプログラ
ムによって制御する。
イクロプログラムメモリ11に格納されているマイクロ
プログラムによって制御し、被制御回路2をマイクロプ
ログラムメモリ21に格納されているマイクロプログラ
ムによって制御する。
以上説明したように本発明は、マイクロプログラム制御
方式において、被制御回路全体全特定の制御範囲によっ
て分割した複数個の被制御回路のそれぞれに対応した被
制御回路を制御するためのマイクロプログラムを格納し
てあるマイクロプログラムメモリヲ設け、それぞれのマ
イクロプログラムが命令のオペレーションコードに対応
したアドレスで起動する手段と、特定のマイクロプログ
ラムが他のマイクロプログラムを制御する手段と。
方式において、被制御回路全体全特定の制御範囲によっ
て分割した複数個の被制御回路のそれぞれに対応した被
制御回路を制御するためのマイクロプログラムを格納し
てあるマイクロプログラムメモリヲ設け、それぞれのマ
イクロプログラムが命令のオペレーションコードに対応
したアドレスで起動する手段と、特定のマイクロプログ
ラムが他のマイクロプログラムを制御する手段と。
それぞれのマイクロプログラムが同一の被制御回路の状
態情報によって条件分岐を行う手段と全備えることによ
り、それぞれのマイクログログラムのマイクロ命令語長
が短くなシ、命令を実行するステップ数も短くなるとい
う効果がある。
態情報によって条件分岐を行う手段と全備えることによ
り、それぞれのマイクログログラムのマイクロ命令語長
が短くなシ、命令を実行するステップ数も短くなるとい
う効果がある。
従ってコンピュータの大型化に伴うその制御の複雑化に
よるマイクロ命令語長の増加とステップ数の増加を削減
できる効果がある。
よるマイクロ命令語長の増加とステップ数の増加を削減
できる効果がある。
以下余白
第1図は本発明の一実施例の構成図である。
記号の説明=11・・・マイクロプログラムメモリ。
12・・・アドレスレジスタ、13・・・入力セレクタ
。 14・・・マイクロ命令レジスタ、415・・・アドレ
ス修飾回路、21・・・マイクロプログラムメモリ、2
2・・・アドレスレジスタ、23・・・入力セレクタ、
24・・・マイクロ命令レジスタ、25・・・アドレス
修飾回路。 下 シスタ 被+1lllヱ回路2
。 14・・・マイクロ命令レジスタ、415・・・アドレ
ス修飾回路、21・・・マイクロプログラムメモリ、2
2・・・アドレスレジスタ、23・・・入力セレクタ、
24・・・マイクロ命令レジスタ、25・・・アドレス
修飾回路。 下 シスタ 被+1lllヱ回路2
Claims (1)
- 1、複数個の被制御回路に対応し、それぞれの被制御回
路を制御するためのマイクロプログラムが格納してある
複数個のマイクロプログラムメモリと、命令起動時に命
令語のオペレーションコードに対応したアドレスをそれ
ぞれのマイクロプログラムメモリに対応したアドレスレ
ジスタに格納する手段と、特定のマイクロプログラムメ
モリから読み出されたマイクロ命令語の特定の部分に書
き込まれているアドレスを他のマイクロプログラムメモ
リに対応したアドレスレジスタに格納する手段と、特定
のマイクロプログラムメモリから読み出されたマイクロ
命令語の特定の部分に条件分岐指示が書き込まれている
場合において、それぞれのマイクロプログラムメモリか
ら読み出されたマイクロ命令が特定の被制御回路の状態
情報によって条件分岐を行うことにより、それぞれのマ
イクロプログラムメモリに格納されているマイクロプロ
グラムが同一の制御シーケンスをとる手段とを含むこと
を特徴とするマイクロプログラム制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29632388A JPH02143328A (ja) | 1988-11-25 | 1988-11-25 | マイクロプログラム制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29632388A JPH02143328A (ja) | 1988-11-25 | 1988-11-25 | マイクロプログラム制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02143328A true JPH02143328A (ja) | 1990-06-01 |
Family
ID=17832055
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29632388A Pending JPH02143328A (ja) | 1988-11-25 | 1988-11-25 | マイクロプログラム制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02143328A (ja) |
-
1988
- 1988-11-25 JP JP29632388A patent/JPH02143328A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4118773A (en) | Microprogram memory bank addressing system | |
JPS62197830A (ja) | デ−タ処理システム | |
JPS61170828A (ja) | マイクロプログラム制御装置 | |
GB1594014A (en) | Microprogramme system with fixed jump addressing | |
EP0660229B1 (en) | Method and apparatus for modifying the contents of a register | |
JPH02143328A (ja) | マイクロプログラム制御装置 | |
JPS6148735B2 (ja) | ||
JPH0778730B2 (ja) | 情報処理装置 | |
JPS5998253A (ja) | マイクロプログラム制御装置 | |
JPS59186048A (ja) | マイクロプログラム制御方式 | |
JPH0353321A (ja) | 情報処理装置 | |
JPH02224026A (ja) | スタック回路 | |
JPS6112577B2 (ja) | ||
JPS6198444A (ja) | 制御記憶システム | |
JPS5952348A (ja) | マイクロプログラム制御装置 | |
JPH02272654A (ja) | キャッシュメモリ装置 | |
JPS638938A (ja) | マイクロプログラム制御装置 | |
JPS59218557A (ja) | マイクロプログラム制御によるデ−タ処理装置 | |
JPH02148221A (ja) | マイクロ制御装置 | |
JPH01193937A (ja) | マイクロプログラム制御装置 | |
JPS6320631A (ja) | レジスタ選択方式 | |
JPH08297583A (ja) | 割り込み処理装置およびその方法 | |
JPS6043750A (ja) | マイクロプログラム制御装置 | |
JPS6069742A (ja) | マイクロプログラム制御方法 | |
JPH11282787A (ja) | 入出力制御装置 |