JPS6198444A - 制御記憶システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はデータ処理装置におけるマイクロプログラム制
御装置に関し、特にマイクロプログラムを記憶する制御
記憶システムに関する。

（従来の技術） マイクロプログラム制御装置には、マイクロプログラム
を記憶するための制御記憶を備えている。

マイクロプログラムは多数のマイクロ命令語の形で制御
記憶に記憶され、制御記憶から１７−ドと（とにマイク
ロ命令語の形で取出され、データ処理衣！ 回路を側倒する。マイクロ命令語は一般にアドレスフィ
ールドと制御フィールドとから構成されている。アドレ
スフィールドは分岐を行うための分岐先アドレスデータ
と、分岐の実行を決定するためのデータとから構成され
る。制御フィールドはデータ処理回路を制御するための
制御ビットから構成される。マイクロ命令語は上位の命
令を実行するため、あるいは各種の事象を処理するため
にシーケンスを形成する。マイクロ命令語のシーケンス
には、特定の命令あるいは事象を処理するのみに限定さ
れたルーチンと、複数の゛命令あるいは事象の処理に共
通に使われるルーチンがある。後者のシーケンスはサブ
ルーチンとして複数の前者のシーケンスからコールされ
て使われる。また、サブル−チンのなかで他のサブルー
チンをコールして使うことも行われる。

（発明が解決しようとする問題点） 従来の制御記憶システムにはサブルーチンをコールする
ためにリターンアドレスを格納する複数のレジスタを有
し、サブルーチンをコールするご會 と番こリターンアドレスをこのレジスタをこ格納してい
る。例えは、斯かる技術に関しては萩原宏著「マイクロ
プログラミング」、昭和５２年４月１９日、産業図書、
５ページに記載されている。したがって、サブルーチン
をコールする多重度が上記のレジスタ数によって制御さ
れるという欠点かめる。また、多重度を上げるにはレジ
スタ数を増加する必要があるため、ハードウェアが多重
度に比レリして増加するという欠点がある。

本発明の目的は、サブルーチンコール時に新しくコール
したサブルーチンが５のリターンアドレスを保持し、保
持されている一つ前のサブルーチンコールに対するリタ
ーンアドレスを制御記憶内に存在する新しくコールした
サブルーチンからのリターン先マイクロ命令語に書き込
むことにより、上記欠点を除去し、一定量の金物の増加
で任意の多重度のサブルーチンコールを実施でき、多重
度と同じ数だけのリターンアドレ２レジヌタヲ有スる場
合ｌこ等しい実行時間でリターン処理を行うことができ
るように構成した制御記憶システムを提供すること１こ
ある。

（問題点を解決するための手段） 本発明による制御記憶システムは制御記憶と、読出しレ
ジスタと、解読手段と、マイクロ命令カウンタと、リタ
ーンアドレス保持手段と、書込み制御手段と、アドレｙ
這択手段とを具備したものである。

制御記憶は、制御フィールドと、沓侠え可能なアドレス
フィールドとから成る複数のマイクロ命令語によって構
成したマイクロプロクラムを記憶するためのものである
。

読出しレジスタは、読出しアドレスによって指定された
制御記憶からのマイクロ命令語を読出して格納するため
のものである。

解読手段は、読出しレジス月こ格納されたマイクロ命令
語の制御フィールドを解読して制御ｌ（８号を発生する
ためのものである。

マイクロ命令カウンタは制御記憶の読出しアドレスをマ
イクロ命令語の実行と同期し、単位アドレスづつ増分し
て保持するためのものである。

リターンアドレス保持手段は、解読手段からのサブルー
チンコールを示す制御信号ｔこ応答し、コールされたサ
ブルーチンからのリターン先アドレスとじてマイクロ命
令カウンタの出力を格納し、格納しているリターン先ア
ドレスにょシ指定されたマイクロ命令語のアドレスフィ
ールドのアドレスデータを次のリターン先アドレスとし
てセットして保持するためのものでらる。

書込み制御手段は、リターンアドレス保持手段に保持さ
れているアドレスデータをマイクロ命令カウンタにセッ
トされた値によって指定された制御記憶の内部のマイク
ロ命令語のアドレスフィールドに書込み、これをセーブ
するためのものである。

アドレス選択手段は、制御記憶のアドレスとして解読手
段からのサブルーチンコールを示す制御信号とリターン
を示す制御信号とに応答して、マイクロ命令カウンタに
セットされた値か、またはリターンアドレス保持手段に
保持されているアト（レスデータか、あるいは読出しア
ドレスレジスタ）″　　　　１ｏ格納さ□ている７４．
。命令＠。ア）”ＬｚＪフィールドのアドレスデータか
を選択するためのものでおる。

本発明においては、上記構成においてサブルーチンをコ
ールする場合には新しくコールしたサブルーチンからの
リターン先アドレスをリターンアドレス保持手段に保持
すると共に、リターンアドレス保持手段に先に保持して
いた一つ前のサブルーチンコールに対するリターン先ア
ドレスを制御記憶の内部にセーブし、サブルーチンから
リターンする場合には次のリターンのリターン先アドレ
スを制御記憶からリターンアドレス保持手段に移すこと
ができるように１１成したものである。

（実施例） 次に、本発明について図面を参照して詳細に説明する。

第１図は、本発明による制御記憶システムの一実施例を
示すブロック図でろろ。第】図において制御記憶システ
ムは、制御記憶１と、読出しレジ″′と・解読手段３と
・ｚ　４　ｉ　ｏ　ｉｉ令ｆＪ’）７１　　　　　　　
。

４と、リターンアドレス保持手段５と、書込み制御手段
６と、アドレス選択手段７とから構成しである。

制御記憶１は、アドレスフィールドと制御フィールドと
から成るマイクロ命令語を保持する。制御記憶１は、ア
ト−レスフィールドを保持するアドレスフィールド領域
１０と制御フィールドを保持する制御フィールド領域１
１とにより構成されている。マイクロ命令語のアドレス
フィールドは、分岐を行うための分岐先アドレスデータ
と分岐の実行を決定するためのデータとから構成されて
いる。マイクロ命令語がサブルーチンをコールする場合
、分岐先アドレスデータはサブルーチンの先頭アドレス
を示す。制御記憶１のアドレスフィールドを保持するア
ドレスフィールド領域１０は、さらに分岐先アドレスデ
ータを保持する分岐先アドレスデーク佃域１０ａと分岐
の実行を決めるデータを保持する分岐実行データ領域１
０ｂとに分かれる。制御記憶１の分岐先アドレスデータ
領域１０ａには新たなアドレスデータの書込みが可能で
、ここにサブルーチンの実行終了後のリターン先アドレ
スを書込んで保持する。

読出しレジスタ２は制御記憶１から読出されたマイクロ
命令語をセットするものであり、マイクロ命令語は読出
しレジスタ２にセットされた時に実行される。読出しレ
ジスタ２にセットされたマイクロ命令語の分岐先アドレ
スデータは、リターンアドレス保持手段５とアドレス選
択手段７とに送出される。マイクロ命令語が条件句き分
岐、あるいは無φ件分岐を指示する場合、またはサブル
ーチンコールを指示する場合ｔこは、分岐先アドレスデ
ータはアドレス選択手段７で選択され、分岐先のマイク
ロ命令語、あるいはサブルーチンの先頭のマイクロ命令
語を読出すために使われる。分岐先アドレスデータがリ
ターン先アドレスである場合には、分岐先アドレスデー
タはリターンアドレス保持手段５にセットされる。読出
しレジスタ２にセットされたマイクロ命令語の分岐の実
行を決定するためのデータは分岐条件選択手段（図示し
てない）に送出されて分岐条件の選択に使用され、読出
しレジ２夕２にセットされたマイクロ命令語の制御フィ
ールドはＭ読手段ろへ送出される。

解読手段３は、コードを形成する制御ビットのグループ
ごとに制御フィールドを解読し、制御するデータ処理回
路ごとに適した形の制御信号を発生する。解読手段るは
、マイクロ命令語のサブルーチンコールを示す１ビツト
の制御信号（信号線３　ｊｈ）と、マイクロ命令語のサ
ブルーチンリターンを示す１ビツトの制御信号３ｂ（信
号線ろｂ上）を出力する。サブルーチンコールを示す信
号ｌｅａ上の制御信号は書込み制御手段６へ送出され、
サブルーチンリターンを示す制御信号はリターンアドレ
ス保持手段５とアドレス選択手段７とに送出される。

マイクロ命令カウンタ４は、アダー４ｏとレジスタ４１
とによって構成されている。アダー４０は制御記憶１の
読出しアドレスを入力し、読出しアドレスを＋またけ増
分する。増分された読出しアドレスは、レジスタ４１へ
送出され、レジスタ電 ・１　　　　　４１は読出しレジスタ２にセットされた
マイクロ命令語の実行Ｅ同期して増分された読出しアド
レスをセットする。レジスタ４１の出力は、リターンア
ドレス保持手段５とアドレス選択手段６に送出される。

読出しレジスタ２にセットされたマイクロ命令語が分岐
を示していない場合には、レジスタ４１の出力はアドレ
ス選択手段６で選択され、次のマイクロ命令語の読出し
アドレスとして便われる。読出しレジスタ２にセットさ
れたマイクロ命令語がサブルーチンコールを示す場合に
はレジスタ４１の出力はアドレ；Ｒ−選択手段６で選択
され、リターンアドレス保持手段５に保持されているリ
ターンアドレスを制り１記憶１に書込むためアドレスと
して使われる。読出しレジスタ２にセットされたマイク
ロ命令語がサブルーチンコールを示す場合には、リター
ンアドレス保持手段５に送出されたレジスタ４１出力は
リターン７ドレスとしてリターンアドレス保持手段５１
こセットされている。

リターンアドレス保持手段５はセレクタ５０と、レジス
タ５１と、］ビピッのフリップフロップ５２と、ＯＲゲ
ート５３とによって、僅゛成されてい　　　　（る。読
出しレジスタ２にセットされたマイクロ命令語がサブル
ーチンコールを指示する易合には、セレクタ５０はレジ
スタ４１の出力を選択し、それ以外の場合には読出しレ
ジスタ２からの分岐先アドレスデータを選択する。読出
しレジスタ２にセットされたマイクロ命令語がサブルー
チンコールを示すタイミングでは、レジスタ５１はコー
ルしたサブルーチンからのリターンアドレスとしてレジ
スタ４１の出力をセットする。また、読出しレジスタ２
にセットしたマイクロ命令語がサブルーチンリターンを
示すタイミングの次のタイばングでレジスタ５１はこの
時読出しレジスタ２にセットしたリターン先のマイクロ
命令語の分岐先アドレスデータをセットする。この分岐
先アドレスデータは、リターンアドレス保持手段５に保
持していたリターンアドレスの代りに、さらに多重度の
高いサブルーチンのリターンアドレスをリターンアドレ
ス保持手段５に保持するため、制御記憶１の内部にセー
ブしたアドレスである。１ビツトのフリップフロップ５
２は、読出しレジスタ２にセットされたマイクロ命令語
がサブルーチンリターンを示しているタイピングの次の
タイミングを示すため使われる。ＯＲゲート回路５ろは
レジメタ５１ヘリターンアドレスをセットする２種類の
タイミングをＯＲするため使われる。

書込み制御手段６は１ビツトのフリップフロップ６０と
、ＡＮＤゲート回路６１〜６３と、インバータ回路６４
とから構成されている。読出しレジスタ２にセットされ
たマイクロ命令語がサブルーチンコールを示す場合には
、１ビツトのフリップフロップ６０とＡＮＤゲート回路
６１．６２とによってリターンアドレス保持手段５に保
持するリターンアドレスを制御記憶１ζこセーブするタ
イミングと、コールしたサブルーチンの先頭のマイクロ
命令語を読出すタイピングとを発生する。フリップフロ
ップ６０は、解読手段ろから信号線６ａ上に送出された
サブルーチンコールを示す制御信号を入力する。ＡＮＤ
ゲート回路６１は、フリップフロップ６０の否定側出力
とサブルーチンコールを示す制＠信号（信号線６ａ上）
との論理積を求め、リターンアドレスをセーブするタイ
ミングを出力する。ＡＮＤゲートｆｏ回路６２はフリッ
プフロップ６０の肯定側出力とサブルーチンコールを示
す制御信号（信号線ろａ上）の論理積を求め、サブルー
チンの先頭のマイクロ命令語を読出すタイミングを出力
する。ＡＮＤゲート回路６ろは、リターンアドレスをセ
ーブするタイミングとライトパルスとの論理積を求め、
制御記憶１へのライトパルスを出力する。インバータ回
路６４はリターンアドレスをセーブするタイミングを反
転し、二つのタイミングを出力する間に読出しレジスタ
２を保持する信号を出力する。

アドレス選択手段７はセレクタ７０と、ＯＲゲート回路
７１．７２と、インバータ回路７３とから構成されてい
る。セレクタ７０は読出しレジメタ２からの分岐先アド
レスデータと、マイクロ命令カウンタ４からの＋１の増
分アドレスデータと、リターンアドレス保持手段５から
のリターンブトレスデータとの内の一つを選択するよう
切替える。

１　　　　　読出しレジスタ２にセットされたマイクロ
命令語がサブルーチンコールを示し、コールしたサブル
ーチンの先頭マイクロ命令語を読出すタイごングである
場合、あるいは読出しレジスタ２にセットされたマイク
ロ命令語がサブルーチンコールもサブルーチンリターン
も示さず、分岐している場合に限って分岐先アドレスデ
ータが選択される。ＯＲゲート回路７１は、上記の２つ
の場合を示す信号の論理和を求めるものである。読出し
レジスタ２にセットされたマイクロ命令語がサブルーチ
ンリターンを示す場合に、リターンアドレスデータが選
択される。読出しレジスタ２にセットされたマイクロ命
令語がサブルーチンコールを示し、リターンアドレスを
セーブするタイミングである場合、あるいは読出しレジ
スタ２にセットされたマイクロ命令語がサブルーチンコ
ールもサブルーチンリターンも示さず分岐もしない場合
に限って＋１の増分アドレスデータが選択される。ＯＲ
ゲート回路７２は上記の二つの場合を示す信号の論理和
を求めるものである。インバータ回路７６は分″ｔ″″
ｆ０１１・９１１“°゛”２００　　　（生ずる。

以上の各手段の動作の説明からも明らかなように、サブ
ルーチンの内部で新たなサブルーチンをコールする場合
には、制（ロ）記憶の内部のサブルーチンコールを示し
たマイクロ命令１梧の次のマイクロ命令語の７ドレスフ
イールドに現レベルからのリターン先アドレスをセーブ
し、コールしたサブルーチンからのリターン先アドレス
をリターンアドレス保持手段番こセットする。一方、上
位レベルのサブルーチンから下位レベルのサブルーチン
にリターンする歩合には、リターンアドレス保持手段に
保持しているリターン先アドレスを使ってリターン先の
マイクロ命令語をつ出すと共に、その−ｒイクロ命令梧
のアドレスフィールド（コセーブしである、さらに下位
レベルのサブルーチンへのリターン先アドレスをリター
ンアドレス保持手段に戻す。これらの動作によって任意
の対重度のサブルーチンコールを行うことができる。

（発明の効果） 本発明には以上説明したように、マイクロ命令語を保持
する制御記憶の一部にサブルーチンのリターン先アドレ
スをセーブできるように構成することにより、一定足の
ハードウェアの増加だけで任意の多重度のサブルーチン
コールを行うことができるという効果がある。

【図面の簡単な説明】

第１図は、本発明による制御記憶システムの一実施例を
示すブロック図である。 １・・・制御記憶 ２・・・読出しレジスタ ６・・・解読手段 ４・寺・マイクロ命令カウンタ ５・・・リターンアドレス保持手段 ６・・・専込み制御手段 ７・・・アドレス選択手段 １０．１１・・・フィールドエリア ４０・・・アダー ４１．５１・・−レジスタ ５０．７０・・ｅセレクタ

Claims (1)

【特許請求の範囲】
1. 制御フィールドと書換え可能なアドレスフィールドとか
   ら成る複数のマイクロ命令語によって構成したマイクロ
   プログラムを記憶するための制御記憶と、読出しアドレ
   スによって指定された前記制御記憶からのマイクロ命令
   語を読出して格納するための読出しレジスタと、前記読
   出しレジスタに格納されたマイクロ命令語の制御フィー
   ルドを解読して制御信号を発生するための解読手段と、
   前記制御記憶の読出しアドレスをマイクロ命令語の実行
   と同期して単位アドレスづつ増分して保持するためのマ
   イクロ命令カウンタと、前記解読手段からのサブルーチ
   ンコールを示す制御信号に応答してコールされたサブル
   ーチンからのリターン先アドレスとして前記マイクロ命
   令カウンタの出力を格納し、前記格納しているリターン
   先アドレスにより指定されたマイクロ命令語のアドレス
   フィールドのアドレスデータを次のリターン先アドレス
   としてセットして保持するためのリターンアドレス保持
   手段と、前記リターンアドレス保持手段に保持されてい
   る前記アドレスデータを前記マイクロ命令カウンタにセ
   ットされた値によって指定された前記制御記憶の内部の
   マイクロ命令語のアドレスフィールドに書込んでセーブ
   するための書込み制御手段と、前記制御記憶のアドレス
   として前記解読手段からのサブルーチンコールを示す制
   御信号とリターンを示す制御信号とに応答して、前記マ
   イクロ命令カウンタにセットされた値か、前記リターン
   アドレス保持手段に保持されているアドレスデータか、
   あるいは前記読出しアドレスレジスタに格納されている
   マイクロ命令語のアドレスフィールドのアドレスデータ
   かを選択するためのアドレス選択手段とを具備し、サブ
   ルーチンをコールする場合には新しくコールしたサブル
   ーチンからのリターン先アドレスを前記リターンアドレ
   ス保持手段に保持すると共に前記リターンアドレス保持
   手段に先に保持していた一つ前のサブルーチンコールに
   対するリターン先アドレスを前記制御記憶の内部にセー
   ブし、前記サブルーチンからリターンする場合には次の
   リターンのリターン先アドレスを前記制御記憶から前記
   リターンアドレス保持手段に移すことができるように構
   成したことを特徴とする制御記憶システム。