JPH02141962A - Data recorder - Google Patents

Data recorder

Info

Publication number
JPH02141962A
JPH02141962A JP29579188A JP29579188A JPH02141962A JP H02141962 A JPH02141962 A JP H02141962A JP 29579188 A JP29579188 A JP 29579188A JP 29579188 A JP29579188 A JP 29579188A JP H02141962 A JPH02141962 A JP H02141962A
Authority
JP
Japan
Prior art keywords
data
cpu
recording
sub
data processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29579188A
Other languages
Japanese (ja)
Inventor
Toshihiko Saito
俊彦 齊藤
Satoshi Wada
聡 和田
Noritsugu Arimura
有村 則次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP29579188A priority Critical patent/JPH02141962A/en
Publication of JPH02141962A publication Critical patent/JPH02141962A/en
Pending legal-status Critical Current

Links

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

PURPOSE:To reduce production cost by sending a sub code from a CPU to a data processing circuit according to a low or a high transfer rate corresponding to the sub code. CONSTITUTION:A sub CPU 19 in a system controller 20 transfers the data written in a recording section of a sub code to a data processing circuit 32 in a recording controller 30. Moreover, the sub CPU 12 incorporates a counter C1 and is provided externally with a counter C2, which generates a clock with a high frequency than that of the counter C1. Then the CPU 19 transfers a sub code data synchronously with the counter C1 and other data synchronously with the external clock of the counter C2 to the processing circuit 32. The use of a high or low transfer rate is used by the CPU 19 depending on the data and has only to incorporate of a clock with a low transfer rate and the circuit is constituted with a low cost.

Description

【発明の詳細な説明】 〔産業上の利用分野J 本発明は、回転ヘッド式磁気記録装置などを使用してデ
ータの記録が行なわれるデータ記録装置に係り、特にハ
ードディスクから読み出されるなどしてホストコンピュ
ータから送られたPCMデータがサブコードを含む所定
のフォーマットにてテープに記録されるデータ記録装置
に関する。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field J] The present invention relates to a data recording device in which data is recorded using a rotating head type magnetic recording device, etc. The present invention relates to a data recording device in which PCM data sent from a computer is recorded on a tape in a predetermined format including subcodes.

【従来の技術〕[Conventional technology]

回転ヘッド式磁気記録再生装置としてDAT(ディジタ
ル・オーディオ・テープレコーダ)用のものがあるが、
最近はこのDAT用の回転ヘッド式磁気記録再生装置を
使用してコンピュータ用のデータを記録するためのフォ
ーマットが開発されている。このフォーマットには、オ
ーディオデータ用のフォーマットに類似したものがあり
、この種のフォーマットでは、PCMデータならびにサ
ブコードさらにはATFなどが記録される。
There is a rotary head type magnetic recording and reproducing device for DAT (digital audio tape recorder).
Recently, a format has been developed for recording data for computers using this rotary head type magnetic recording/reproducing device for DAT. Some of these formats are similar to formats for audio data, and in this type of format, PCM data, subcodes, ATF, etc. are recorded.

第6図は上記フォーマットを磁気テープに書込みための
データ記録装置を示している。符号10はシステムイン
ターフェースの一例としてS CS I (Small
 Computer System Interfac
e)バスを示している。符号20はシステムコントロー
ラであり、30は記録用コントローラである。システム
コントローラ20は簡略化して示しているが、5csr
バスからのデータを記録用に処理して転送するものであ
る。また記録用コントローラ30は回転ヘッド式磁気記
録装置に対しデータを所定のフォーマットにて書込むた
めのものである。
FIG. 6 shows a data recording device for writing the above format onto a magnetic tape. Reference numeral 10 is an example of a system interface.
Computer System Interface
e) Shows a bus. Reference numeral 20 is a system controller, and 30 is a recording controller. Although the system controller 20 is shown in a simplified manner, 5csr
It processes and transfers data from the bus for recording. Further, the recording controller 30 is for writing data in a predetermined format into the rotary head type magnetic recording device.

例えばSCS Iバス10を介してホストコンピュータ
から送られるPCMデータは第1のメモリ11に順次記
憶される。そしてCPU12の制御によって、この第1
のメモリ11に記録されたPCMデータが1フレ一ム分
毎に分けられ、第2のメモリ13に記憶される。モして
CPU12からの指令により、第2のメモリ13に記憶
されている情報が1フレ一ム分ごとに記録用コントロー
ラ30へ送られる。
For example, PCM data sent from the host computer via the SCSI bus 10 is sequentially stored in the first memory 11. Then, under the control of the CPU 12, this first
The PCM data recorded in the second memory 11 is divided into frames and stored in the second memory 13. In response to a command from the CPU 12, the information stored in the second memory 13 is sent to the recording controller 30 frame by frame.

一方、システムコントローラ20にはサブCPU19が
設けられ、このCPU19からは、サブコードに関する
データが記録用コントローラ30に送られる。そして記
録用コントローラ30のデータ処理回路によって、PC
Mデータならびにサブコードデータを含む所定のフォー
マットが形成され、このフォーマットにて回転ヘッド式
磁気記録再生装置により磁気テープへの書き込みが行な
われる。
On the other hand, the system controller 20 is provided with a sub CPU 19, and data regarding the sub code is sent from the CPU 19 to the recording controller 30. Then, by the data processing circuit of the recording controller 30, the PC
A predetermined format including M data and subcode data is formed, and writing onto the magnetic tape is performed using this format by a rotary head type magnetic recording/reproducing device.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上記装置において、サブCPU19からデータ処理回路
へサブコードデータが送られるとき、このデータを転送
するための同期クロックが必要である。従来のDATに
使用されるオーディオデータ用のフォーマットでは、サ
ブCPU19に内蔵された同期クロックによってサブコ
ードデータが転送される。しかしながら、5csrバス
などを介してホストコンピュータからのデータを記録す
るためのフォーマットにおいては、サブコードの記録部
分に多くの情報を記録するために、サブCPU19から
送られるデータの転送レートを高くしなければならない
場合が想定される。この場合には、サブCPU19とし
て高い能力のものを使用しなくてはならなくなり、装置
全体のコストが高くなる。
In the above device, when subcode data is sent from the sub CPU 19 to the data processing circuit, a synchronous clock is required to transfer this data. In the audio data format used in the conventional DAT, subcode data is transferred using a synchronous clock built into the sub CPU 19. However, in a format for recording data from a host computer via a 5csr bus, etc., the transfer rate of data sent from the sub CPU 19 must be increased in order to record a large amount of information in the recording portion of the sub code. It is assumed that there may be cases where this is not necessary. In this case, a high-capacity sub-CPU 19 must be used, which increases the cost of the entire device.

本発明は上記課題を解決するものであり、サブコードを
低い転送レートと高い転送レートの二通りにて送ること
ができ、しかも高い能力のサブCPUを使用する必要が
なく低コストにて製作できるようにしたデータ記録装置
を提供することを目的としている。
The present invention solves the above problems, and allows subcodes to be sent in two ways: low transfer rate and high transfer rate.Moreover, it is not necessary to use a high-capacity sub-CPU, and it can be manufactured at low cost. The object of the present invention is to provide a data recording device that does the following.

[課題を解決するための手段] 本発明によるデータ記録装置は、PCMデータの記録部
ならびにサブコードの記録部を有するフォーマットを形
成するデータ処理部と、このデータ処理部によって形成
されたフォーマットによって磁気テープへのデータ書き
込みが行なわれる記録部とが設けられているデータ記録
装置であって、 前記サブコードの記録部に書き込まれるデータを前記デ
ータ処理部へ送るサブCPUが設けられており、このサ
ブCPUでは、あるデータについては、サブCPUに内
蔵された同期クロックに同期させてデータ処理部へデー
タが転送され、他のデータについては、サブCPUの外
部に設けられた前記同期クロックよりも高い周波数の外
部クロックに周期させてデータ処理部へ高い転送レート
にてデータが転送されることを特徴とするものである。
[Means for Solving the Problems] A data recording device according to the present invention includes a data processing section that forms a format having a PCM data recording section and a subcode recording section, and a magnetic recording device using the format formed by the data processing section. A data recording device is provided with a recording section for writing data onto a tape, and a sub-CPU that sends data to be written in the sub-code recording section to the data processing section. In the CPU, certain data is transferred to the data processing unit in synchronization with a synchronous clock built into the sub-CPU, and other data is transferred at a higher frequency than the synchronous clock provided externally to the sub-CPU. The data processing unit is characterized in that data is transferred to the data processing unit at a high transfer rate in accordance with the external clock cycle.

〔作用〕[Effect]

上記手段では、テープフォーマットのサブコードの記録
部分に書き込むためのサブコードデータをデータ処理部
へ転送するに際し、数バイトのサブコードデータを転送
する場合にはサブCPU内に設けられた同期クロックに
同期させてデータの転送が行なわれる。またハードディ
スクのバックアップ用などとしてホストコンピュータか
ら送られるデータを回転ヘッド式磁気記録再生装置によ
ってテープに記録するためのフォーマットでは、一定量
のデータ(バック)を複数ブロックだけ繰り返してデー
タ処理装置へ転送しなければならない場合がある。この
場合には、サブCPU以外の他のCPUに設けられてい
るクロックなどのような高い周波数の外部クロックを使
用し、この外部クロックに同期させてサブコードデータ
がデータ処理部へ転送される。
In the above means, when transferring subcode data to be written in the subcode recording portion of the tape format to the data processing section, when transferring several bytes of subcode data, the synchronous clock provided in the sub CPU is used. Data transfer is performed synchronously. In addition, in a format for recording data sent from a host computer onto a tape using a rotating head type magnetic recording/reproducing device, such as for backing up a hard disk, a certain amount of data (back) is repeatedly transferred to a data processing device in multiple blocks. There are times when you have to. In this case, a high frequency external clock such as a clock provided in a CPU other than the sub CPU is used, and the sub code data is transferred to the data processing section in synchronization with this external clock.

[実施例J 以下本発明の詳細な説明する。[Example J The present invention will be explained in detail below.

第1図は本発明によるデータ記録装置を示すブロック図
である。
FIG. 1 is a block diagram showing a data recording device according to the present invention.

鎖線で示すブロック20はシステムコントローラである
A block 20 indicated by a chain line is a system controller.

符号12はシステムコントローラ20を制御するCPU
であり、高い周波数のカウンタC1が内蔵されている。
Reference numeral 12 is a CPU that controls the system controller 20.
A high frequency counter C1 is built-in.

13はメモリ(RAM)である。13 is a memory (RAM).

符号14は5CSIコントローラである。このコントロ
ーラ14はSC5Iバス10との間に設けられてプロト
コル制御などを行なうものである。
Reference numeral 14 is a 5CSI controller. This controller 14 is provided between the SC5I bus 10 and performs protocol control and the like.

15はメモリ制御回路である。16はPCMデータを記
録用コントローラ30へ送るためのPCMインターフェ
ースである。17はタイミングコントローラであり、こ
れは例えばPCMインターフェース16に内蔵されてい
る。また符号18は記録用コントローラ30へ制御信号
を送るインターフェースである。符号19はサブCPU
である。このサブCPU19は、サブコードデータを転
送するためのものであり、内部には同期カウンタC3が
内蔵されている。またサブCPU19では、内蔵されて
いる同期クロックCIとCPU12内のクロックC□と
を同期クロックとして切換える機能を有している。
15 is a memory control circuit. 16 is a PCM interface for sending PCM data to the recording controller 30. 17 is a timing controller, which is built into the PCM interface 16, for example. Reference numeral 18 is an interface for sending control signals to the recording controller 30. Code 19 is sub CPU
It is. This sub CPU 19 is for transferring sub code data, and has a built-in synchronization counter C3. Further, the sub CPU 19 has a function of switching between the built-in synchronous clock CI and the clock C□ in the CPU 12 as the synchronous clock.

鎖線で示すブロック30は記録用コントローラである。A block 30 indicated by a chain line is a recording controller.

符号31は記録用コントローラ30を制御するためのC
PUである。前記システムコントローラ20のPCMイ
ンターフェースから送られるPCMデータならびにサブ
CPU19から送られるサブコードデータは、データ処
理回路32によって処理される。このデータ処理回路3
2によって第3図に示すようなサブコードデータならび
にATFなどを含むデータフォーマットが形成される。
Reference numeral 31 indicates C for controlling the recording controller 30.
It is PU. PCM data sent from the PCM interface of the system controller 20 and subcode data sent from the sub CPU 19 are processed by a data processing circuit 32. This data processing circuit 3
2, a data format including subcode data, ATF, etc. as shown in FIG. 3 is formed.

また符号33は前記システムコントローラ20からのコ
ントロール信号を受けるインターフェースである。また
記録用コントローラ30にはキャプスタンサーボ回路3
4、ドラムサーボ回路35、さらにはATFサーボ回路
やテープローディング制御回路(いずれも図示せず)な
どが設けられている。
Further, reference numeral 33 is an interface that receives control signals from the system controller 20. Also, the recording controller 30 includes a capstan servo circuit 3.
4, a drum servo circuit 35, an ATF servo circuit, a tape loading control circuit (none of which are shown), etc. are provided.

ブロック40は回転ヘッド式磁気記録再生装置を示して
いる。
Block 40 represents a rotary head type magnetic recording/reproducing device.

HaとHbは磁気ヘッドである。この磁気ヘッドHaと
Hbは回転ドラムに装備されている。符号41は記録再
生用のヘッドアンプである。また符号42はキャプスタ
ンモータ、43はドラムモータである。
Ha and Hb are magnetic heads. The magnetic heads Ha and Hb are mounted on a rotating drum. Reference numeral 41 is a head amplifier for recording and reproduction. Further, numeral 42 is a capstan motor, and 43 is a drum motor.

次に上記データ記録装置におけるPCMデータの記録動
作について説明する。
Next, the recording operation of PCM data in the data recording apparatus will be explained.

このDAT用の回転ヘッド式磁気記録再生装置を使用し
たハードディスクのバックアップ用などのデータ記録フ
ォーマットの一種として、磁気テープTに記録されるl
フレーム単位F(第2図参照)が5760バイトのデー
タ容量をもつものがある。HaとHbの2ヘッド方式の
DAT用の回転ヘッド式磁気記録再生装置では、回転ド
ラムが1回転するときに記録される2トラツクが上記の
1フレ一ム単位Fとなる。また22フレームが1グルー
プ(約128にバイト)となり、このグループの最後が
インデックスIとなり、さらにECCデータが記録され
る。ECCの後は例えばアンプルAとなる。この種のデ
ータフォーマットでは1グループごとにシリアルデータ
として磁気テープに記録される。
As a type of data recording format for backing up hard disks using this rotary head type magnetic recording/reproducing device for DAT, l is recorded on magnetic tape T.
There is a frame unit F (see FIG. 2) with a data capacity of 5760 bytes. In a rotary head type magnetic recording and reproducing apparatus for DAT using a two-head system of Ha and Hb, two tracks recorded when the rotary drum rotates once constitute the above-mentioned one frame unit F. Furthermore, 22 frames form one group (approximately 128 bytes), the last of this group becomes index I, and ECC data is further recorded. After ECC, it becomes Ampoule A, for example. In this type of data format, each group is recorded as serial data on a magnetic tape.

第3図はテープに記録される1トラツク(1フレームの
172)のフォーマットの一例を示している。第3図に
示すフォーマットでは、符号1で示す部分がPCMデー
タの記録部、両端部分の符号2がATFの記録部、符号
3がサブコードデータの記録部、4がマージン領域であ
る。
FIG. 3 shows an example of the format of one track (one frame of 172) recorded on a tape. In the format shown in FIG. 3, the portion indicated by reference numeral 1 is a PCM data recording section, the reference numeral 2 at both ends is an ATF recording section, the reference numeral 3 is a subcode data recording section, and 4 is a margin area.

上記のサブコードデータの記録部3は、1トラックの左
右においてそれぞれ8ブロツク(256ビツト、32バ
イト)ずつのデータ容量を有している。第4図に示すよ
うに、1トラツクの左右一対のサブコードデータの記録
部3(64バイトのデータ容量)を合わせた領域には、
例えば8バイトのサブデータD、と7バツクとが記録さ
れる。1バツクPは8バイトである。
The subcode data recording section 3 has a data capacity of 8 blocks (256 bits, 32 bytes) each on the left and right sides of one track. As shown in FIG. 4, the combined area of the pair of left and right subcode data recording sections 3 (data capacity of 64 bytes) of one track includes:
For example, 8 bytes of sub data D and 7 backs are recorded. One back P is 8 bytes.

このバックP内の記録内容は、フレームの種類(テープ
上のデータ領域のフレームであるか、先頭領域のフレー
ムであるかなどの種類)によって相違するが、例えばデ
ータ領域の場合は、8バイトのバックP内にリピートI
D、グループカウント、ファイルマークカウント、パリ
ティなどのデータが記録される。そして、第4図におい
てPCI、PO2・・・PO2には同じ内容のバックが
繰り返して記録される。
The recorded content in this back P differs depending on the type of frame (such as whether it is a frame in the data area on the tape or a frame in the beginning area), but for example, in the case of a data area, 8 bytes of Repeat I in back P
Data such as D, group count, file mark count, and parity are recorded. In FIG. 4, backs with the same contents are repeatedly recorded in PCI, PO2, . . . , PO2.

ホストコンピュータからのデータ(例えばホストコンピ
ュータに接続されているハードディスクから読出された
データなど)は、SCS IバスlOからscs rコ
ントローラ14を経てシステムコントローラ20へ送ら
れる。この実施例では、ホストコンピュータからのデー
タがメモリ13に直接記憶される。そしてメモリ13に
記憶されたPCMデークは、ヘッダ情報などを含めて例
えば1グループ(22フレーム)分ごとに記録用コント
ローラ30に転送される。
Data from the host computer (eg, data read from a hard disk connected to the host computer) is sent to the system controller 20 from the SCS I bus IO via the SCS R controller 14. In this embodiment, data from the host computer is stored directly in memory 13. The PCM data stored in the memory 13, including header information, is transferred to the recording controller 30 for each group (22 frames), for example.

一方、サブCPU19では第5図のフローチャートに示
すような制御動作が行なわれる。ホストコンピュータか
ら記録指令が出され、サブCPU19においてこの指令
をCPU12から受けると、サブCPU19ではCPU
12からサブデータD、(8バイト)と1パツクP(8
バイト)のデータを受ける(第5図の(A))、サブデ
ータD1をデータ処理回路32に転送するに際しては、
サブCPU19に内蔵されている同期クロックC1が使
用され、比較的低い転送レートにてサブデータD8が転
送される(第5図の(B))、一方バツクPは同じもの
を7回転送しなくてはならない、そこで、この場合には
、サブCPU19内の切換え動作により、外部クロック
としてCPU12内の高い周波数のクロックC2が使用
され、この外部クロックC2によつサブデータD3のと
きよりも高い転送レートにてバックPが7回分転送され
る(第5図の(C))。
On the other hand, the sub CPU 19 performs control operations as shown in the flowchart of FIG. When a recording command is issued from the host computer and the sub CPU 19 receives this command from the CPU 12, the sub CPU 19
12 to sub data D, (8 bytes) and 1 pack P (8
When receiving the data ((A) in FIG. 5) and transferring the sub data D1 to the data processing circuit 32,
The synchronous clock C1 built into the sub CPU 19 is used, and the sub data D8 is transferred at a relatively low transfer rate ((B) in Figure 5), while the back P does not transfer the same data seven times. Therefore, in this case, the high-frequency clock C2 in the CPU 12 is used as the external clock by the switching operation in the sub-CPU 19, and this external clock C2 causes a higher transfer rate than in the case of the sub-data D3. Back P is transferred seven times at the same rate ((C) in FIG. 5).

そしてデータ処理回路32では、上記サブデータDs、
パックP、PCMデータ、ならびにATFを含む第3図
に示すような記録フォーマットが形成され、これがRF
アンプからヘッドアンプ41へ送られ、ヘッドHaとH
bとによって磁気テープに記録される。
Then, in the data processing circuit 32, the sub data Ds,
A recording format as shown in Fig. 3 including the pack P, PCM data, and ATF is formed, and this is the RF
It is sent from the amplifier to the head amplifier 41, and the head Ha and H
b is recorded on the magnetic tape.

一方、再生指令が出されたときには、磁気テープから読
み出されたデータがデータ処理回路32に送られる。こ
のデータからは、サブCPU1J内の同期クロックCI
に同期させて、サブデータD、が読み取られる(第5図
の(D))、さらに外部クロックC2に切換えられ、サ
ブCPU l 9によってこの高い周波数の外部クロッ
クC8によってパックPが連続して読み取られる(第5
図の(E))、そしてサブCPU19で読み取られたデ
ータはCPU12に送られる。
On the other hand, when a reproduction command is issued, data read from the magnetic tape is sent to the data processing circuit 32. From this data, the synchronous clock CI in sub CPU 1J
The sub-data D is read out in synchronization with the high frequency external clock C8 ((D) in FIG. 5), and then switched to the external clock C2, and the pack P is read out continuously by the sub-CPU l9 using this high-frequency external clock C8. (5th
(E) in the figure), and the data read by the sub CPU 19 is sent to the CPU 12.

なお図の実施例では、同じトラック内へ同じパックを繰
り返して転送するに際して外部クロックC雪が使用され
ているが、例えば同じグループの各トラックのそれぞれ
に同じパックを繰り返して記録する場合においても、C
PU12から1度だけ送られたバックPを、外部クロッ
クC3に同期させて、同じ内容にて高い転送レートにて
繰り返して送らる動作が可能である。
In the embodiment shown in the figure, the external clock C is used when the same pack is repeatedly transferred to the same track, but for example, when the same pack is repeatedly recorded on each track of the same group, the C
It is possible to synchronize the back P sent only once from the PU 12 with the external clock C3 and send it repeatedly with the same contents at a high transfer rate.

また外部クロックはCPU12内のものを使用する場合
に限られるものではなく、これ以外の外部クロックを使
用することができる。
Further, the external clock is not limited to the one in the CPU 12, and other external clocks can be used.

さらに、本発明によるデータ記録装置は回転ヘッド式磁
気記録再生装置に記録する場合に限られず、他の記録装
置によって磁気テープにデータを記録する場合について
も実施することが可能である。またホストコンビニーり
とのシステムインターフェースはSC5Iに限定される
ものではない。
Further, the data recording device according to the present invention is not limited to the case where data is recorded on a rotary head type magnetic recording/reproducing device, but can also be implemented when data is recorded on a magnetic tape using another recording device. Furthermore, the system interface with the host convenience store is not limited to the SC5I.

〔効果〕〔effect〕

以上のように本発明によれば、サブデータなどのように
低い転送レートにて送られるデータとバックのように高
い転送レートを送る場合とをサブCPUによって使い分
けることができるようになる。またサブCPUには低い
転送レートのクロックだけ備えていればよいので、低コ
ストにて回路を構成できることになる。
As described above, according to the present invention, it becomes possible to use the sub CPU to distinguish between data sent at a low transfer rate such as sub data and data sent at a high transfer rate such as back data. Furthermore, since the sub CPU only needs to be equipped with a low transfer rate clock, the circuit can be configured at low cost.

【図面の簡単な説明】 第1図は本発明によるデータ記録装置の実施例を示すブ
ロック図、第2図はテープに記録されるデータトラック
の一例を示すテープ記録面の拡大平面図、第3図は1ト
ラック分のデータフォーマットを示す説明図、第4図は
サブコードデータの記録内容を示す説明図、第5図はサ
ブコードデータの記録ならびに再生制御を示すフローチ
ャート、第6図は従来技術を説明するためのデータ記録
装置のブロック図である。 1・・・PCMデータの記録部、3・・・サブコードデ
ータの記録部、lO・・・SC5Iバス、12・・・C
PU、13・・・メモリ、19・・・サブCPU、20
・・・システムコントローラ、30・・・記録用コント
ローラ、32・・・データ処理回路、40・・・回転ヘ
ッド式磁気記録再生装置、C3・・・同期クロック、C
2・・・外部クロック。 第2 図 第3 図 第4 図 第5 図
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing an embodiment of a data recording device according to the present invention, FIG. 2 is an enlarged plan view of a tape recording surface showing an example of data tracks recorded on a tape, and FIG. Figure 4 is an explanatory diagram showing the data format for one track, Figure 4 is an explanatory diagram showing the recorded contents of subcode data, Figure 5 is a flowchart showing recording and playback control of subcode data, and Figure 6 is a conventional technique. FIG. 2 is a block diagram of a data recording device for explaining. 1... PCM data recording section, 3... Subcode data recording section, lO... SC5I bus, 12... C
PU, 13...Memory, 19...Sub CPU, 20
...System controller, 30... Recording controller, 32... Data processing circuit, 40... Rotating head type magnetic recording/reproducing device, C3... Synchronous clock, C
2...External clock. Figure 2 Figure 3 Figure 4 Figure 5

Claims (1)

【特許請求の範囲】 1、PCMデータの記録部ならびにサブコードの記録部
を有するフォーマットを形成するデータ処理部と、この
データ処理部によって形成されたフォーマットによって
磁気テープへのデータ書き込みが行なわれる記録部とが
設けられているデータ記録装置であって、 前記サブコードの記録部に書き込まれるデータを前記デ
ータ処理部へ送るサブCPUが設けられており、このサ
ブCPUでは、あるデータについては、サブCPUに内
蔵された同期クロックに同期させてデータ処理部へデー
タが転送され、他のデータについては、サブCPUの外
部に設けられた前記同期クロックよりも高い周波数の外
部クロックに周期させてデータ処理部へ高い転送レート
にてデータが転送されることを特徴とするデータ記録装
置。
[Claims] 1. A data processing section that forms a format having a PCM data recording section and a subcode recording section, and a record in which data is written to a magnetic tape according to the format formed by the data processing section. The data recording device is provided with a sub-code recording section, and a sub-CPU that sends data written in the sub-code recording section to the data processing section. Data is transferred to the data processing unit in synchronization with a synchronous clock built into the CPU, and other data is processed using an external clock with a higher frequency than the synchronous clock provided outside the sub-CPU. A data recording device characterized in that data is transferred to a section at a high transfer rate.
JP29579188A 1988-11-21 1988-11-21 Data recorder Pending JPH02141962A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29579188A JPH02141962A (en) 1988-11-21 1988-11-21 Data recorder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29579188A JPH02141962A (en) 1988-11-21 1988-11-21 Data recorder

Publications (1)

Publication Number Publication Date
JPH02141962A true JPH02141962A (en) 1990-05-31

Family

ID=17825207

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29579188A Pending JPH02141962A (en) 1988-11-21 1988-11-21 Data recorder

Country Status (1)

Country Link
JP (1) JPH02141962A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008113014A (en) * 2007-11-22 2008-05-15 Canon Anelva Corp Heating element cvd system and deposition method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008113014A (en) * 2007-11-22 2008-05-15 Canon Anelva Corp Heating element cvd system and deposition method

Similar Documents

Publication Publication Date Title
JP2576512B2 (en) Data recorder
JP2740217B2 (en) Recording medium retrieval method and recording medium retrieval device
JPH11154377A (en) Data recording device and its method, data reproducing device and its method
JP2853861B2 (en) Data recorder
JPH02141962A (en) Data recorder
JPS63161565A (en) Data recorder
JP2915421B2 (en) Data recorder
JP2576497B2 (en) Data recorder
US5144500A (en) Method and apparatus for reproducing multiply recorded data
JP2522272B2 (en) Data recorder
JP2576509B2 (en) Data recorder
JP2629869B2 (en) Digital data recording / reproducing device
JP2576511B2 (en) Data recorder
JP2661067B2 (en) Data recorder
JP2723226B2 (en) Magnetic recording / reproducing device
JP2619131B2 (en) Tape initialization method
JPH02121163A (en) Data recording device
JP2625734B2 (en) Data recorder
JP2621261B2 (en) Recording method in data recorder
JPS63155470A (en) Tape recorder
JP2673727B2 (en) Control system of magnetic recording / reproducing apparatus
JP2576535B2 (en) Data recorder
JP2828484B2 (en) Data recording / reproducing device
JPH0828056B2 (en) Data recorder
JP2576551B2 (en) Data recorder