JPH02141673A - ホールctオフセット自動補正電流検出回路 - Google Patents
ホールctオフセット自動補正電流検出回路Info
- Publication number
- JPH02141673A JPH02141673A JP63295248A JP29524888A JPH02141673A JP H02141673 A JPH02141673 A JP H02141673A JP 63295248 A JP63295248 A JP 63295248A JP 29524888 A JP29524888 A JP 29524888A JP H02141673 A JPH02141673 A JP H02141673A
- Authority
- JP
- Japan
- Prior art keywords
- hall
- offset
- circuit
- signal
- sample
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims description 23
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 5
- 238000005070 sampling Methods 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 abstract description 9
- 101150110592 CTS1 gene Proteins 0.000 abstract 3
- 101100535994 Caenorhabditis elegans tars-1 gene Proteins 0.000 abstract 2
- 101000744152 Naja oxiana Cytotoxin 2 Proteins 0.000 description 6
- 230000004907 flux Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical group [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 238000001739 density measurement Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Landscapes
- Control Of Voltage And Current In General (AREA)
- Inverter Devices (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
A、産業上の利用分野
本発明は、ホールCTを用いた電流検出時に生ずる直流
オフセットを自動補正しうるホールCTオフセット自動
補正電流検出回路に関する。
オフセットを自動補正しうるホールCTオフセット自動
補正電流検出回路に関する。
B8発明の概要
本発明のホールCTオフセット自動補正電流検出回路は
、交流の正及び負方向電流を夫々検出する第1及び第2
のホールCTと、交流の正及び負方向電流のオフ期間に
タイミング信号を発生する第1及び第2のタイミング信
号発生回路と、前記第1及び第2のタイミング信号発生
回路のタイミング信号により前記第1及び第2のホール
CTの検出信号中のオフセット成分を夫々サンプリング
し記憶保持する第1及び第2のサンプルホールド回路と
、前記第1及び第2のホールCTの検出信号を合成する
加算回路と、前記加算回路の前又は後の信号にi!η記
第1及び第2のサンプルホールド回路出力で補正する減
算回路とよりなり、前記第1及び第2のサンプルホール
ド回路よりのオフセット成分出力で、前記加算回路の前
又は後の信号を補正するようにしたものである。
、交流の正及び負方向電流を夫々検出する第1及び第2
のホールCTと、交流の正及び負方向電流のオフ期間に
タイミング信号を発生する第1及び第2のタイミング信
号発生回路と、前記第1及び第2のタイミング信号発生
回路のタイミング信号により前記第1及び第2のホール
CTの検出信号中のオフセット成分を夫々サンプリング
し記憶保持する第1及び第2のサンプルホールド回路と
、前記第1及び第2のホールCTの検出信号を合成する
加算回路と、前記加算回路の前又は後の信号にi!η記
第1及び第2のサンプルホールド回路出力で補正する減
算回路とよりなり、前記第1及び第2のサンプルホール
ド回路よりのオフセット成分出力で、前記加算回路の前
又は後の信号を補正するようにしたものである。
C6従来の技術
ホールセンサ(@気密度検出センナ)で電流を検出する
場合、第4図のようにホールセンサ22と鉄心23及び
磁束密度測定回路24よりなるホールCT21が用いら
れる。ホールセンサ22の温度特性、磁束密度測定回路
24の増幅回路の温度特性により出力信号に直流オフセ
ットが生じたり、ゲインが変化したりする。このうち、
直流オフセットについては温度に対して変動があり、又
その変動特性も一定ではない。
場合、第4図のようにホールセンサ22と鉄心23及び
磁束密度測定回路24よりなるホールCT21が用いら
れる。ホールセンサ22の温度特性、磁束密度測定回路
24の増幅回路の温度特性により出力信号に直流オフセ
ットが生じたり、ゲインが変化したりする。このうち、
直流オフセットについては温度に対して変動があり、又
その変動特性も一定ではない。
このように直流オフセットがあるホールCT2!を電流
検出器として第3図のようにインバータの電流制御回路
を構成すると、出力電流に直流電流成分が重畳される。
検出器として第3図のようにインバータの電流制御回路
を構成すると、出力電流に直流電流成分が重畳される。
この電流成分により出力周波数のトルクリップルが生じ
ることが知られている。(電学論0.107巻2号、昭
62.183頁。) このため、従来、インバータによるモータの制御におい
ては、モータ停止中の電流が流れていないときにホール
CTの出力を読み込み、オフセット量を記憶させて補正
を行っている。
ることが知られている。(電学論0.107巻2号、昭
62.183頁。) このため、従来、インバータによるモータの制御におい
ては、モータ停止中の電流が流れていないときにホール
CTの出力を読み込み、オフセット量を記憶させて補正
を行っている。
D1発明が解決しようとする課題
しかし、この方法では、モータが連続運転中にオフセッ
トが変動した場合は補正が不可能であり、又、モータ停
止中のホールCTの鉄心に残留磁束密度があり、この残
留磁束の方向はモータ停止直前の電流方向によって決ま
るので、この残留磁束密度のオフセット成分だけバラツ
キを生じるため誤差となる。
トが変動した場合は補正が不可能であり、又、モータ停
止中のホールCTの鉄心に残留磁束密度があり、この残
留磁束の方向はモータ停止直前の電流方向によって決ま
るので、この残留磁束密度のオフセット成分だけバラツ
キを生じるため誤差となる。
本発明は、従来の技術の有するこのような問題点に鑑み
てなされたものであり、その目的とするところは、交流
電流の検出回路におけるホールCTのオフセットを自動
補正しうるようにしたホールCTオフセット自動補正回
路を提供することにある。
てなされたものであり、その目的とするところは、交流
電流の検出回路におけるホールCTのオフセットを自動
補正しうるようにしたホールCTオフセット自動補正回
路を提供することにある。
88課題を解決するための手段
上記目的を達成するために、本発明のホールCTオフセ
ット自動補正電流検出回路は、交流の正及び負方向電流
を夫々検出する第1及び第2のホールCTと、交流の正
及び負方向電流のオフ期間にタイミング信号を発生する
第1及び第2のタイミング信号発生回路と、前記第1及
び第2のタイミング信号発生回路のタイミング信号によ
り前記第1及び第2のホールCTの検出信号中のオフセ
ット成分を夫々サンプリングし記憶保持する第1及び第
2のサンプルホールド回路と、前記第1及び第2のホー
ルCTの検出信号を合成する加算回路と、前記加算回路
の前又は後の信号に前記第1及び第2のサンプルホール
ド回路出力で補正する減算回路とよりなる。そして、第
1及び第2のホールCTによる交流の正及び負方向電流
の検出手段及び第1及び第2のタイミング信号発生回路
には、次の形態がある。
ット自動補正電流検出回路は、交流の正及び負方向電流
を夫々検出する第1及び第2のホールCTと、交流の正
及び負方向電流のオフ期間にタイミング信号を発生する
第1及び第2のタイミング信号発生回路と、前記第1及
び第2のタイミング信号発生回路のタイミング信号によ
り前記第1及び第2のホールCTの検出信号中のオフセ
ット成分を夫々サンプリングし記憶保持する第1及び第
2のサンプルホールド回路と、前記第1及び第2のホー
ルCTの検出信号を合成する加算回路と、前記加算回路
の前又は後の信号に前記第1及び第2のサンプルホール
ド回路出力で補正する減算回路とよりなる。そして、第
1及び第2のホールCTによる交流の正及び負方向電流
の検出手段及び第1及び第2のタイミング信号発生回路
には、次の形態がある。
(り第1及び第2のホールCTは、トランジスタインバ
ータの1相を形成する上アーム及び下アーム電流を夫々
検出するように設ける。この場合、第1及び第2のタイ
ミング発生回路は、前記上アーム及び下アームのトラン
ジスタのゲート信号のオフ期間にタイミング信号を発生
するように設ける。
ータの1相を形成する上アーム及び下アーム電流を夫々
検出するように設ける。この場合、第1及び第2のタイ
ミング発生回路は、前記上アーム及び下アームのトラン
ジスタのゲート信号のオフ期間にタイミング信号を発生
するように設ける。
(2)第1及び第2のホールCTは、電流回路に直列に
第1及び第2のダイオードの逆並列回路を接続し、第1
及び第2のダイオード回路電流を検出するように設ける
。
第1及び第2のダイオードの逆並列回路を接続し、第1
及び第2のダイオード回路電流を検出するように設ける
。
この場合、第1及び第2のタイミング発生回路は、第1
及び第2のホールCTの検出信号より前記第1及び第2
のダイオードの半波電流のオフ期間を検出しタイミング
信号を発生するように設ける。
及び第2のホールCTの検出信号より前記第1及び第2
のダイオードの半波電流のオフ期間を検出しタイミング
信号を発生するように設ける。
10作用
第1及び第2のホールCTは夫々交流の正及び負の電流
を検出する。
を検出する。
第1及び第2のサンプルホールド回路は、第1及び第2
のタイミング信号により交流の正及び負方向電流のオフ
期間に第1及び第2のホールCTの検出信号をサンプリ
ングするので、オフセット成分を検出できる。
のタイミング信号により交流の正及び負方向電流のオフ
期間に第1及び第2のホールCTの検出信号をサンプリ
ングするので、オフセット成分を検出できる。
従って、第1及び第2のホールCT上りの検出信号を合
成して交流電流信号とする前又は後の信号より、前記検
出したオフセット成分を減算器を用いて差引けば、オフ
セット成分を自動補正した交流電流信号が得られる。
成して交流電流信号とする前又は後の信号より、前記検
出したオフセット成分を減算器を用いて差引けば、オフ
セット成分を自動補正した交流電流信号が得られる。
G、実施例
実施例について図面を参照して説明する。
実施例I
第1図は、第3図のインバータにおけるU相電流をイン
バータのU相上、下アーム電流より検出する実施例を示
すもので、上側トランジスタTr+及び下側トランジス
タTryのコレクタ電流を夫々検出するホールCTI及
び2が設けられている。
バータのU相上、下アーム電流より検出する実施例を示
すもので、上側トランジスタTr+及び下側トランジス
タTryのコレクタ電流を夫々検出するホールCTI及
び2が設けられている。
この実施例では、ホールCT1は信号成分と同方向にオ
フセット信号が発生し、ホールCT2は信号成分と反対
方向にオフセット信号が発生するようにホールCTI、
2が設けられている。
フセット信号が発生し、ホールCT2は信号成分と反対
方向にオフセット信号が発生するようにホールCTI、
2が設けられている。
電子スイッチSW、とコンデンサCI及び電子スイッチ
SW、とコンデンサC9は夫々サンプルホールド回路5
及び6を形成し、電子スイッチSWl及びSW!は夫々
トランジスタTr+及びTr。
SW、とコンデンサC9は夫々サンプルホールド回路5
及び6を形成し、電子スイッチSWl及びSW!は夫々
トランジスタTr+及びTr。
のベースに接続された否定回路7及び8の出力で制御さ
れるようになっている。
れるようになっている。
ホールCTIの出力側は減算器3の一方の入力側及び電
子スイッチSW、に接続され、又、ホールCT2の出力
側は減算器4の一方の入力側及び電子スイッチSW、に
接続され、サンプルホールド回路5及び6の出力側は夫
々減算器3及び4の他方の入力端に接続されている。そ
して、減算器3と4の出力側は加算器9に接続されてい
る。
子スイッチSW、に接続され、又、ホールCT2の出力
側は減算器4の一方の入力側及び電子スイッチSW、に
接続され、サンプルホールド回路5及び6の出力側は夫
々減算器3及び4の他方の入力端に接続されている。そ
して、減算器3と4の出力側は加算器9に接続されてい
る。
次に、この回路の動作を説明する。
インバータのトランジスタTr、とT r tには交互
にU相電流が流れ、夫々のOFF期間には電流が流れな
い。そして、ホールCTI及び2のオフセット電圧方向
は反対となっているので、ホールCTI及び2からは夫
々電流信号A及びBが出力される。
にU相電流が流れ、夫々のOFF期間には電流が流れな
い。そして、ホールCTI及び2のオフセット電圧方向
は反対となっているので、ホールCTI及び2からは夫
々電流信号A及びBが出力される。
電子スイッチSW1及びSW、は、夫々否定回路7及び
8よりのタイミング信号によりトランジスタTr+及び
Tr2のゲート信号オフ期間閉じられるので、コンデン
サCI及びC2は夫々電流信号A及びBのオフセット電
圧で充電され、サンプルホールド回路5及び6からは夫
々オフセット成分の出力C及びDを出力する。
8よりのタイミング信号によりトランジスタTr+及び
Tr2のゲート信号オフ期間閉じられるので、コンデン
サCI及びC2は夫々電流信号A及びBのオフセット電
圧で充電され、サンプルホールド回路5及び6からは夫
々オフセット成分の出力C及びDを出力する。
従って、減算器3からはホールCTIの出力よりそのオ
フセット成分を引いた信号成分Eが、又減算器4からは
ホールCT2の出力よりそのオフセット成分を引いた信
号成分Fが出力されるので、この信号成分EとFを加算
器9で合成し、合成信号Gとすることにより、オフセッ
ト成分を自動補正したU相電流信号を得ることができる
。
フセット成分を引いた信号成分Eが、又減算器4からは
ホールCT2の出力よりそのオフセット成分を引いた信
号成分Fが出力されるので、この信号成分EとFを加算
器9で合成し、合成信号Gとすることにより、オフセッ
ト成分を自動補正したU相電流信号を得ることができる
。
なお、同様にして、インバータのW相のトランジスタ(
第3図)より、オフセット成分を自動補正したW相電流
信号を得ることができるので、このU相及びW相電流信
号を第3図のホールCT21.21よりのU相及びW相
電流信号に代えて用いることにより、ホールCTのオフ
セットを自動補正したトランジスタインバータ回路を得
ることができる。
第3図)より、オフセット成分を自動補正したW相電流
信号を得ることができるので、このU相及びW相電流信
号を第3図のホールCT21.21よりのU相及びW相
電流信号に代えて用いることにより、ホールCTのオフ
セットを自動補正したトランジスタインバータ回路を得
ることができる。
実施例2
第2図において、この実施例は、第3図のインバータに
おけるU相負荷電流検出に適用する例を示すもので、イ
ンバータのU相トランジスタTr+。
おけるU相負荷電流検出に適用する例を示すもので、イ
ンバータのU相トランジスタTr+。
Tryから負荷(モータ)へのU相出力回路に直列にダ
イオードD、、D、を逆並列に接続し、このダイオード
D、及びDtの回路に夫々ホールCT11及び12を設
ける。
イオードD、、D、を逆並列に接続し、このダイオード
D、及びDtの回路に夫々ホールCT11及び12を設
ける。
サンプルホールド回路t6及び17は夫々電子サンプル
ホールド回路I6及び17は夫々電子スイッチSWlと
コンデンサC1及び電子スイッチS W tとコンデン
サC1とよりなり、電子スイッチSW、及びS W t
は夫々ホールCTtl及び12の出力側とコンデンサC
I及びCtとの間に接続されている。
ホールド回路I6及び17は夫々電子スイッチSWlと
コンデンサC1及び電子スイッチS W tとコンデン
サC1とよりなり、電子スイッチSW、及びS W t
は夫々ホールCTtl及び12の出力側とコンデンサC
I及びCtとの間に接続されている。
ポールCTIIの出力側とサンプルホールド回路1Gの
出力側は比較器14の入力側に接続され、ホールCT1
2の出力側とサンプルホールド回路17の出力側は比較
器15に入力端に接続されている。
出力側は比較器14の入力側に接続され、ホールCT1
2の出力側とサンプルホールド回路17の出力側は比較
器15に入力端に接続されている。
又、ホールCTII及び12の出力側は加算器13の入
力側に接続され、サンプルホールド回路16及び17の
出力側は加算器18の入力端に接続され、加算器13及
び18の出力側は減算器1次に、この回路の動作を説明
する。
力側に接続され、サンプルホールド回路16及び17の
出力側は加算器18の入力端に接続され、加算器13及
び18の出力側は減算器1次に、この回路の動作を説明
する。
ダイオードD1及びり、の回路には夫々交互にU相電流
が流れるので、ホールCTII及び12には電流信号A
及びBが出力される。
が流れるので、ホールCTII及び12には電流信号A
及びBが出力される。
比較器14はサンプルホールド回路16の出力とホール
CTIIの出力Aを比較し、信号成分のないときサンプ
リング信号を出力して電子スイッチS W lを閉じる
ので、コンデンサC8は出力へのオフセット成分により
充電され、サンプルホールド回路16はオフセット成分
電圧Cを出力する。
CTIIの出力Aを比較し、信号成分のないときサンプ
リング信号を出力して電子スイッチS W lを閉じる
ので、コンデンサC8は出力へのオフセット成分により
充電され、サンプルホールド回路16はオフセット成分
電圧Cを出力する。
同様に比較器15はサンプルホールド回路17の出力と
ホールCT12の出力Bを比較し、信号成分のないとき
サンプリング信号を出力して電子スイッチSW、を閉じ
るので、コンデンサC7は出力Bのオフセット成分によ
り充電され、サンプルホールド回路16はオフセット成
分電圧りを出力する。
ホールCT12の出力Bを比較し、信号成分のないとき
サンプリング信号を出力して電子スイッチSW、を閉じ
るので、コンデンサC7は出力Bのオフセット成分によ
り充電され、サンプルホールド回路16はオフセット成
分電圧りを出力する。
加算器】3はホールCTII、!2の出力A及びBを加
算し、信号A+Bを出力する。又加算器18はサンプル
ホールド回路16.17よりの電圧C及びDを加算し、
信号C+Dを出力する。
算し、信号A+Bを出力する。又加算器18はサンプル
ホールド回路16.17よりの電圧C及びDを加算し、
信号C+Dを出力する。
しかして、減算器19からはホールc’rti及び12
の出力の和から、ホールCTII及び12に含まれるオ
フセット成分の和を引いたオフセット成分が除かれた出
力信号G1即ち、オフセット成分を自動補正したtJ相
電流信号が得られる。
の出力の和から、ホールCTII及び12に含まれるオ
フセット成分の和を引いたオフセット成分が除かれた出
力信号G1即ち、オフセット成分を自動補正したtJ相
電流信号が得られる。
なお、実施例1では加算器9が合成する前の信号を減算
器3.4でオフセット補正し、実施例2では加算器13
で合成した後の信号を減算器19でオフセット補正をし
ているが、これに限るものではない。
器3.4でオフセット補正し、実施例2では加算器13
で合成した後の信号を減算器19でオフセット補正をし
ているが、これに限るものではない。
)l 発明の効果
本発明は、上述のとおり構成されているので、次に記載
する効果を奏する。
する効果を奏する。
■ホールCTを使用しオフセットに関係なく電流を正確
に検出することができる。
に検出することができる。
■広範囲の周波数でオフセット補償ができる。
■インバータモータにおいて、オフセット補正出力応答
はインバータ出力周波数と同一周期となるため、高速運
転時程早くなる。
はインバータ出力周波数と同一周期となるため、高速運
転時程早くなる。
■第(1)項発明では、インバータの上下アーム電流を
ホールCTで検出しているので、相電回路中にダイオー
ドなどを接続する必要がない。
ホールCTで検出しているので、相電回路中にダイオー
ドなどを接続する必要がない。
■第(2)項発明では、相電流回路電流をホールCTで
検出しているので、インバータ主回路ブロツク外にホー
ルCTを取付けることができるので、取付けの制約が少
ない。又、トランジスタのサージ電圧の増加もない。
検出しているので、インバータ主回路ブロツク外にホー
ルCTを取付けることができるので、取付けの制約が少
ない。又、トランジスタのサージ電圧の増加もない。
第1図は本発明の実施例を示す各部波形を加えた回路図
、第2図は本発明の他の実施例を示す回路図、第3図は
従来インバータモータ制御回路図、第4図はホールIC
の斜視図である。 Tr+〜Tre・・・インバータのトランジスタ、l。 2.11.12・・・ホールCT、5,6.16.17
・・・サンプルホールド回路。 外2名
、第2図は本発明の他の実施例を示す回路図、第3図は
従来インバータモータ制御回路図、第4図はホールIC
の斜視図である。 Tr+〜Tre・・・インバータのトランジスタ、l。 2.11.12・・・ホールCT、5,6.16.17
・・・サンプルホールド回路。 外2名
Claims (2)
- (1)トランジスタインバータの1相を形成する上アー
ム及び下アーム電流を夫々検出する第1及び第2のホー
ルCTと、 前記上アーム及び下アームのトランジスタのゲート信号
のオフ期間を検出しタイミング信号を発生する第1及び
第2のタイミング信号発生回路と、前記第1及び第2の
タイミング信号発生回路のタイミング信号により前記第
1及び第2のホールCTの検出信号中のオフセット成分
を夫々サンプリングし記憶保持する第1及び第2のサン
プルホールド回路と、 前記第1及び第2のホールCTの検出信号を合成する加
算回路と、 前記加算回路の前又は後の信号に前記第1及び第2のサ
ンプルホールド回路出力で補正する減算回路と、 よりなることを特徴とするホールCTオフセット自動補
正電流検出回路。 - (2)電流回路に直列に逆並列接続してなる第1及び第
2のダイオードと、 前記第1及び第2のダイオード回路電流を夫々検出する
第1及び第2のホールCTと、 前記第1及び第2のホールCTの検出信号より前記第1
及び第2のダイオードの半波電流のオフ期間を検出し、
第1及び第2のタイミング信号を発生する第1及び第2
のタイミング信号発生回路と、 前記第1及び第2のタイミング信号発生回路よりの夫々
のタイミング信号により、前記第1及び第2のホールC
T検出信号中のオフセット成分をサンプリングして記憶
保持する第1及び第2のサンプルホールド回路と、 前記第1及び第2のホールCTの検出信号を合成する加
算回路と、 前記加算回路の前又は後の信号に前記第1及び第2のサ
ンプルホールド回路出力で補正する減算回路と、 よりなることを特徴とするホールCTオフセット自動補
正電流検出回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63295248A JPH02141673A (ja) | 1988-11-22 | 1988-11-22 | ホールctオフセット自動補正電流検出回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63295248A JPH02141673A (ja) | 1988-11-22 | 1988-11-22 | ホールctオフセット自動補正電流検出回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02141673A true JPH02141673A (ja) | 1990-05-31 |
Family
ID=17818131
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63295248A Pending JPH02141673A (ja) | 1988-11-22 | 1988-11-22 | ホールctオフセット自動補正電流検出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02141673A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0425481U (ja) * | 1990-06-20 | 1992-02-28 | ||
US5319294A (en) * | 1992-05-28 | 1994-06-07 | Matsushita Electric Industrial Co., Ltd. | Apparatus for automatically adjusting offset correction values for current detectors |
FR2742225A1 (fr) * | 1995-12-08 | 1997-06-13 | Allegro Microsystems Inc | Capteur de hall a decoupage associe a un circuit echantillonneur-bloqueur a decoupage fonctionnant en synchronisme |
EP0877232A3 (en) * | 1997-05-09 | 1999-11-10 | Switched Reluctance Drives Limited | Transducer offset compensation |
WO2005029113A1 (en) * | 2003-09-22 | 2005-03-31 | Philips Intellectual Property & Standards Gmbh | Method of determining a zero point of a current sensor |
-
1988
- 1988-11-22 JP JP63295248A patent/JPH02141673A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0425481U (ja) * | 1990-06-20 | 1992-02-28 | ||
US5319294A (en) * | 1992-05-28 | 1994-06-07 | Matsushita Electric Industrial Co., Ltd. | Apparatus for automatically adjusting offset correction values for current detectors |
FR2742225A1 (fr) * | 1995-12-08 | 1997-06-13 | Allegro Microsystems Inc | Capteur de hall a decoupage associe a un circuit echantillonneur-bloqueur a decoupage fonctionnant en synchronisme |
EP0877232A3 (en) * | 1997-05-09 | 1999-11-10 | Switched Reluctance Drives Limited | Transducer offset compensation |
US6400131B1 (en) | 1997-05-09 | 2002-06-04 | Switched Reluctance Drives, Ltd. | Transducer offset compensation |
WO2005029113A1 (en) * | 2003-09-22 | 2005-03-31 | Philips Intellectual Property & Standards Gmbh | Method of determining a zero point of a current sensor |
US7408356B2 (en) | 2003-09-22 | 2008-08-05 | Koninklijke Philips Electronics N.V. | Method of determining a zero point of a current sensor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Cho et al. | A three-phase current reconstruction strategy with online current offset compensation using a single current sensor | |
JP3342662B2 (ja) | パルス幅変調(pwm)システム | |
US7977898B2 (en) | Current sensing for a multi-phase DC/DC boost converter | |
US4680526A (en) | Method of controlling inverter-driven induction motor | |
US4772996A (en) | Load current detecting device for pulse width modulation inverter | |
US20070296371A1 (en) | Position sensorless control apparatus for synchronous motor | |
US7782005B2 (en) | Power converter control | |
US20120319629A1 (en) | Inverter device and control method thereof | |
US20060006899A1 (en) | Current sensing in a two-phase motor | |
JPWO2017221339A1 (ja) | 電力変換装置 | |
JP2002119062A5 (ja) | ||
US5407027A (en) | Elevator control apparatus with compensation for current sensor offset voltage | |
JPH02141673A (ja) | ホールctオフセット自動補正電流検出回路 | |
Chakrabarti et al. | A current reconstruction algorithm for three-phase inverters using integrated current sensors in the low-side switches | |
US5388041A (en) | Method and a circuit for controlling an inverter to switch in the sliding mode and by PWM with a three-level output voltage | |
JP6407175B2 (ja) | 電力変換器制御装置 | |
Hashimoto et al. | Torque control of induction motor using predictive observer | |
JP3245989B2 (ja) | パルス幅変調制御インバータの制御回路 | |
KR102399873B1 (ko) | 3상 펄스 폭 변조 인버터의 전류 측정 장치 및 이의 방법 | |
JPH05297030A (ja) | 電圧低下検出方法 | |
JPH04208076A (ja) | Pwmインバータの出力電流検出方法 | |
JPH02179277A (ja) | 電力変換器制御方法およびその装置 | |
JP3083214B2 (ja) | 変圧器の励磁電流検出装置 | |
JPH03230722A (ja) | 変化量保護継電器 | |
JP3260033B2 (ja) | Pwmインバータ |