JP3342662B2 - パルス幅変調(pwm)システム - Google Patents
パルス幅変調(pwm)システムInfo
- Publication number
- JP3342662B2 JP3342662B2 JP10695698A JP10695698A JP3342662B2 JP 3342662 B2 JP3342662 B2 JP 3342662B2 JP 10695698 A JP10695698 A JP 10695698A JP 10695698 A JP10695698 A JP 10695698A JP 3342662 B2 JP3342662 B2 JP 3342662B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pwm
- output
- voltage
- latch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
- H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
- H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
- H02P27/08—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
- H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
- H02M7/53873—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with digital control
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P23/00—Arrangements or methods for the control of AC motors characterised by a control method other than vector control
- H02P23/0077—Characterised by the use of a particular software algorithm
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/38—Means for preventing simultaneous conduction of switches
- H02M1/385—Means for preventing simultaneous conduction of switches with means for correcting output voltage deviations introduced by the dead time
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
- Control Of Ac Motors In General (AREA)
Description
路に関し、かつより特定的にはインバータ給電誘導負荷
(inverter−fed inductive l
oads)をドライブするデジタル回路に関する。
タル回路が種々の制御の用途に使用できるようにしてい
る。例えば、マイクロコントローラ(MCU)は最近加
熱、換気および空気調節(HVAC)、工場のオートメ
イション、可変速度ドライブ、その他のような用途のた
めにモータを制御するのに使用されてきている。MCU
は典型的にはMCUの制御の下で動作するパルス幅変調
(PWM)として知られた周辺回路を含むことによって
制御機能を達成する。PWMはパワーインバータをドラ
イブする信号のパルス幅を変調することによりモータの
速度および動作を制御することができる。
ており、同図は部分的ブロック図および部分的回路図形
式で交流(AC)3相モータシステムを示している。シ
ステム20は概略的にMCU21、アイソレーション回
路22、パワーモジュール23および3相AC誘導モー
タ(three−phase AC inductiv
e motor)24を含む。MCU21はPWM部2
6に加えて中央処理ユニット(CPU)、プログラムメ
モリ、および便宜上図1から省略されている他の周辺回
路を含む伝統的なMCUの他の要素を含む。モータ24
は3相であるから、PWM部26は3つの位相の各々に
対しプルアップおよびプルダウントランジスタを制御す
るための信号を提供する。さらに、グランド信号を出力
することが必要であり、従ってPWM部26は7つの出
力を提供する。アイソレーションブロック22はこれら
7つの出力を受けかつパワーモジュール23における対
応するトランジスタに6つのドライブ信号を提供する。
アイソレーションブロック22は光カプラ(optoc
ouplers)、フォトトランジスタ、変圧器、また
は同様の装置を使用して実施でき、かつ高電圧がPWM
部26の出力ライン上に現れるのを防止し、それによっ
てMCU21を回路の損傷から保護する。
ルトまたは460ボルト3相ACライン電圧のような3
相AC入力を可能にする回路である。パワーモジュール
23はモータ24が可変速度モータとなるようこの信号
を変えることができるようにする。従って、システム2
0は特に可変速度モータを必要とするシステムにおいて
有用である。例えば、モータ24の周波数はスタンバイ
期間の間は低減することができる。
ション30、容量40、抵抗41および出力セクション
50を含む。入力セクション30はダイオード32〜3
7を含む。各ダイオード32〜34は“P1”と名付け
られた端子に接続された負の端子および“R”,“S”
および“T”と名付けられた3つの3相入力端子の内の
それぞれの1つに接続された正の端子を有する。ダイオ
ード35〜37は、それぞれ、ダイオード32〜34の
正の端子に接続された負の端子、およびいっしょにかつ
“N1”と名付けられたノードに接続された正の端子を
有する。容量40は前記P1端子に接続された第1の端
子、および前記N1端子に接続された第2の端子を有す
る。従って、容量40と組合せて入力セクション30は
3相AC入力を端子P1およびN1の間の単一の一定電
圧に変換するコンバータを形成する。しかしながら、種
々の特性のトランジスタまたはダイオードを使用するも
ののような他のコンバータもコンバータ30に代えて使
用することができることに注意を要する。
23はモトローラ・インコーポレイテッドの高電力製品
部門(High Power Products Di
vision)によって製作されるハイパワーまたは高
電力モジュールのような商業的に入手可能なハイブリッ
ド集積回路に対応する。従って、図1においてパワーモ
ジュール23はシステム20においては端子P1および
N1にそれぞれ接続される端子P2およびN2を含む
が、すべての用途においていっしょに接続されなくても
よい。抵抗41は端子N2に接続された第1の端子、お
よびインバータ部分50に接続された第2の端子を有す
る。抵抗41は直流(DC)バスを検出するうえで有用
であり、これは過電流検出、特性の測定、その他のため
に有用である。
各々それぞれの位相またはフェーズに対応する3つのハ
ーフブリッジセクションを含む。セクション50は絶縁
ゲートバイポーラトランジスタ(IGBT)51〜5
6、および整流器61〜66を含む。トランジスタ51
は端子P2に接続されたコレクタ、“G1”と名付けら
れた信号を受けるためのゲート、および“K1”と名付
けられた信号を受けるためのエミッタを有する。トラン
ジスタ52はトランジスタ51のコレクタに接続された
エミッタ、“G2”と名付けられた信号を受けるための
ゲート、および抵抗41の第2の端子に接続されたエミ
ッタを有する。トランジスタ53は端子P2に接続され
たコレクタ、“G3”と名付けられた信号を受けるため
のゲート、および“K3”と名付けられた信号を受ける
ためのエミッタを有する。トランジスタ54はトランジ
スタ53のエミッタに接続されたコレクタ、“G4”と
名付けられた信号を受けるためのゲート、および抵抗4
1の第2の端子に接続されたエミッタを有する。トラン
ジスタ55は端子P2に接続されたコレクタ、“G5”
と名付けられた信号を受けるためのゲート、および“K
5”と名付けられた信号を受けるためのエミッタを有す
る。トランジスタ56はトランジスタ55のエミッタに
接続されたコレクタ、“G6”と名付けられた信号を受
けるためのゲート、および抵抗41の第2の端子に接続
されたエミッタを有する。トランジスタ51,53およ
び55のエミッタはまた、それぞれ、“U”,“V”お
よび“W”と名付けられたパワーモジュール23の出力
端子に接続され、これらはモータ24の入力の各フェー
ズを形成する。信号K1〜K3はアイソレーションブロ
ック22によってそれがPWM26の出力およびその共
通グランド端子からの分離または隔離された信号を形成
する場合に提供される共通(グランド)電圧であること
に注意を要する。
ータ部50はまた、デッドタイムインターバルまたはデ
ッドタイム期間(deadtime interval
s)として知られた、インバータがハイにもローにもド
ライブしていない期間の間に引き起こされる害を防止す
る整流器61〜66を含む。整流器61〜66の各々は
トランジスタ51〜56のそれぞれの1つのコレクタに
接続された負の端子、およびそれぞれのトランジスタ5
1〜56のエミッタに接続された正の端子を有する。整
流器61〜66は整流または転換ダイオード(comm
utationdiodes)と称され、それはこれら
がモータ24が前記デッドタイム期間の間に信号U,V
およびWに対して電圧を展開する場合に適切な電流経路
を提供するためである。
1の制御の下に特定の時点におけるデューティサイクル
がモータ24に印加される電圧の大きさに比例する出力
信号を提供する。プルアップトランジスタおよびプルダ
ウントランジスタが導通する間で変化する時に、どのト
ランジスタも導通しない短い期間がある。デッドタイム
期間として知られた、この期間は、望ましくないシュー
トスルー(shoot−through)電流を生じさ
せる、プルアップおよびプルダウントランジスタが共に
同時に導通することを避けるために必要である。一般
に、デッドタイム期間の間は、モータ24はU,Vまた
はW信号ラインをドライブしかつ整流器61〜66が電
流導通経路を提供する。
イクルにわたる絶対またはアブソリュートターム(ab
solute terms)において低減させ、結果と
して大きな波形ひずみを生じる。この振幅誤差を訂正す
るための1つの知られた技術は出力電流極性の関数とし
てPWM出力信号におけるオフセットを使用しデッドタ
イム期間による振幅の損失を補償する。正の電流の期間
の間は、プルアップトランジスタの「オンタイム」は増
大され、かつプルダウントランジスタの「オンタイム」
は低減される。負の電流の期間の間は、プルダウントラ
ンジスタの「オンタイム」は増大され、かつプルアップ
トランジスタの「オンタイム」は低減される。このPW
Mオフセット技術は波形の大部分の期間の間有効であ
る。しかしながら、出力電流がゼロに近い場合にデッド
タイムひずみを補償するのは適切ではない。
デッドタイム期間の間は、U,VまたはW端子の電圧
は、電流極性によるよりはむしろモータ24のインダク
タンスの相対寸法およびシステムの他の寄生値によって
決定される。ゼロに近いデッドタイム期間の間のこの不
確定な(indeterminate)電圧特性は電流
極性情報のみを使用してモータ信号におけるひずみを適
切に防止するのを不可能にする。この現象は以後ニアゼ
ロひずみ(near−zero distortio
n)と称する。そのようなニアゼロひずみはトルクのノ
ンリニアな期間、望ましくない電気信号トランジェン
ト、およびノイズの多い動作を生じさせる。
り、同図はモータ24への電流をその単一のフェーズに
関して表現する波形のタイミング図である。図2におい
て、水平軸は時間を表しかつ垂直軸は電流を表してい
る。原点は“t0”で示されかつ注目の付加的な時点は
“t1〜t7”で示されている。時点t1において、モ
ータ24の監視されるフェーズを通る電流は最大にな
る。理想的には、該波形は完全なシヌソイド(sinu
soid)である。しかしながら、時点t2およびt3
の間で、出力電流がゼロに近い場合、ひずみまたはモー
タ電流信号の平坦化出力(flattening ou
t)に遭遇する。同様のひずみが時点t4における波形
の最小ポイトに続きかつ時点t7における波形の最大の
前に時点t5およびt6の間に生じる。
のようなニアゼロひずみを補正するための1つの知られ
た技術は電流検知技術によって提供される。そのような
技術はチョイ(Choi)他による「新規なデッドタイ
ム補償を使用したインバータ出力電圧合成(Inver
ter Output Voltage Synthe
sis Using Novel Deadtime
Compensation)」と題し、1994年2月
13〜14日の、第9回年次応用エレクトロニクス会議
および展示会の会議紀要における論文に開示されてい
る。しかしながら、チョイ他によって使用された手法に
は重大な欠点があり、すなわちチョイ他により提供され
る補償は閉ループシステムを使用することによって行わ
れている。そのようなシステムは大きな出費を加えかつ
数多くの用途において実用的ではない。
直接検知しかつアナログ技術を使用して信号ひずみを補
償する。しかしながら、前記問題に対するこの解決方法
はまた電流センサを使用するため高価であり、かつこの
技術は数多くの低価格のモータの用途について適切では
ない。従って、必要なことはニアゼロひずみを補償しか
つ低価格でかつオープンループシステムで実施できる回
路である。そのような回路およびそのような回路と共に
使用するためのマイクロコントローラは本発明によって
提供され、その特徴および利点は添付の図面と共に以下
の詳細な説明を参照することによりさらに明らかになる
であろう。
1のパルス幅変調(PWM)信号(G1)および第2の
PWM信号(G2)によって制御される一対のトランジ
スタ(51,52)によって給電される誘導性負荷をド
ライブするためのシステム(100)が提供され、前記
第1のPWM信号と第2のPWM信号の間にその間にど
ちらのPWM信号も肯定されないデッドタイムが生じ、
前記システム(100)はオープンループシステムで動
作可能であり、前記システム(100)は、前記誘導性
負荷に接続された電圧センサ(140)であって、該電
圧センサは前記誘導性負荷の負荷電圧を検知しかつ前記
負荷電圧が第1の所定の値に対して所定の関係にあると
き第1の値の出力信号を生成するもの、前記電圧センサ
からの出力信号、前記第1のPWM信号および第2のP
WM信号、を検知するマイクロコントローラ(120)
であって前記マイクロコントローラは前記デッドタイム
の間の第1の時間に前記出力信号の値を示す第1の信号
を発生し、かつ前記デッドタイムの間の第2の時間に前
記出力信号の値を示す第2の信号を発生するもの、を具
備し、前記第1の信号および前記第2の信号が異なる値
を示した場合、前記誘導性負荷の出力電流のニアゼロク
ロスが指示されることを特徴とする。
よび第2の変調信号によって制御される一対のトランジ
スタ(51,52)によって給電される誘導性負荷のひ
ずみ補正のためのニアゼロ電流検出回路が提供され、そ
の間にどちらの変調信号も肯定されないデッドタイムが
前記第1の変調信号と前記第2の変調信号の間に発生
し、前記ニアゼロ電流検出回路は、前記誘導性負荷に接
続された電圧センサ(140)であって、該電圧センサ
は前記誘導性負荷の負荷電圧を検知しかつ前記負荷電圧
が第1の所定の値に対して所定の関係にあるとき第1の
値の出力信号を生成するもの、前記電圧センサからの出
力信号をその入力において受ける第1のラッチ(13
1)であって、該第1のラッチは前記第1の変調信号に
よって制御されるもの、そして前記電圧センサからの出
力信号をその入力において受ける第2のラッチ(13
2)であって、該第2のラッチは前記第2の変調信号に
よって制御されるもの、を具備し、前記第1のラッチの
ラッチされた出力信号および前記第2のラッチのラッチ
された出力信号に対する異なる値は前記誘導性負荷の出
力電流がゼロから所定の大きさ内にあることを示すこと
を特徴とする。
された出力信号および前記第2のラッチによりラッチさ
れた出力信号を受けかつ前記第1の変調信号および前記
第2の変調信号を発生するパルス幅変調器を備え、該パ
ルス幅変調器は、前記第1および第2の変調信号の内の
一方のデューティサイクルを変更しかつ、前記第2のラ
ッチから出力されるものと異なる値が前記第1のラッチ
から出力されることに応じて、前記第1および第2の変
調信号の内の他方のもののデューティサイクルを変更す
ることにより、デッドタイムの間における出力電流の転
換により引き起こされる前記インダクタの出力電流のひ
ずみを補正するよう構成され、前記第1および第2の変
調信号の内の他方のものはニアゼロひずみを補正するた
めに前記出力電流がゼロに等しくなる前に変更されるよ
う構成すると好都合である。
ス幅変調(PWM)信号および第2のPWM信号によっ
て制御される一対のトランジスタ(51,52)によっ
て給電される誘導性負荷をドライブするためのデータ処
理システム(100)が提供され前記データ処理システ
ムはオープンループシステムにおいて動作可能であり、
前記データ処理システム(100)は、前記誘導性負荷
に接続された電圧センサ(140)であって、該電圧セ
ンサは前記誘導性負荷の負荷電圧を検知しかつ前記負荷
電圧が所定の値に対して第1の状態にあるときに第1の
値の出力信号を生成するもの、前記電圧センサからの出
力信号をその入力において受ける第1のラッチ(13
1)であって、該第1のラッチは前記出力信号が前記第
1のPWM信号のエッジによりラッチされかつ第1のラ
ッチされた出力信号として出力されるように前記第1の
PWM信号によって制御されるもの、前記電圧センサか
らの出力信号をその入力において受ける第2のラッチ
(132)であって、該第2のラッチは前記出力信号が
前記第2のPWM信号のエッジによりラッチされかつ第
2のラッチされた出力信号として出力されるように前記
第2のPWM信号によって制御されるもの、前記第1の
ラッチされた出力信号および前記第2のラッチされた出
力信号を受けかつ前記第1のPWM信号および前記第2
のPWM信号を発生するプロセッサ(121)であっ
て、前記第1のPWM信号および前記第2のPWM信号
の間にいずれのPWM信号も肯定されないデッドタイム
が配置され、かつ前記プロセッサは前記第1および第2
のPWM信号の内の一方のデューティサイクルを変更し
かつ、前記第2のラッチされた出力信号と異なる前記第
1のラッチされた出力信号の発生に応じて、前記プロセ
ッサは前記第1および第2のPWM信号の内の他方のも
ののデューティサイクルを変更してデッドタイムの間に
おける出力電流の転換によって生じる前記インダクタの
出力電流のひずみを補正し、前記第1および第2のPW
M信号の内の他方のものは前記出力電流のニアゼロクロ
スを検出したことに応じて前記出力電流のニアゼロひず
みを補正するために変更されるもの、を具備することを
特徴とする。
ス幅変調(PWM)信号および第2のPWM信号によっ
て制御される一対のトランジスタによって給電される誘
導性負荷のひずみ補正のためのニアゼロ電流検出方法が
提供され、前記第1のPWM信号および第2のPWM信
号のいずれも肯定されないデッドタイム期間が前記第1
のPWM信号の各パルスの後に発生し、前記方法はオー
プンループシステムにおいて動作可能であり、前記方法
は、第1のデッドタイム期間の間に前記誘導性負荷の第
1の負荷電圧を検知する段階、第2のデッドタイム期間
の間に前記誘導性負荷の第2の負荷電圧を検知する段
階、そして前記第1の値および前記第2の値が、ニアゼ
ロ電流クロスの検出に対応して、選択されたレベルを示
していることに応じてニアゼロ電流ひずみを補正するた
めの信号を発生する段階、を具備することを特徴とす
る。
的論理図、および部分的回路図形式で本発明に係わるパ
ルス幅変調器(PWM)システム100を示す。PWM
システム100はモータそれ自体のようなモータシステ
ムのすべての要素を含むものではなく、かつこれらの要
素は本発明をよりよく理解するために省略されているこ
とに注意を要する。PWMシステム100は概略的にM
CU120および電圧センサ140を含む。図3にはま
た図1の対応する要素と同じ参照番号を有するトランジ
スタ51および52、およびダイオード61および62
が示されている。それらの接続および動作は図1におい
て詳細に説明されており、トランジスタ51および5
2、およびダイオード61および62はモータ位相また
はモータフェーズUに接続されかつここではこれ以上説
明しない。説明の目的で、図3において“I+”と名付
けられた電流はモータフェーズU端子への正の電流が正
の値によって表されるという規約を規定する。さらに、
端子Uにおける電圧は「負荷電圧U(LOAD VOL
TAGE U)」と名付けられている。また、図面およ
び説明は単一フェーズを発生するためのPWMシステム
に関するものであるが、本発明は、当業者に理解される
ように、図1の3相システムのような複数のフェーズを
発生するためのシステムに適用可能であることに注意を
要する。
リードオンリメモリ(ROM)122、アドレスバス1
23、データバス124、PWM部125、および低電
流状態回路(low current conditi
on circuit)130を含む。CPU121は
アドレスバス123に接続された出力およびデータバス
124への双方向接続を有する。CPU121は、複雑
命令セットコンピュータ(CISC)、少数命令セット
コンピュータ(RISC)、デジタル信号プロセッサ
(DSP)、その他のような任意の知られたマイクロプ
ロセッサアーキテクチャを使用して実施できる。しかし
ながら、低電流状態回路130はCPU121がマイク
ロコントローラコアあるいはデジタル信号プロセッサで
ある場合に最も好適に実施される。マイクロコントロー
ラコアはより低いコストの用途により有用であり、一方
デジタル信号プロセッサは高性能の用途に対して好まし
いであろう。
された入力、およびデータバス124に接続された出力
を有する。ROM122はプログラム記憶、係数記憶、
その他のような機能のために使用できる。例えば、RO
M122はCPU121がPWM部125を動作させる
場合に有用な正弦波(sine wave)を規定する
係数を記憶することができる。
された入力端子、データバス124への双方向接続、信
号G1を提供するための第1の出力端子、および信号G
2を提供するための第2の出力端子を含む。PWM12
5は後に説明することを除き任意の伝統的なPWMと同
様に動作することができる。低電流状態回路130は第
1のクロック式(clocked)D型フリップフロッ
プ131、第2のクロック式D型フリップフロップ13
2、およびレジスタ133を含む。フリップフロップ1
31はD入力、信号G1を受けるためのクロック入力、
および“DT1”と名付けられた信号を提供するQ出力
端子を有する。フリップフロップ132はD入力端子、
信号G2を受けるためのクロック入力端子、および信号
DT2をレジスタ133に提供するためのQ出力を有す
る。信号G1およびG2はまたそれぞれトランジスタ5
1および52のゲートに提供される。電圧センサ140
は「負荷電圧U」を受けるための入力端子、フリップフ
ロップ131および132のD入力端子に接続された出
力端子を有する。
によって導通される電流がよりシヌソイドに近くなるよ
うにモータフェーズUに電圧を提供する。電圧センサ1
40は「負荷電圧U」を受け、かつ「負荷電圧U」が前
記デッドタイム期間に関連する所定の時間内に所定のし
きい値に到達したときにデジタル出力を提供する。信号
G1およびG2はお互いに対して重複せず、かつ信号G
1およびG2が重複しない量は前記デッドタイム期間を
規定する。従って、フリップフロップ131および13
2はPWM125の基本期間または周期(basic
period)によって規定される総合的なレートで引
き続き絶えずクロッキングされる。
を受けるための入力端子、アドレスバス123に接続さ
れた入力端子、およびデータバス124に接続された出
力端子を有するメモリマッピングされるレジスタ(me
mory mapped register)である。
PWM125を制御するCPU121上で実行されるソ
フトウエアはレジスタ133の内容を調べかつ以下に説
明するように適切な訂正または補正作用を行う。
く知られているように、トランジスタ51および52に
おけるシュートスルー電流を防止するために必要であ
る。しかしながら、信号G1およびG2の重複しない特
性によって生じるデッドタイム期間はモータフェーズU
に電流信号のひずみを生じさせる。このひずみは2つの
方法で現れる。第1に、前記電流信号の振幅が低減され
る。第2に、前記電流信号がゼロレベルまたはゼロクロ
スに近付いたとき、正弦波カーブが、ニアゼロひずみと
して知られているように、ほぼ平らに延びる(flat
tens out)。
られた技術を使用して容易に訂正することができる。こ
れは、電流信号が大きくかつ正である場合、ひずみは負
のレベルで一定であるためである。従って、MCU12
0は電流振幅が正である期間の間にPWM125によっ
て適切にデューティサイクル出力を変えることによりこ
のひずみを補償することができる。同様に、電流が大き
くかつ負である期間の間は、ひずみは負の電圧の絶対値
の低減を生じさせる。MCU120はまたこのひずみを
PWM125によって提供される信号を適切に変化させ
てこの負の電圧を増大することによりこのひずみを補償
することができる。
るのがより困難である。本発明によれば、電流波形がゼ
ロレベルに接近するポイントを検出して直ちに正から負
へあるいは負から正へ訂正係数をスイッチングすること
によりシヌソイド波形が平坦化する前に訂正を可能にす
ることができる。図3に示されるように、これはフェー
ズUにおける電流がゼロクロスに接近することを検知し
かつその時点で信号G1およびG2のデューティサイク
ルをゼロクロスの後にひずみを補償するために必要とさ
れる訂正オフセットによって変化させることにより表す
ことができる。ニアゼロひずみの訂正が2つのD型フリ
ップフロップ、MCU120の内部バスに接続された1
つのレジスタ、および低価格の電圧センサを加えること
によって達成されることに注意を要する。従って、その
ようなひずみ補償回路は今や数多くのより低価格のモー
タの応用に対して実施可能である。
国、テキサス州、オースチンのモトローラ・インコーポ
レイテッドから入手可能なMC68HC08MP16型
の修正として実施するのが好ましい。しかしながら、本
発明に係わる回路はまたCPU121が、より高性能の
モータのために使用される傾向がある、デジタル信号プ
ロセッサ(DSP)であるMCUにおいて非常に有用で
ある。
使用して実施できることに注意を要する。例えば、電圧
センサ140はアナログ−デジタル変換器(ADC)と
して実施でき、その場合は「負荷電圧U」の正確なプロ
フィールを構成できる。電圧センサ140として使用可
能な第2の回路は伝統的なシュミットトリガまたはヒス
テリシスを有する比較器のようなヒステリシス装置であ
る。電圧センサ140を実施することができる第3の形
式の装置はしきい値電圧が2つのレベルの間で切り換え
できる比較器である。2つの別個のしきい値電圧の利点
は以下に図5および図6の説明と関連してよりよく理解
できるであろう。電圧センサ140はまた伝統的な比較
器の入力において抵抗/容量(RC)ネットワークを使
用して実施できる。そのような遅延要素はヒステリシス
の等価物またはしきい値の変化を提供する。電圧センサ
140として使用可能な他の形式の回路は数多くのメモ
リ集積回路において一般的なアドレス遷移検出(AT
D)回路において使用されるもののような遷移検出器
(transition detector)である。
さらに、電圧センサ140のために他の回路を使用する
ことができる。電圧センサ140の主たる特性はそれが
ある電圧がしきい値を通過したことを検知しかつそれに
応じてデジタル出力信号を提供することである。
号G1およびG2をクロッキング信号として使用し、従
ってフリップフロップ131および132の出力(信号
DT1およびDT2)は種々のモータ電流状態を表すこ
とができる。例えば、モータフェーズUへの電流が、I
+として示される、大きな正の電流である場合は、電圧
センサ140はデッドタイムインターバルまたはデッド
タイム期間の間にその出力に論理ローレベルで電圧を提
供する。モータフェーズUへの電流が低いまたはローの
振幅を有する期間の間を除き、フリップフロップ131
および132の出力は同じになるであろう。CPU12
1はROM122に格納することができるソフトウエア
の制御の下にこの情報を好適に使用して信号G1および
G2に対し適切な補償を与える。同様に、モータフェー
ズUへの電流が負の値でありかつ比較的大きいまたは高
い振幅である場合、電圧センサ140は論理ハイレベル
を出力する。フリップフロップ131および132の出
力は“11”に等しい。しかしながら、遷移の期間の間
は、電圧センサ140によって検知される引き続く値は
変化し、かつ従って、DT1およびDT2は“01”に
なるであろう。従って、01状態はモータフェーズUへ
の電流の極性の係属中の遷移(pending tra
nsition)を通知する。
上で動作するソフトウエアは電流のゼロクロスを予期し
てG1およびG2の信号の内の適切な1つ(または両
方)のデューティサイクルの訂正オフセットを変化させ
ることができる。従って、電流カーブの平坦化の代わり
に、垂直方向の遷移を生じさせこれは結果としてゼロク
ロスにおけるひずみを微細なものとする。信号DT1お
よびDT2が取り得る値は以下の表1に再現されてい
る。
U」を含む、本発明の動作を理解するうえで関連ある種
々の電圧のタイミング図を示す。「負荷電圧U」は4つ
の異なる条件に対して示されており、1つは高い正の電
流に対するものであり、1つは高い負の電流に対するも
のであり、1つは低い正の電流に対するものであり、そ
して1つは低い負の電流に対するものである。図4にお
いて、水平軸は時間を表しかつ垂直軸は電圧を表してい
る。また、図4において、種々の相対的時間は必ずしも
比例して描かれておらず、かつ従って、デッドタイムイ
ンターバルは典型的な実施形態におけるものよりも長く
見えるようになっている。図4において、種々の注目の
時点は時間t0〜t9として示されている。t0は原点
を表しかつ他の期間の各々はG1もG2もアクティブで
ないデッドタイムインターバルを表す。従って、図4に
示されるように、第1のデッドタイムインターバルはt
1およびt2の期間の間に発生し、第2のデッドタイム
インターバルはt3およびt4の期間の間に発生し、第
3のデッドタイムインターバルは時間t5およびt6の
間に発生し、かつ第4のデッドタイムインターバルは時
間t7およびt8の間に発生する。時間t9は注目の期
間の終りにおける他のデッドタイムインターバルの開始
を示す。
のインダクタンスは「負荷電圧U」をデッドタイムイン
ターバルの間に低いまたはロー電圧に迅速にドライブす
る。同様に、高い負の負荷電流に対しては、モータ24
のインダクタンスはデッドタイムインターバルの間に
「負荷電圧U」を迅速に高いまたはハイ電圧にドライブ
する。しかしながら、インターバルt3〜t4およびt
7〜t8の間の低い正の負荷電流に対しては、モータ2
4のインダクタンスはシステムの寄生インダクタンスお
よびキャパシタンスとの相互作用により「負荷電圧U」
の電圧を低減する上で困難性を有する。したがって、
「負荷電圧U」の高電圧はデッドタイムインターバルの
間は低速でのみ減衰する。同様に、インターバルt1〜
t2およびt5〜t6の間の低い負の負荷電流に対し
て、モータ24のインダクタンスはシステムの寄生物
(parasitics)との相互作用により「負荷電
圧U」の電圧を増大する上で困難性を有する。したがっ
て、低い電流状態の間の低速の減衰は電圧ひずみを表わ
しこれは図2に示される電流カーブの平坦化を生じる。
の電圧のタイミング図を示す。図5において、水平軸は
時間を表わしかつ垂直軸は「負荷電圧U」を表わす。注
目の2つの時点は時点t1およびt2であり、かつ前の
図と同様に、時間t0は時間軸の原点を表わす。縦軸に
沿って、“V1”と名付けられた第1の電圧、および
“VTH”と名付けられた第2の電圧を含む、注目の2
つの電圧が示されている。
示されている。時間t1において、VAは定常状態のロ
ーレベルから定常状態のハイレベルまで完全に切り換わ
り、かつしたがって、電圧はt1およびt2の期間の間
のデッドタイムインターバルの間に楽々と(clean
ly)切り換わる。VAは理想的な特性を表わすから、
それは実際の回路においては達成することはできない。
しかしながら、“VB”と名付けられた波形は可能な波
形を表わす。インダクタンスが電流の瞬時的な変化を妨
害するからおよびモータは電気的に大きなインダクタン
スとしてモデル化できるから、VB波形のような波形は
高い電流状態の下で最善の達成可能なスイッチング特性
を表わしている。波形C,DおよびEは可変電流振幅状
態で遭遇する可能性が非常に高い他の波形を表わしてい
る。
荷電圧U」が所定のレベルをクロスしたことまたは所定
のレベルと交差したことを検出する。図4に示されるよ
うに、電圧V1はスイッチング範囲の大きさの約2分の
1である。好ましくは、低い電流状態を決定するための
しきい値電圧はV1より高いいずれかのレベル、すなわ
ち図5におけるVTH、にセットされる。したがって、
図5において波形VA,VBおよびVCに遭遇した場
合、訂正係数は不変であるが、これに対し、波形VDお
よびVEに遭遇した場合には新しい訂正値が使用され
る。MCU120はこの訂正を信号G1およびG2のパ
ルス幅を直ちに変えることにより行なう。例えば、図5
において、電圧波形は「低減している(decreas
ing)」として検出され、MCU120はトランジス
タ51へのパルス幅を直ちに増大して「負荷電圧U」を
より高い電圧にドライブする。
U」はそのサイクルの大部分の間VAに類似しているこ
とに注意を要する。しかしながら、電流がゼロに接近す
るに応じて、システムの寄生物が支配し始める。したが
って「負荷電圧U」は波形VAからVB,VCそして最
終的にVDへと進行し、この時点でMCU120はレジ
スタ133において“01”状態を検出しかつ訂正値お
よびパルス幅デューティサイクルを変化させる。この別
個のスイッチングは負荷電流を平坦化する代わりに垂直
方向に急激な遷移を生じさせる結果となる。この別個の
スイッチングはデッドタイムの挿入によって生成される
事実上全てのひずみを除去する。
し、図6は結果として得られる電流波形を示しそこでは
時点t0〜t7は図2の同じに名付けられた時点に対応
している。図2に示される訂正されない電流波形に対し
て、該波形のシヌソイド特性は時間t2およびt3、お
よびt5およびt6の間でひずんでいることに注意を要
する。これらのひずみの組合せはモータのシャフトで感
じることができる認識できかつ不所望のトルクの脈動を
生じる結果となる。しかしながら、本発明によれば、波
形は今やよりシヌソイドに近くかつ前に平坦化されてい
た波形の部分は今ややや垂直の不連続性を示している。
この不連続性は受け入れ可能なものであり、かつモータ
シャフト上で感じることはできない。
33によって提供される出力はMCU120上で実行す
るソフトウェアによって調べられて「出力電圧U」が時
点t2においてVTHをクロスまたは交差したか否かを
判定する。典型的には、ROM122は正弦波を表わす
係数テーブルを含む。前記補償を行なうために、ソフト
ウェアプログラムはレジスタ133の内容を読まなけれ
ばならない。もし該内容が01であれば、ソフトウェア
は正弦波データ(前記テーブルからフェッチされる)に
加えられる値を変化させかつPWM125の適切な制御
レジスタが前記正弦波データと新しいオフセットを加え
たものに対応するデューティサイクルを備えた信号G1
およびG2を出力するよう変更する。この訂正作用はパ
ルス幅変調器の出力のデューティサイクルに不連続なジ
ャンプを生じさせる結果となる。しかしながら、正味の
モータ電圧波形はよりなめらかになり、それはこの不連
続性はデッドタイムインターバルの間に生じている電圧
波形の変化を妨げるからである。
のみを加えることによりマイクロコントローラによって
行なうことができることに注目すべきである。好ましく
は、MCU120は少なくとも6つのPWM出力を含
み、したがってMCU120が3相モータのような3相
誘導負荷をドライブできるようにする。したがって、こ
の技術は3つの余分のピンのみを加えることによって達
成できる。
ンサ140はMCU120の外部にあることに注意を要
する。しかしながら、他の実施形態では、電圧センサ1
40の一部または全てを、どのように電圧センサ140
が実施されるかに応じて、オンチップに含めることがで
きる。しかしながら、MCU120は伝統的な低電力相
補金属酸化物半導体(CMOS)MCUを使用して実施
されるから、比較器のようなセンサを含めることによっ
てより多くの機能をオンチップで実施できることに注意
を要する。しかしながら、この場合、「負荷電圧U」の
最大振幅を低減するために外部の分割ネットワーク(e
xternal divider network)を
使用するのが好ましい。さらに、MCU120の現存す
るA−D変換器チャネルを使用して波形の一部をより直
接的に再構成できることに注目すべきである。さらに、
バイポーラCMOS(BICMOS)のような将来の処
理技術が利用可能になるに応じて、IGBT51および
52ならびにダイオード61および62を含むインバー
タもまたMCU120の他の要素と共にオンチップで実
施できるようになるであろう。
れたが、当業者には本発明は数多くの方法で変更できか
つ上で特定的に示しかつ説明したもの以外の数多くの実
施形態を取り得ることは明らかであろう。例えば、本発
明は全てハードウェア要素を使用してあるいはハードウ
ェアとソフトウェアの何らかの組合わせによって実施す
ることができる。本システムは、単相および多相ACモ
ータを含む、全ての形式のインバータ給電誘導負荷にと
って有用である。さらに、本システムは低価格のマイク
ロコントローラまたは高性能のDSPに適しているが、
それは他の形式のCPUと共に使用することもできる。
また、トランジスタ技術の種別はIGBT、パワーMO
S電界効果トランジスタ(MOSFET)、接合FET
(JFET)、ガリウムひ素、または他の適切なトラン
ジスタ形式とすることができる。したがって、添付の特
許請求の範囲により本発明の真の範囲内に入る本発明の
全ての変更をカバーすることを意図している。
うなモータ電流信号のひずみを補償するシステムを提供
する。このシステムは低価格でありかつ、2つのD型フ
リップフロップ、1つのレジスタ、および外部電圧セン
サのみを使用して現存するマイクロコントローラに対す
る変更を行なうことにより実施できる。任意選択的に、
電圧センサ140への入力は抵抗分圧器または分割器を
使用してスケーリングできることに注意を要する。しか
しながら、抵抗分圧器が使用されても、電流センサほど
のシステムコストを加えることはない。
ック図および部分的回路図形式で示すブロック回路図で
ある。
イミング図である。
ブロック図、部分的論理図、および部分的回路図形式で
示すブロック回路図である。
イミング図である。
圧波形を示すタイミング図である。
タシステムの1つのフェーズの出力を示すタイミング図
でるあ。
Claims (5)
- 【請求項1】 第1のパルス幅変調(PWM)信号(G
1)および第2のPWM信号(G2)によって制御され
る一対のトランジスタ(51,52)によって給電され
る誘導性負荷をドライブするためのシステム(100)
であって、前記第1のPWM信号と第2のPWM信号の
間にその間にどちらのPWM信号も肯定されないデッド
タイムが生じ、前記システム(100)はオープンルー
プシステムで動作可能であり、前記システム(100)
は、 前記誘導性負荷に接続された電圧センサ(140)であ
って、該電圧センサは前記誘導性負荷の負荷電圧を検知
しかつ前記負荷電圧が第1の所定の値に対して所定の関
係にあるとき第1の値の出力信号を生成するもの、 前記電圧センサからの出力信号、前記第1のPWM信号
および第2のPWM信号、を検知するマイクロコントロ
ーラ(120)であって前記マイクロコントローラは前
記デッドタイムの間の第1の時間に前記出力信号の値を
示す第1の信号を発生し、かつ前記デッドタイムの間の
第2の時間に前記出力信号の値を示す第2の信号を発生
するもの、 を具備し、前記第1の信号および前記第2の信号が異な
る値を示した場合、前記誘導性負荷の出力電流のニアゼ
ロクロスが指示されることを特徴とする第1のPWM信
号(G1)および第2のPWM信号(G2)によって制
御される一対のトランジスタ(51,52)によって給
電される誘導性負荷をドライブするためのシステム(1
00)。 - 【請求項2】 第1の変調信号および第2の変調信号に
よって制御される一対のトランジスタ(51,52)に
よって給電される誘導性負荷のひずみ補正のためのニア
ゼロ電流検出回路であって、その間にどちらの変調信号
も肯定されないデッドタイムが前記第1の変調信号と前
記第2の変調信号の間に発生し、前記ニアゼロ電流検出
回路は、 前記誘導性負荷に接続された電圧センサ(140)であ
って、 該電圧センサは前記誘導性負荷の負荷電圧を検知しかつ
前記負荷電圧が第1の所定の値に対して所定の関係にあ
るとき第1の値の出力信号を生成するもの、 前記電圧センサからの出力信号をその入力において受け
る第1のラッチ(131)であって、該第1のラッチは
前記第1の変調信号によって制御されるもの、そして前
記電圧センサからの出力信号をその入力において受ける
第2のラッチ(132)であって、該第2のラッチは前
記第2の変調信号によって制御されるもの、を具備し、
前記第1のラッチのラッチされた出力信号および前記第
2のラッチのラッチされた出力信号に対する異なる値は
前記誘導性負荷の出力電流がゼロから所定の大きさ内に
あることを示すことを特徴とするニアゼロ電流検出回
路。 - 【請求項3】 さらに、前記第1のラッチによりラッチ
された出力信号および前記第2のラッチによりラッチさ
れた出力信号を受けかつ前記第1の変調信号および前記
第2の変調信号を発生するパルス幅変調器を備え、該パ
ルス幅変調器は、前記第1および第2の変調信号の内の
一方のデューティサイクルを変更しかつ、前記第2のラ
ッチから出力されるものと異なる値が前記第1のラッチ
から出力されることに応じて、前記第1および第2の変
調信号の内の他方のもののデューティサイクルを変更す
ることにより、デッドタイムの間における出力電流の転
換により引き起こされる前記インダクタの出力電流のひ
ずみを補正するよう構成され、前記第1および第2の変
調信号の内の他方のものはニアゼロひずみを補正するた
めに前記出力電流がゼロに等しくなる前に変更されるこ
とを特徴とする請求項2に記載の回路。 - 【請求項4】 第1のパルス幅変調(PWM)信号およ
び第2のPWM信号によって制御される一対のトランジ
スタ(51,52)によって給電される誘導性負荷をド
ライブするためのデータ処理システム(100)であっ
て、前記データ処理システムはオープンループシステム
において動作可能であり、前記データ処理システム(1
00)は、 前記誘導性負荷に接続された電圧センサ(140)であ
って、該電圧センサは前記誘導性負荷の負荷電圧を検知
しかつ前記負荷電圧が所定の値に対して第1の状態にあ
るときに第1の値の出力信号を生成するもの、 前記電圧センサからの出力信号をその入力において受け
る第1のラッチ(131)であって、該第1のラッチは
前記出力信号が前記第1のPWM信号のエッジによりラ
ッチされかつ第1のラッチされた出力信号として出力さ
れるように前記第1のPWM信号によって制御されるも
の、 前記電圧センサからの出力信号をその入力において受け
る第2のラッチ(132)であって、該第2のラッチは
前記出力信号が前記第2のPWM信号のエッジによりラ
ッチされかつ第2のラッチされた出力信号として出力さ
れるように前記第2のPWM信号によって制御されるも
の、 前記第1のラッチされた出力信号および前記第2のラッ
チされた出力信号を受けかつ前記第1のPWM信号およ
び前記第2のPWM信号を発生するプロセッサ(12
1)であって、前記第1のPWM信号および前記第2の
PWM信号の間にいずれのPWM信号も肯定されないデ
ッドタイムが配置され、かつ前記プロセッサは前記第1
および第2のPWM信号の内の一方のデューティサイク
ルを変更しかつ、前記第2のラッチされた出力信号と異
なる前記第1のラッチされた出力信号の発生に応じて、
前記プロセッサは前記第1および第2のPWM信号の内
の他方のもののデューティサイクルを変更してデッドタ
イムの間における出力電流の転換によって生じる前記イ
ンダクタの出力電流のひずみを補正し、前記第1および
第2のPWM信号の内の他方のものは前記出力電流のニ
アゼロクロスを検出したことに応じて前記出力電流のニ
アゼロひずみを補正するために変更されるもの、 を具備することを特徴とするデータ処理システム(10
0)。 - 【請求項5】 第1のパルス幅変調(PWM)信号およ
び第2のPWM信号によって制御される一対のトランジ
スタによって給電される誘導性負荷のひずみ補正のため
のニアゼロ電流検出方法であって、前記第1のPWM信
号および第2のPWM信号のいずれも肯定されないデッ
ドタイム期間が前記第1のPWM信号の各パルスの後に
発生し、前記方法はオープンループシステムにおいて動
作可能であり、前記方法は、 第1のデッドタイム期間の間に前記誘導性負荷の第1の
負荷電圧を検知する段階、 第2のデッドタイム期間の間に前記誘導性負荷の第2の
負荷電圧を検知する段階、そして前記第1の値および前
記第2の値が、ニアゼロ電流クロスの検出に対応して、
選択されたレベルを示していることに応じてニアゼロ電
流ひずみを補正するための信号を発生する段階、 を具備することを特徴とする第1のPWM信号および第
2のPWM信号によって制御される一対のトランジスタ
によって給電される誘導性負荷のひずみ補正のためのニ
アゼロ電流検出方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/835,370 | 1997-04-07 | ||
US08/835,370 US5764024A (en) | 1997-04-07 | 1997-04-07 | Pulse width modulator (PWM) system with low cost dead time distortion correction |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10285937A JPH10285937A (ja) | 1998-10-23 |
JP3342662B2 true JP3342662B2 (ja) | 2002-11-11 |
Family
ID=25269343
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10695698A Expired - Fee Related JP3342662B2 (ja) | 1997-04-07 | 1998-04-02 | パルス幅変調(pwm)システム |
Country Status (7)
Country | Link |
---|---|
US (1) | US5764024A (ja) |
EP (1) | EP0871285B1 (ja) |
JP (1) | JP3342662B2 (ja) |
KR (1) | KR100617884B1 (ja) |
CN (1) | CN1242555C (ja) |
DE (1) | DE69815429T2 (ja) |
TW (1) | TW525341B (ja) |
Families Citing this family (57)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3372436B2 (ja) * | 1996-11-28 | 2003-02-04 | オークマ株式会社 | インバータの制御装置 |
US5991505A (en) * | 1996-12-09 | 1999-11-23 | Frank; Steven R. | Switching motor control apparatus |
KR100318441B1 (ko) | 1997-12-30 | 2002-02-19 | 박종섭 | 아날로그-디지털변환장치및그변환방법 |
US6169334B1 (en) | 1998-10-27 | 2001-01-02 | Capstone Turbine Corporation | Command and control system and method for multiple turbogenerators |
DE19858697A1 (de) * | 1998-12-18 | 2000-07-27 | Mannesmann Vdo Ag | Verfahren und Schaltungsanordnung zur Überwachung des Betriebszustandes einer Last |
US6629064B1 (en) * | 1999-03-09 | 2003-09-30 | Capstone Turbine Corporation | Apparatus and method for distortion compensation |
US6137272A (en) * | 1999-11-03 | 2000-10-24 | Motorola, Inc. | Method of operating an AC-DC converter |
KR100319142B1 (ko) * | 1999-12-30 | 2002-01-05 | 구자홍 | 전동기의 속도 제어장치 |
IT1318856B1 (it) * | 2000-09-14 | 2003-09-10 | St Microelectronics Srl | Circuito di rilevamento del passaggio per lo zero della corrente. |
US6710993B1 (en) | 2000-11-27 | 2004-03-23 | Koninklijke Philips Electronics N.V. | Method and apparatus for providing overload protection for a circuit |
US6400127B1 (en) | 2001-02-12 | 2002-06-04 | Philips Electronics North America Corporation | Dual mode pulse-width modulator for power control applications |
US6714424B2 (en) | 2001-11-30 | 2004-03-30 | Ballard Power Systems Corporation | Dead-time compensation with narrow pulse elimination in solid- state switch devices |
US6690135B2 (en) | 2002-01-24 | 2004-02-10 | Delphi Technologies, Inc. | Method for compensating for dead time non-linearities in a pulse width modulation controlled switching scheme |
US6535402B1 (en) * | 2002-07-12 | 2003-03-18 | Delta Electronics Inc. | Adaptive compensation of dead time for inverter and converter |
US6775158B2 (en) * | 2002-09-16 | 2004-08-10 | Sodick Co. Ltd. | Pulse width modulation controller and method |
US6894463B2 (en) * | 2002-11-14 | 2005-05-17 | Fyre Storm, Inc. | Switching power converter controller configured to provide load shedding |
EP1422813A3 (en) * | 2002-11-19 | 2005-04-13 | Matsushita Electric Industrial Co., Ltd. | Inverter control method and apparatus |
US7044571B2 (en) | 2003-10-28 | 2006-05-16 | Hewlett-Packard Development Company, L.P. | Power supply adjustment |
AT501424B1 (de) * | 2003-10-31 | 2008-08-15 | Fronius Int Gmbh | Verfahren für einen wechselrichter und wechselrichter, insbesondere solarwechselrichter |
US8593768B2 (en) * | 2003-12-08 | 2013-11-26 | Rockwell Automation Technologies, Inc. | Apparatus and method for disabling the operation of high power devices |
DE10359236B3 (de) * | 2003-12-17 | 2005-05-25 | Siemens Ag | Anordnung zur Prüfung einer Leistungsendstufe |
US6977478B2 (en) * | 2004-04-29 | 2005-12-20 | International Business Machines Corporation | Method, system and program product for controlling a single phase motor |
US7161819B2 (en) * | 2004-07-22 | 2007-01-09 | Valeo Electrical Systems, Inc. | Zero-crossing correction in sinusoidally commutated motors |
GB0419214D0 (en) * | 2004-08-28 | 2004-09-29 | Siemens Ag | Improved dead time compensation for AC drives |
JP4581574B2 (ja) * | 2004-09-08 | 2010-11-17 | 株式会社ジェイテクト | モータ制御装置及び電動パワーステアリング装置 |
EP1650862B1 (en) * | 2004-10-22 | 2019-08-07 | Dialog Semiconductor GmbH | System-on-chip for high voltage applications |
US7236020B1 (en) * | 2004-12-17 | 2007-06-26 | 02Micro Inc. | Pulse translation method from low to high voltage level in half and full bridge application |
US7447279B2 (en) * | 2005-01-31 | 2008-11-04 | Freescale Semiconductor, Inc. | Method and system for indicating zero-crossings of a signal in the presence of noise |
TWI247488B (en) * | 2005-04-07 | 2006-01-11 | Sunext Technology Co Ltd | Decoding system for eight to fourteen modulation or eight to sixteen modulation (FEM/ESM) |
JP4704260B2 (ja) * | 2006-03-27 | 2011-06-15 | 富士通セミコンダクター株式会社 | Pwm出力回路 |
CA2558137A1 (en) * | 2006-04-04 | 2007-10-04 | A.O. Smith Corporation | Electrical machine having a series chopper circuit |
JP4762824B2 (ja) | 2006-08-10 | 2011-08-31 | 株式会社豊田中央研究所 | 電力変換回路 |
US7800350B2 (en) * | 2007-05-11 | 2010-09-21 | Freescale Semiconductor, Inc. | Apparatus for optimizing diode conduction time during a deadtime interval |
CN101471648B (zh) * | 2007-12-28 | 2012-05-16 | 震一科技股份有限公司 | 可产生连续脉波的电路及方法 |
US7804379B2 (en) * | 2008-05-07 | 2010-09-28 | Microchip Technology Incorporated | Pulse width modulation dead time compensation method and apparatus |
US7969108B2 (en) * | 2008-12-03 | 2011-06-28 | Semiconductor Components Industries, Llc | Control circuit for a brushless DC motor and method therefor |
EP2330870A1 (en) * | 2009-08-28 | 2011-06-08 | Freescale Semiconductor, Inc. | Sampling trigger device and method thereof |
JP5170075B2 (ja) * | 2009-12-28 | 2013-03-27 | サンケン電気株式会社 | 電流型インバータ装置 |
WO2012020363A1 (en) * | 2010-08-13 | 2012-02-16 | Koninklijke Philips Electronics N.V. | Switched-mode power supply apparatus and method |
FR2969859A1 (fr) * | 2010-12-22 | 2012-06-29 | Francecol Technology | Dispositif pour detecter un courant dans un variateur electronique de puissance. |
US8981601B2 (en) | 2011-07-06 | 2015-03-17 | Technologie Demtroys Inc. | Method of operating a remotely-controlled switching device of an energy management system |
JP5901926B2 (ja) * | 2011-10-05 | 2016-04-13 | ルネサスエレクトロニクス株式会社 | Pwm出力装置及びモータ駆動装置 |
US8886970B2 (en) * | 2011-12-08 | 2014-11-11 | Active-Semi, Inc. | Power manager tile for multi-tile power management integrated circuit |
US8868893B2 (en) * | 2011-12-13 | 2014-10-21 | Active-Semi, Inc. | Multi-mode power manager for power management integrated circuit |
KR101242857B1 (ko) * | 2012-02-01 | 2013-03-12 | 엘에스산전 주식회사 | 인버터 제어방법 |
KR101367681B1 (ko) | 2012-05-30 | 2014-02-26 | 삼성전기주식회사 | 신호 듀티 검출 장치 및 이를 갖는 모터 구동 장치 |
WO2015049393A1 (es) * | 2013-10-01 | 2015-04-09 | Wynnertech, S.L. | Controlador digital flexible para convertidores de potencia |
US9178452B2 (en) | 2014-01-02 | 2015-11-03 | Silicon Laboratories Inc. | Controller for brushless DC motor with low torque ripple and method therefor |
US9178451B2 (en) | 2014-01-02 | 2015-11-03 | Silicon Laboratories Inc. | Controller for brushless DC motor with flexible startup and method therefor |
US9344021B2 (en) * | 2014-09-11 | 2016-05-17 | GM Global Technology Operations LLC | Inverter circuit for an electric machine |
JP6419597B2 (ja) * | 2015-02-16 | 2018-11-07 | ルネサスエレクトロニクス株式会社 | モータの駆動方法、モータ駆動装置およびハードディスク装置 |
US10003260B2 (en) | 2015-06-23 | 2018-06-19 | Nxp Usa, Inc. | Semiconductor devices and methods for dead time optimization by measuring gate driver response time |
TWI633747B (zh) * | 2017-08-28 | 2018-08-21 | 茂達電子股份有限公司 | 馬達控制系統 |
TWI683525B (zh) * | 2018-07-13 | 2020-01-21 | 茂達電子股份有限公司 | 馬達驅動電路與馬達驅動方法 |
EP3726719A1 (en) * | 2019-04-15 | 2020-10-21 | Infineon Technologies Austria AG | Power converter and power conversion method |
US10785073B1 (en) * | 2019-06-17 | 2020-09-22 | Hamilton Sundstrand Corporation | PWM signaling and encoding multiple statuses |
CN112327043B (zh) * | 2020-10-28 | 2023-10-24 | 中国人民解放军军事科学院防化研究院 | 一种快前沿正弦波电流检测模拟器 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59123478A (ja) * | 1982-12-28 | 1984-07-17 | Toshiba Corp | 電圧形インバ−タの制御装置 |
US4511809A (en) * | 1983-01-27 | 1985-04-16 | Motorola, Inc. | Switch circuit having improved switching characteristics |
US4454454A (en) * | 1983-05-13 | 1984-06-12 | Motorola, Inc. | MOSFET "H" Switch circuit for a DC motor |
US4719555A (en) * | 1985-12-19 | 1988-01-12 | Hitachi, Ltd. | Electric power control apparatus with first and second fixed time intervals |
JPS62233082A (ja) * | 1986-04-03 | 1987-10-13 | Mitsubishi Electric Corp | 交流エレベ−タ−の速度制御装置 |
US5450306A (en) * | 1992-12-07 | 1995-09-12 | Square D Company | Closed loop pulse width modulator inverter with volt-seconds feedback control |
US5448149A (en) * | 1994-06-20 | 1995-09-05 | Texas A&M University | Indirect rotor position sensor for a sinusoidal synchronous reluctance machine |
-
1997
- 1997-04-07 US US08/835,370 patent/US5764024A/en not_active Expired - Lifetime
-
1998
- 1998-03-16 TW TW087103851A patent/TW525341B/zh not_active IP Right Cessation
- 1998-04-02 DE DE69815429T patent/DE69815429T2/de not_active Expired - Fee Related
- 1998-04-02 EP EP98106040A patent/EP0871285B1/en not_active Expired - Lifetime
- 1998-04-02 JP JP10695698A patent/JP3342662B2/ja not_active Expired - Fee Related
- 1998-04-06 KR KR1019980012017A patent/KR100617884B1/ko not_active IP Right Cessation
- 1998-04-06 CN CNB981063292A patent/CN1242555C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR19980081113A (ko) | 1998-11-25 |
DE69815429D1 (de) | 2003-07-17 |
DE69815429T2 (de) | 2004-01-15 |
KR100617884B1 (ko) | 2006-11-10 |
CN1206885A (zh) | 1999-02-03 |
CN1242555C (zh) | 2006-02-15 |
TW525341B (en) | 2003-03-21 |
JPH10285937A (ja) | 1998-10-23 |
EP0871285A1 (en) | 1998-10-14 |
US5764024A (en) | 1998-06-09 |
EP0871285B1 (en) | 2003-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3342662B2 (ja) | パルス幅変調(pwm)システム | |
Blaabjerg et al. | An ideal PWM-VSI inverter using only one current sensor in the DC-link | |
JP4429338B2 (ja) | モータ制御装置、電流検出ユニット | |
JP2002204581A (ja) | 電力用半導体モジュール | |
JP2003092888A (ja) | 電力変換装置及び多相負荷の駆動制御方法 | |
Blaabjerg et al. | A new low-cost, fully fault-protected PWM-VSI inverter with true phase-current information | |
Hoshino et al. | Output voltage correction for a voltage source type inverter of an induction motor drive | |
CN113740601A (zh) | 相电流采集方法、装置、设备、***和存储介质 | |
JP2003018853A (ja) | コモンモード電流低減方法 | |
JPH05211776A (ja) | インバータ | |
JPH077967A (ja) | 負荷電流の極性判別方法およびインバータ装置 | |
US6191966B1 (en) | Phase current sensor using inverter leg shunt resistor | |
JP4505725B2 (ja) | 三相インバータ装置 | |
JP2011193543A (ja) | 電圧形インバータのゲート電圧制御装置、ゲート電圧制御方法及びインテリジェントパワーモジュール | |
JP2004304925A (ja) | インバータ装置 | |
JP3733986B2 (ja) | 出力電流方向判別方法およびその方法を用いたインバータ | |
JP3590541B2 (ja) | 直流ブラシレスモータの駆動装置 | |
JP2015012657A (ja) | 電力変換装置および電力変換方法 | |
CN113872485A (zh) | 电机的控制方法、装置、设备、***和存储介质 | |
JP3788346B2 (ja) | 電圧形pwmインバータの制御装置 | |
Lai et al. | Optimal common-mode voltage reduction PWM technique for induction motor drives with considering the dead-time effects for inverter control | |
US11742788B2 (en) | Pulse width-modulated driving method for an electric motor with zero-crossing compensation | |
CN214204969U (zh) | 一种基于虚拟同步发电机的10kW三级三相并网逆变器 | |
JP3318918B2 (ja) | 三相倍電圧交直変換回路の定サンプリング型pwm装置 | |
Kim et al. | A new on-line dead-time compensation method based on time delay control |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070823 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080823 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080823 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090823 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090823 Year of fee payment: 7 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090823 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100823 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110823 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110823 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120823 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120823 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130823 Year of fee payment: 11 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |