JPH02138925U - - Google Patents

Description

【図面の簡単な説明】[Brief explanation of drawings]

第１図は、この考案を適用した一実施例のパル
ス幅変調信号発生回路のブロツク図、第２図は、
その動作のタイミングチヤート、第３図は、従来
のパルス幅変調信号発生回路の動作の一例の説明
図である。 １……ＰＷＭ信号発生回路、２……ＰＷＭカウ
ンタ、３……比較データ発生回路、４……一致検
出回路、５……補正出力回路、６……ＰＷＭ信号
生成回路。 FIG. 1 is a block diagram of a pulse width modulation signal generation circuit according to an embodiment of this invention, and FIG.
The timing chart of the operation, FIG. 3, is an explanatory diagram of an example of the operation of the conventional pulse width modulation signal generation circuit. 1... PWM signal generation circuit, 2... PWM counter, 3... Comparison data generation circuit, 4... Coincidence detection circuit, 5... Correction output circuit, 6... PWM signal generation circuit.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] クロツクを受けてこれをカウントし、そのカウ
ント値がカウントアツプして循環するｎ進カウン
タ（ｎは２以上の整数）と、このｎ進カウンタの
選択された連続する各桁に対応してビツトパラレ
ルに比較データを発生する比較データ発生回路と
、前記ｎ進カウンタの選択された連続する各桁の
値をＡとし、前記比較データ発生回路の前記各桁
対応のビツト値をＢとしたときＣ＝Ａ＋の論理
操作をしてＣの出力を発生する論理操作回路を前
記各桁対応に有していてこれら論理操作回路の論
理値の出力Ｃの論理積の出力を発生する第１の論
理回路と、前記ｎ進カウンタの選択された桁のう
ちの最上位桁の出力の値をＤとし、前記比較デー
タ発生回路の最上位桁の出力の値をＥとしたとき
Ｆ＝Ｄ・の論理操作をしてＦの出力を発生する
論理操作回路を有し、この論理操作回路の出力Ｆ
と第１の論理回路の出力との論理和の出力を発生
する第２の論理回路と、この第２の論理回路の出
力と前記ｎ進カウンタの出力とを受けて前記比較
データがｎ進カウンタの値以下のとき及び以上の
ときのいずれか一方に対応する期間の間、論理レ
ベルで“１”或は“０”となる信号を発生するパ
ルス発生回路とを備えることを特徴とするパルス
幅変調信号発生回路。 An n-ary counter (n is an integer of 2 or more) that receives a clock and counts it, and the count value is counted up and circulated, and a bit parallel counter corresponding to each consecutive selected digit of this n-ary counter. A comparison data generation circuit that generates comparison data, A is the value of each selected consecutive digit of the n-ary counter, and B is a bit value corresponding to each digit of the comparison data generation circuit, then C= A first logic circuit, which has a logic operation circuit corresponding to each of the digits, which performs a logic operation on A+ and generates an output of C, and generates an output of a logical product of outputs C of the logic values of these logic operation circuits; , the value of the output of the most significant digit of the selected digits of the n-ary counter is D, and the value of the output of the most significant digit of the comparison data generation circuit is E, then the logical operation of F=D. has a logic operation circuit that generates an output of F, and the output of this logic operation circuit is F.
and an output of the first logic circuit; and a second logic circuit that generates an output of the logical sum of and a pulse generating circuit that generates a signal whose logic level is "1" or "0" during a period corresponding to either one of the values below and above the value. Modulation signal generation circuit.