JPH02137222A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02137222A JPH02137222A JP29145788A JP29145788A JPH02137222A JP H02137222 A JPH02137222 A JP H02137222A JP 29145788 A JP29145788 A JP 29145788A JP 29145788 A JP29145788 A JP 29145788A JP H02137222 A JPH02137222 A JP H02137222A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- layer
- polysilicon layer
- silicon nitride
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 238000000034 method Methods 0.000 claims abstract description 11
- 230000004888 barrier function Effects 0.000 claims abstract description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 229910052796 boron Inorganic materials 0.000 claims abstract description 4
- 239000005380 borophosphosilicate glass Substances 0.000 claims abstract 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 239000011574 phosphorus Substances 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims 1
- 238000000137 annealing Methods 0.000 claims 1
- 239000000463 material Substances 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 27
- 229920005591 polysilicon Polymers 0.000 abstract description 27
- 238000004151 rapid thermal annealing Methods 0.000 abstract description 8
- 238000005468 ion implantation Methods 0.000 abstract description 6
- -1 boron ions Chemical class 0.000 abstract description 3
- 230000007547 defect Effects 0.000 abstract description 3
- 239000002019 doping agent Substances 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は半導体装置の製造方法、特にアスペクト比の高
いコンタクト孔への電極の形成を行う半導体装置の製造
方法に関する。
いコンタクト孔への電極の形成を行う半導体装置の製造
方法に関する。
（ロ）従来の技術
従来の半導体装置の製造方法を第２図Ａ乃至第２図Ｅを
参照して詳述する。
参照して詳述する。
先ず第２図Ａに示す如く、Ｐ型のシリコン基板（１１）
のフィールド領域に選択酸化によりＬＯＧＯ８酸化膜（
１２）を形成した後、アクティブ領域にＰ＋型の半導体
領域（１３）を形成し、全面を平坦化のために約５ｏｏ
ｏ人の厚いボロンリンシリケートグラス（以下ＢＰＳＧ
と略す）層（１４）をＣＶＤ法により付着する。続いて
選択エツチングにより半導体領域（１３）上のＢＰＳＧ
層（１４）にコンタクト孔（１５）を形成する。このコ
ンタクト孔（１５）は開口幅に比べて深さの比、即ちア
スペクト比の大きいものであり、通常のメタライゼーシ
ョンでは断線を起す。
のフィールド領域に選択酸化によりＬＯＧＯ８酸化膜（
１２）を形成した後、アクティブ領域にＰ＋型の半導体
領域（１３）を形成し、全面を平坦化のために約５ｏｏ
ｏ人の厚いボロンリンシリケートグラス（以下ＢＰＳＧ
と略す）層（１４）をＣＶＤ法により付着する。続いて
選択エツチングにより半導体領域（１３）上のＢＰＳＧ
層（１４）にコンタクト孔（１５）を形成する。このコ
ンタクト孔（１５）は開口幅に比べて深さの比、即ちア
スペクト比の大きいものであり、通常のメタライゼーシ
ョンでは断線を起す。
次に第２図Ｂに示す如く、全面に約１．０μｍの厚みに
ポリシリコン層（１６）をＣＶＤ法で付着して、コンタ
クト孔（１５〉を充填する。なおポリシリコン層（１６
）はノンドープである。
ポリシリコン層（１６）をＣＶＤ法で付着して、コンタ
クト孔（１５〉を充填する。なおポリシリコン層（１６
）はノンドープである。
次に第２図Ｃに示す如く、ポリシリコン層（１６）を反
応性イオンエツチング（以下ＲＩＥと略す）によりバッ
クエツチングしてフンタクト孔（１５）内にポリシリコ
ン層り１６）を残す、この結果、コンタクト孔（１５）
の大部分はポリシリコン層（１６）で埋められる。その
後ボロンイオン（”Ｂ”）を加速電圧８０ＫｅＶ、
ドーズ量３ Ｘ １０ ”ｃｍ−”でイオン注入してポ
リシリコン層（１６）をＰ”型化する。
応性イオンエツチング（以下ＲＩＥと略す）によりバッ
クエツチングしてフンタクト孔（１５）内にポリシリコ
ン層り１６）を残す、この結果、コンタクト孔（１５）
の大部分はポリシリコン層（１６）で埋められる。その
後ボロンイオン（”Ｂ”）を加速電圧８０ＫｅＶ、
ドーズ量３ Ｘ １０ ”ｃｍ−”でイオン注入してポ
リシリコン層（１６）をＰ”型化する。
次に第２図りに示す如く、半導体基板（１１）を１００
０℃で３０秒間、ラビッドサーマルアニール（ＲＴＡ：
ｌて、ポリシリコン層（１６）の不純物の活性化および
イオン注入による欠陥の回復を行う。
０℃で３０秒間、ラビッドサーマルアニール（ＲＴＡ：
ｌて、ポリシリコン層（１６）の不純物の活性化および
イオン注入による欠陥の回復を行う。
最後に第２図Ｅに示す如く、ＢＰＳＧ層り１４〉表面に
アルミニウムをスパッタして、コンタクト孔（１５）内
のポリシリコン層（１６）とオーミック接触する金属電
極層（１７）を形成している。
アルミニウムをスパッタして、コンタクト孔（１５）内
のポリシリコン層（１６）とオーミック接触する金属電
極層（１７）を形成している。
なお斯上した先行技術としては、第４９回応用物理学会
講演会の「埋め込みｐｏｌｙ−５ｉコンタクト（ＲＰＣ
）の特性（ＩＩ）」（６ｐ Ａ−１４）等が知られて
いる。
講演会の「埋め込みｐｏｌｙ−５ｉコンタクト（ＲＰＣ
）の特性（ＩＩ）」（６ｐ Ａ−１４）等が知られて
いる。
（ハ）発明が解決しようとする課題
しかしながら斯上した従来の半導体装置の製造方法では
、イオン注入後のＲＴＡ工程において、フンタクト孔（
１５）に埋め込まれたＰ＋型のポリシリコン層（１６）
にＢＰＳＧ層り１４）よりリンが拡散してポリシリコン
層（１６）の抵抗を増大し、コンタクト抵抗が高くなる
問題点を有していた。
、イオン注入後のＲＴＡ工程において、フンタクト孔（
１５）に埋め込まれたＰ＋型のポリシリコン層（１６）
にＢＰＳＧ層り１４）よりリンが拡散してポリシリコン
層（１６）の抵抗を増大し、コンタクト抵抗が高くなる
問題点を有していた。
（ニ）課題を解決するための手段
本発明は斯上した問題点に鑑みてなされ、コンタクト孔
の内壁にバリア層を設けることにより、従来の問題点を
大幅に改善した半導体装置の製造方法を提供するもので
ある。
の内壁にバリア層を設けることにより、従来の問題点を
大幅に改善した半導体装置の製造方法を提供するもので
ある。
＜＊）作用
本発明に依れば、コンタクト孔（５）内壁に予じめバリ
ア層（７）を形成しているので、イオン注入後のＲＴＡ
工程でＢＰＳＧ層＜４）からのリン拡散をバリア層（７
）で阻止し、コンタクト孔（５）内のポリシリコン層（
８）の抵抗の増大を防止している。
ア層（７）を形成しているので、イオン注入後のＲＴＡ
工程でＢＰＳＧ層＜４）からのリン拡散をバリア層（７
）で阻止し、コンタクト孔（５）内のポリシリコン層（
８）の抵抗の増大を防止している。
（へ）実施例
第１図Ａ乃至第１図Ｇを参照して本発明に依る半導体装
置の製造方法の一実施例を詳述する。
置の製造方法の一実施例を詳述する。
先ず第１図Ａに示す如く、Ｐ型のシリコン基板り１）の
フィールド領域に選択酸化によりＬＯＧＯ８酸化膜（２
）を形成した後、アクティブ領域にＰ１型の半導体領域
（３）を形成し、全面を平坦化のたメニ約８０００人の
厚ｔ、’ Ｂ Ｐ Ｓ Ｇ層（４）ヲＣＶ Ｄ法により
付着する。続いて選択エツチングにより半導体領域（３
）上のＢＰＳＧ層（４）にコンタクト孔（５）を形成す
る。このコンタクト孔（５）は開口幅に比べて深さの比
、即ちアスペクト比の大きいものであり、通常のメタラ
イゼーシヨンでは断線を起す。
フィールド領域に選択酸化によりＬＯＧＯ８酸化膜（２
）を形成した後、アクティブ領域にＰ１型の半導体領域
（３）を形成し、全面を平坦化のたメニ約８０００人の
厚ｔ、’ Ｂ Ｐ Ｓ Ｇ層（４）ヲＣＶ Ｄ法により
付着する。続いて選択エツチングにより半導体領域（３
）上のＢＰＳＧ層（４）にコンタクト孔（５）を形成す
る。このコンタクト孔（５）は開口幅に比べて深さの比
、即ちアスペクト比の大きいものであり、通常のメタラ
イゼーシヨンでは断線を起す。
次に第１図Ｂに示す如く、全面に約５００人の厚みにシ
リコン窒化膜（６）をＣＶＤ法により付着し、コンタク
ト孔（５）の内壁および底面もこのシリコン窒化膜（６
）で被覆する。
リコン窒化膜（６）をＣＶＤ法により付着し、コンタク
ト孔（５）の内壁および底面もこのシリコン窒化膜（６
）で被覆する。
次に第１図Ｃに示す如く、シリコン窒化膜（６）をＲＩ
Ｅにより完全異方性エッチしてコンタクト孔（５〉の側
面内壁にのみ残存させてバリア層（７）を形成している
。
Ｅにより完全異方性エッチしてコンタクト孔（５〉の側
面内壁にのみ残存させてバリア層（７）を形成している
。
次に第１図りに示す如く、全面に約１．０μｍの厚みに
ポリシリコン層（８）をＣＶＤ法で付着して、コンタク
ト孔＜５）を充填する。なおポリシリコン層（８）はノ
ンドープである。
ポリシリコン層（８）をＣＶＤ法で付着して、コンタク
ト孔＜５）を充填する。なおポリシリコン層（８）はノ
ンドープである。
次に第１図Ｅに示す如く、ポリシリコン層（８）をＲＩ
Ｅによりバックエツチングしてコンタクト孔（５）内に
ポリシリコン層（８）のみを残す。この結果、コンタク
ト孔（５）の大部分はポリシリコン層（８）で埋められ
る。その後ボロンイオン（”Ｂ′″）を加速電圧８０Ｋ
ｅＶ、 ドーズ量３ Ｘ Ｉ Ｑ ”ｃｍ−”ティオ
ン注入してポリシリコン層（８）をＰ１型化する。
Ｅによりバックエツチングしてコンタクト孔（５）内に
ポリシリコン層（８）のみを残す。この結果、コンタク
ト孔（５）の大部分はポリシリコン層（８）で埋められ
る。その後ボロンイオン（”Ｂ′″）を加速電圧８０Ｋ
ｅＶ、 ドーズ量３ Ｘ Ｉ Ｑ ”ｃｍ−”ティオ
ン注入してポリシリコン層（８）をＰ１型化する。
次に第１図Ｆに示す如く、半導体基板（１）を１ｏｏｏ
”ｃで３０秒間ＲＴＡＩ、て、ポリシリコン層（８）の
不純物の活性化およびイオン注入による欠陥の回復を行
う。
”ｃで３０秒間ＲＴＡＩ、て、ポリシリコン層（８）の
不純物の活性化およびイオン注入による欠陥の回復を行
う。
本工程は本発明の最も特徴とする工程であり、ＲＴＡ中
にＢＰＳＧ層（４）からのリン拡散はバリア層（７）で
完全に阻止され、ポリシリコンＪｉ（８）（７）抵抗の
増大を防止できる。
にＢＰＳＧ層（４）からのリン拡散はバリア層（７）で
完全に阻止され、ポリシリコンＪｉ（８）（７）抵抗の
増大を防止できる。
最後に第１図Ｇに示す如く、ＢＰＳＧ層（４）表面にア
ルミニウムをスパッタして、コンタクト孔（５）内のポ
リシリコン層（８〉とオーミック接触する金属電極層（
９）を形成している。
ルミニウムをスパッタして、コンタクト孔（５）内のポ
リシリコン層（８〉とオーミック接触する金属電極層（
９）を形成している。
（ト）発明の効果
本発明に依れば、バリア層り７）の働きによりＲＴＡ工
程でＢＰＳＧ層（４）からのリン拡散を完全に阻止でき
るので、ポリシリコン層（８）の抵抗の増大を防止でき
、極めて良好な埋め込み型のポリシリコン電極を実現で
きる。
程でＢＰＳＧ層（４）からのリン拡散を完全に阻止でき
るので、ポリシリコン層（８）の抵抗の増大を防止でき
、極めて良好な埋め込み型のポリシリコン電極を実現で
きる。
第１図Ａ乃至第１図Ｇは本発明に依る半導体装置の製造
方法を説明する断面図、第２図Ａ乃至第２図Ｅは従来の
半導体装置の製造方法を説明する断面図である。
方法を説明する断面図、第２図Ａ乃至第２図Ｅは従来の
半導体装置の製造方法を説明する断面図である。
Claims (2)
- （１）所望の半導体領域を有する半導体基板上に厚いボ
ロンリンシリケートグラス層を付着する工程と、 前記半導体領域上の前記ボロンリンシリケートグラス層
にコンタクト孔を形成する工程と、前記コンタクト孔内
面にボロンあるいはリンの通過を阻止するバリア層を形
成する工程と、前記コンタクト孔内に半導体材料層を充
填し、不純物でドープする工程と、 前記半導体基板をアニールした後、金属電極層を付着す
る工程とを具備することを特徴とした半導体装置の製造
方法。 - （２）前記バリア層をシリコン窒化膜を全面に付着した
後異方性エッチングにより形成することを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29145788A JPH07105362B2 (ja) | 1988-11-17 | 1988-11-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29145788A JPH07105362B2 (ja) | 1988-11-17 | 1988-11-17 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02137222A true JPH02137222A (ja) | 1990-05-25 |
| JPH07105362B2 JPH07105362B2 (ja) | 1995-11-13 |
Family
ID=17769117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29145788A Expired - Fee Related JPH07105362B2 (ja) | 1988-11-17 | 1988-11-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07105362B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100224721B1 (ko) * | 1996-11-07 | 1999-10-15 | 윤종용 | 반도체장치의 금속배선 형성방법 |
| KR100558008B1 (ko) * | 2003-12-29 | 2006-03-06 | 삼성전자주식회사 | 반도체 소자의 배선 방법 |
-
1988
- 1988-11-17 JP JP29145788A patent/JPH07105362B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100224721B1 (ko) * | 1996-11-07 | 1999-10-15 | 윤종용 | 반도체장치의 금속배선 형성방법 |
| KR100558008B1 (ko) * | 2003-12-29 | 2006-03-06 | 삼성전자주식회사 | 반도체 소자의 배선 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07105362B2 (ja) | 1995-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6979621B2 (en) | Trench MOSFET having low gate charge | |
| US4966868A (en) | Process for selective contact hole filling including a silicide plug | |
| US4711017A (en) | Formation of buried diffusion devices | |
| JP4192281B2 (ja) | 炭化珪素半導体装置 | |
| KR0132281B1 (ko) | 반도체 장치의 형성방법 | |
| KR950013738B1 (ko) | 반도체장치의 제조방법 | |
| EP0071494A1 (fr) | Procédé de fabrication de transistors bipolaires intégrés de très petites dimensions | |
| US5204276A (en) | Method of manufacturing semiconductor device | |
| WO1997048135A1 (fr) | Transistor mos a puits quantique et procedes de fabrication de celui-ci | |
| US6284609B1 (en) | Method to fabricate a MOSFET using selective epitaxial growth to form lightly doped source/drain regions | |
| JPH02137222A (ja) | 半導体装置の製造方法 | |
| TWI785806B (zh) | 碳化矽ｍｏｓｆｅｔ器件的製造方法 | |
| JP3264262B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0748562B2 (ja) | 半導体装置の製造方法 | |
| JPS63136568A (ja) | 半導体装置 | |
| JPH0964359A (ja) | 半導体装置及びその製造方法 | |
| JP3072902B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR950000847B1 (ko) | 금속배선막 형성방법 | |
| JPH0590196A (ja) | 半導体装置の製造方法 | |
| JP2920912B2 (ja) | 半導体装置の製造方法 | |
| JP2001308322A (ja) | 半導体集積回路装置の製造方法 | |
| JP2024068391A (ja) | 半導体装置の製造方法 | |
| JP2699421B2 (ja) | 半導体装置の製造方法 | |
| JP2576664B2 (ja) | Ｎｐｎトランジスタの製造方法 | |
| JPS62150768A (ja) | 電極の接続構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |