JPH02137194A - 内容番地付可能メモリ - Google Patents
内容番地付可能メモリInfo
- Publication number
- JPH02137194A JPH02137194A JP29071888A JP29071888A JPH02137194A JP H02137194 A JPH02137194 A JP H02137194A JP 29071888 A JP29071888 A JP 29071888A JP 29071888 A JP29071888 A JP 29071888A JP H02137194 A JPH02137194 A JP H02137194A
- Authority
- JP
- Japan
- Prior art keywords
- data
- line
- memory cell
- bit line
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 8
- 238000001514 detection method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
- G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
Landscapes
- Static Random-Access Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、内容番地付可能メモリ （以下ｒＣＡＭ」と
いう）に関するものである。
いう）に関するものである。
従来のＣＡＭのセルの代表的なものを第３図に示す。同
図において、１はビット線、２はワード線、３はメモリ
セル用ラッチ、４は一致検出用イクスクルーシブ・オア
回路、５は一致検出線である。
図において、１はビット線、２はワード線、３はメモリ
セル用ラッチ、４は一致検出用イクスクルーシブ・オア
回路、５は一致検出線である。
第４図は第３図のＣＡＭセルを用いたＣＡＭの構成図で
ある。同図において、６は外部データ入力端子、７は第
３図で示されるＣＡＭセル、８は検索データ処理回路、
９は書込データ作成回路である。
ある。同図において、６は外部データ入力端子、７は第
３図で示されるＣＡＭセル、８は検索データ処理回路、
９は書込データ作成回路である。
次に、動作について説明する。ＣＡＭは内容検索をはじ
め種々の応用が考えられるが、例えば、数値演算をビッ
ト直列、ワード並列に行なう応用を考える。このような
応用では、成る行の検索データに応じたデータを同じ行
に書き込む場合がある。この場合、第４図に示すように
、検索データ処理回路８から書込データ作成回路９を経
て、データ入力回路１０に書込データを送る必要がある
。
め種々の応用が考えられるが、例えば、数値演算をビッ
ト直列、ワード並列に行なう応用を考える。このような
応用では、成る行の検索データに応じたデータを同じ行
に書き込む場合がある。この場合、第４図に示すように
、検索データ処理回路８から書込データ作成回路９を経
て、データ入力回路１０に書込データを送る必要がある
。
従来のＣＡＭはこのように構成されており、各行の検索
データの内容に応じたデータを同一行に書き込むための
処理系が複雑で、また、ビット線１にそのデータを乗せ
るまでに時間がかかり、高速な動作が困難であった。
データの内容に応じたデータを同一行に書き込むための
処理系が複雑で、また、ビット線１にそのデータを乗せ
るまでに時間がかかり、高速な動作が困難であった。
本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、各行の検索データに応じたデー
タを同一行に書き込む処理が容易で、高速な動作が可能
な内容番地付可能メモリを得ることにある。
の目的とするところは、各行の検索データに応じたデー
タを同一行に書き込む処理が容易で、高速な動作が可能
な内容番地付可能メモリを得ることにある。
このような課題を解決するために本発明は、従来の内容
番地付可能メモリセルをデュアル・ボートにしてビット
線のデータを書き又読み出せるようにするとともに、各
行の一致検出線の結果に応じたデータを書き込むための
データ線とアクセストランジスタとを付加するようにし
たものである。
番地付可能メモリセルをデュアル・ボートにしてビット
線のデータを書き又読み出せるようにするとともに、各
行の一致検出線の結果に応じたデータを書き込むための
データ線とアクセストランジスタとを付加するようにし
たものである。
［作用〕
本発明による内容番地付可能メモリにおいては、各行−
数構出線の出力結果に応じたデータを、行方向データ線
から同一行のメモリセルに行方向データ線用アクセスト
ランジスタを介して書込みできる。
数構出線の出力結果に応じたデータを、行方向データ線
から同一行のメモリセルに行方向データ線用アクセスト
ランジスタを介して書込みできる。
〔実施例〕
第１図は、本発明によるＣＡＭの一実施例を構成するメ
モリセルを示す回路図である。同図において、ｌはビッ
ト線、２はビット線ｌのデータの書込み等を行なうため
の第１のワード線、３はメモリセル用ラッチ、４は一数
構出用イクスクルーシブ・オア回路、５は一致検出線、
１１は行方向データ線、１２は行方向データ線用アクセ
ストランジスタ、１３は行方向データ線１１のデータの
書込み等を行なうための第２のワード線である。
モリセルを示す回路図である。同図において、ｌはビッ
ト線、２はビット線ｌのデータの書込み等を行なうため
の第１のワード線、３はメモリセル用ラッチ、４は一数
構出用イクスクルーシブ・オア回路、５は一致検出線、
１１は行方向データ線、１２は行方向データ線用アクセ
ストランジスタ、１３は行方向データ線１１のデータの
書込み等を行なうための第２のワード線である。
第２図は本発明によるＣＡＭの一実施例を示す構成図で
、第１図のメモリセルを適用したＣＡＭを示す。同図に
おいて、１４は第１図のメモリセル、１５は検索データ
処理回路と書込回路であり、第４図と同一部分又は相当
部分には同一符号が付し才ある。
、第１図のメモリセルを適用したＣＡＭを示す。同図に
おいて、１４は第１図のメモリセル、１５は検索データ
処理回路と書込回路であり、第４図と同一部分又は相当
部分には同一符号が付し才ある。
次に、動作について説明する。第１図のメモリセルは、
通常のビット線１の他に行方向にのびるデータ線１１を
有している。従って、第２図の構成で、検索データ結果
に応じたデータの書込回路を検索データ処理回路に加え
た検索データ処理回路と書込回路１５を設ければ、各行
の検索結果に応じたデータをビット線１に送ることなく
速やかに、行方向データ線１１と行方向データ線用アク
セストランジスタ１２を介して同一行のメモリセルに書
き込むことができる。
通常のビット線１の他に行方向にのびるデータ線１１を
有している。従って、第２図の構成で、検索データ結果
に応じたデータの書込回路を検索データ処理回路に加え
た検索データ処理回路と書込回路１５を設ければ、各行
の検索結果に応じたデータをビット線１に送ることなく
速やかに、行方向データ線１１と行方向データ線用アク
セストランジスタ１２を介して同一行のメモリセルに書
き込むことができる。
以上説明したように本発明による内容番地付可能メモリ
は、ピント線に接続されたアクセストランジスタと行方
向データ線に接続されたアクセストランジスタとの２つ
のアクセストランジスタの組と、ビット線上のデータと
メモリセルの内容との排他的論理和をとるイクスクルー
シブ・オア回路とを有するメモリセルで構成したことに
より、内容番地付可能メモリセルをビット線と行方向デ
ータ線の両方からアクセスできるので、高速な並列数値
演算のできる内容番地付可能メモリを得ることができる
効果がある。
は、ピント線に接続されたアクセストランジスタと行方
向データ線に接続されたアクセストランジスタとの２つ
のアクセストランジスタの組と、ビット線上のデータと
メモリセルの内容との排他的論理和をとるイクスクルー
シブ・オア回路とを有するメモリセルで構成したことに
より、内容番地付可能メモリセルをビット線と行方向デ
ータ線の両方からアクセスできるので、高速な並列数値
演算のできる内容番地付可能メモリを得ることができる
効果がある。
第１図は本発明によるＣＡＭの一実施例を構成するメモ
リセルを示す回路図、第２図は本発明によるＣＡＭの一
実施例を示す構成図、第３図は従来のＣＡＭのメモリセ
ルを示す回路図、第４図は従来のＣＡＭを示す構成図で
ある。 １・・・ビット線、２・・・第１のワード線、３・・・
メモリセル用ラッチ、４・・・イクスクルーシブ・オア
回路、５・・・−数構出線、６・・・データ入力端子、
１０・・・データ入力回路、１１・・・行方向データ線
、１２・・・行方向データ線用アクセストランジスタ、
１３・・・第２のワード線、１４・・・メモリセル、１
５・・・検索データ処理回路と書込回路。
リセルを示す回路図、第２図は本発明によるＣＡＭの一
実施例を示す構成図、第３図は従来のＣＡＭのメモリセ
ルを示す回路図、第４図は従来のＣＡＭを示す構成図で
ある。 １・・・ビット線、２・・・第１のワード線、３・・・
メモリセル用ラッチ、４・・・イクスクルーシブ・オア
回路、５・・・−数構出線、６・・・データ入力端子、
１０・・・データ入力回路、１１・・・行方向データ線
、１２・・・行方向データ線用アクセストランジスタ、
１３・・・第２のワード線、１４・・・メモリセル、１
５・・・検索データ処理回路と書込回路。
Claims (1)
- 列方向のビット線に接続されたアクセストランジスタと
行方向データ線に接続されたアクセストランジスタとの
２つのアクセストランジスタの組と、前記ビット線上の
データとメモリセルの内容との排他的論理和をとるイク
スクルーシブ・オア回路とを有するメモリセルから成る
内容番地付可能メモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29071888A JPH02137194A (ja) | 1988-11-16 | 1988-11-16 | 内容番地付可能メモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29071888A JPH02137194A (ja) | 1988-11-16 | 1988-11-16 | 内容番地付可能メモリ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02137194A true JPH02137194A (ja) | 1990-05-25 |
Family
ID=17759624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29071888A Pending JPH02137194A (ja) | 1988-11-16 | 1988-11-16 | 内容番地付可能メモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02137194A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8391529B2 (en) | 2006-05-12 | 2013-03-05 | Audio-Gravity Holdings Limited | Wind noise rejection apparatus |
-
1988
- 1988-11-16 JP JP29071888A patent/JPH02137194A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8391529B2 (en) | 2006-05-12 | 2013-03-05 | Audio-Gravity Holdings Limited | Wind noise rejection apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2812262B2 (ja) | 連想記憶装置 | |
| US6480931B1 (en) | Content addressable storage apparatus and register mapper architecture | |
| EP0137594B1 (en) | Address translation memory | |
| JPS60136097A (ja) | 連想メモリ装置 | |
| JPH0810553B2 (ja) | 記憶回路 | |
| JP2000353388A (ja) | 内容参照可能メモリの改良 | |
| JPH09167495A (ja) | データ記憶ユニット及び該ユニットを用いたデータ記憶装置 | |
| JP4004847B2 (ja) | 連想メモリ装置 | |
| US5873126A (en) | Memory array based data reorganizer | |
| JPH02137194A (ja) | 内容番地付可能メモリ | |
| JPH0421997A (ja) | 連想記憶回路 | |
| JP2753129B2 (ja) | 半導体記憶装置 | |
| US4982379A (en) | Semiconductor memory device having associative function | |
| JPH05113929A (ja) | マイクロコンピユータ | |
| US5485588A (en) | Memory array based data reorganizer | |
| JP2564942B2 (ja) | 選択的連想記憶装置及びその制御方法 | |
| JPS63244496A (ja) | 内容番地付けメモリ | |
| KR100278283B1 (ko) | 컨텐트 어드레서블 메모리 디바이스 | |
| JPS62175993A (ja) | マルチポ−トメモリ | |
| JPH05347096A (ja) | マルチポートｒａｍ | |
| JP3185278B2 (ja) | 直交メモリ | |
| JPH01290194A (ja) | 選択的連想記憶装置及びその制御方式 | |
| JPH0724160B2 (ja) | 連想記憶装置 | |
| JP2656538B2 (ja) | アドレス変換装置 | |
| JPS61150184A (ja) | メモリ装置 |