JPH02136340U - - Google Patents

Description

【図面の簡単な説明】[Brief explanation of drawings]

第１図ａ及びｂは本考案の実施例を示す平面図
及び断面図、第２図ａ及びｂは従来例を示す平面
図及び断面図である。 1A and 1B are a plan view and a sectional view showing an embodiment of the present invention, and FIGS. 2A and 2B are a plan view and a sectional view showing a conventional example.

Claims (1)

【実用新案登録請求の範囲】 (1) 半導体基板上に複数の素子が形成される半
導体装置において、 前記複数の素子を分離するために前記半導体基
板の半導体層に形成され、半導体層と同導電型の
チヤンネルストツプ領域と、 前記チヤンネルストツプ領域で囲まれた素子形
成領域と、 該素子形成領域上にゲート絶縁膜を介して閉環
状に形成されたゲート電極と、 該ゲート電極によつて囲まれた前記素子領域内
に形成され、前記半導体層と逆導電型のドレイン
領域と、 前記ゲート電極と前記チヤンネルストツプ領域
間の前記素子形成領域内に形成され、前記半導体
層と逆導電型のソース領域と、 を備えた半導体装置。 (2) 前記素子形成領域に形成された素子は出力
ＭＯＳトランジスタであることを特徴とする請求
項第１記項載の半導体装置。 (3) 前記チヤンネルストツプ領域は前記半導体
基板上に形成された厚い酸化膜下に位置すること
を特徴とする請求項第１項記載の半導体装置。[Claims for Utility Model Registration] (1) In a semiconductor device in which a plurality of elements are formed on a semiconductor substrate, a semiconductor layer formed on a semiconductor layer of the semiconductor substrate in order to separate the plurality of elements, and having the same conductivity as the semiconductor layer. a channel stop region of the mold; an element formation region surrounded by the channel stop region; a gate electrode formed in a closed ring shape on the element formation region with a gate insulating film interposed therebetween; a drain region formed in the surrounded device region and having a conductivity type opposite to that of the semiconductor layer; and a drain region formed in the device formation region between the gate electrode and the channel stop region and having a conductivity type opposite to the semiconductor layer. A semiconductor device comprising: a source region; (2) The semiconductor device according to claim 1, wherein the element formed in the element formation region is an output MOS transistor. (3) The semiconductor device according to claim 1, wherein the channel stop region is located under a thick oxide film formed on the semiconductor substrate.