JPH02135318A - アクティブマトリクス型表示装置 - Google Patents

アクティブマトリクス型表示装置

Info

Publication number
JPH02135318A
JPH02135318A JP63290554A JP29055488A JPH02135318A JP H02135318 A JPH02135318 A JP H02135318A JP 63290554 A JP63290554 A JP 63290554A JP 29055488 A JP29055488 A JP 29055488A JP H02135318 A JPH02135318 A JP H02135318A
Authority
JP
Japan
Prior art keywords
display
bus line
scan
electrode
data bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63290554A
Other languages
English (en)
Inventor
Kenichi Oki
沖 賢一
Yasuhiro Nasu
安宏 那須
Yoshikazu Toyama
嘉一 遠山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63290554A priority Critical patent/JPH02135318A/ja
Publication of JPH02135318A publication Critical patent/JPH02135318A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 対向マトリクス方式のアクティブマトリクス型表示装置
に関し、 対向マトリクス型のアクティブマトリクスのバスライン
数を、画素の行数または列数より少なくすることを目的
とし、 表示媒体を挾んで対向する一対の絶縁基板を有し、その
一方の基板には表示セルを構成する共通電極を兼ねたデ
ータバスラインが複数本配列され、他方の基板には該デ
ータバスラインに直交する複数本のスキャンバスライン
と、そのバスラインのデータバスラインとの交点部にセ
ル駆動用のスイッチング素子を介して接続された前記表
示セルを構成する表示電極とが配設されたマトリクス型
表示措成において、前記各スキャンバスラインのデータ
バスラインと直交する交点部に、正の走査電圧が印加さ
れたとき導通する第1のスイッチング素子およびそれに
より駆動される前記表示電極と、負の走査電圧が印加さ
れたとき導通する第2のスイッチング素子およびそれに
より駆動される前記表示電極とを接続してなり、前記ス
キャンバスラインに時分割で印加する正および負の走査
電圧によって前記バスライン交点部に設けた2つの表示
セルを交互に駆動するようにした構成とする。
〔産業上の利用分野〕
本発明はデータ入力用のバスラインとラインアドレス用
のスキャンバスラインとを、対向する一対のガラス基板
に別々に設けた、対向マトリクス方式のアクティブマト
リクス型表示装置に関する。
この種のアクティブマトリクス型液晶表示装置は、単純
マトリクス型液晶表示装置と共に、薄形の情報端末用表
示装置として使用されており、表示媒体としては液晶が
用いられている。
両者の特性を比較すると、ライン数の増加に伴い表示容
量が増大した場合、単純マトリクス型では駆動のデユー
ティ比が低下し、コントラストの低下や視野角の減少を
きたすが、アクティブマトリクス型では多数の画素をそ
れぞれ独立に駆動することができるので、このような問
題は生じないという利点がある。
一方、アクティブマトリクス型の構造の複雑さから生じ
る製造歩留りの低下やコストが高くなるといった問題に
対しては、スキャンバスラインとデータバスラインの交
叉を無くした対向7トリクス方式が開発されている。
本発明はかかる対向マトリクス方式アクティブマトリク
ス型液晶表示装置について、その駆動回路を筒車化しよ
うとするものである。
〔従来の技術〕
第5図は特願昭60−274011号により提案された
従来の対向マトリクス方式アクティブマトリクス型液晶
表示装置を示し、(a)は等価回路図、(b)は分解斜
視図である。
同図(a)、 (b)に見られる如く、対向マトリクス
方式のアクティブマトリクス型液晶表示装置は、第1の
ガラス基板1上に、液晶セルLCの表示電極Eとこれに
対応付けられそのソース電極を接続した薄膜トランジス
タ(TPT)2がマトリクス状に配列され、その各行に
対応して行方向配列のTFT群のゲート電極を共通接続
するスキャンバスラインSBが配設されている。このよ
うにして形成された片側の基板をTPT基板基板対して
いる。
一方、これに対向して配置された第2のガラス基板1”
上には、上記表示電極Eに対向する共通電極を兼ねるデ
ータバスラインDBが、上記液晶セルLCの各列に対応
して配列されており、この基板を対向基板P゛と称して
いる。そして、このTPT基板基板対向基板P°との間
に液晶を挟持して、液晶表示パネルを構成する。
また、第5図(b)のTsはスキャンバスラインSBの
端末電極、Tcは各TPTのドレイン電極を共通に接地
接続する接地バスライン(共通バスライン)の端末電極
である。
上記スキャンバスラインSBとデータバスラインDBと
は直交配置となるように形成されるが、これらは対向配
置した第1および第2のガラス基板1.1“に別々に形
成されるので、汎用の従来パネルのようにTFTi板P
上で・それら両バスラインが交叉するおそれがなく、製
造歩留りが向上する。
〔発明が解決しようとする!![8) 対向マトリクス型ではこのように製造歩留り上の問題は
解決されるが、CRTのようなビームアドレス方式の表
示装置と異なり、マトリクス配列した画素群の各行およ
び列対窓に設けられた複数のスキャンバスラインSBお
よびデータバスラインDBの1本ごとに端末電極を配設
し、この多数の端末電極をそれぞれ外部駆動回路と接続
する必要がある。
端末電極は駆動回路より導出されたリード線との接続を
行うものであるため、その幅はバスラインの幅よりかな
り大きくせざるを得ない。また、駆動回路もバスライン
の数に応じて必要となる。
そのため、対向マトリクス型液晶表示装置の大容量化と
高精細化には限界があるとともに、非常にコスト高とな
る問題があった。
この問題は画素の行ごとにスキャンバスラインを、列ご
とにデータバスラインを必要とすることに起因する。
そこで本発明は、上記従来の状況から、対向マトリクス
型のアクティブマトリクス表示’Jrllにおいてバス
ラインの数を、画素の行数または列数よりも少な(し、
もって、大容量化と低コスト化を実現可能とした、新し
いマトリクス表示装置を提供することを目的とする。
〔課題を解決するための手段〕
本発明は表示媒体を挟んで対向する一対の絶縁基板を有
し、その一方の基板には表示セルを構成する共通電極を
兼ねたデータバスラインが複数本配列され、他方の基板
には該データバスラインに直交する複数本のスキャンバ
スラインと、そのバスラインのデータバスラインとの交
点部にセル駆動用のスイッチング素子を介して接続され
た前記表示セルを構成する表示電極とが配設されたマト
リクス型表示構成において、前記各スキャンバスライン
のデータバスラインと直交する交点部に、正の走査電圧
が印加されたとき導通する第1のスイッチング素子およ
びそれにより駆動される前記表示電極と、負の走査電圧
が印加されたとき導通する第2のスイッチング素子およ
びそ、れにより駆動される前記表示電極とを接続してな
り、前記スキャンバスラインに時分割で印加する正およ
び負の走査電圧によって前記バスライン交点部に設けた
2つの表示セルを交互に駆動するように構成した。
〔作 用〕
一つのスキャンバスラインSB上に印加した走査電圧が
正の時には、このスキャンバスラインに接続する第1の
スイッチング素子Tnがオンとなるので、この素子を介
して一つの表示セルLCnに表示データが入力され、次
いで上記走査電圧が負の電圧に変わると、これに接続す
る第2のスイッチング素子TPがオンとなり、この素子
を介してもう一つの表示セルLCpに表示データが入力
される。
従って、このような性質の異なる2つのスイッチング素
子Tn、Tpによりそれぞれ駆動される2つの表示電極
En、Epを当該同一スキャンバスラインSHの伸長方
向に隣接して並べて共通のデータバスラインDBに対向
させた表示装置においては、データバスライン数を表示
桁数の1/2に減らすことができる。
また、前記2つの表示電極En、Epを同一のスキャン
バスラインSBの両側に並べて同一のデータバスライン
DBに対向させた表示装置においては、スキャンバスラ
イン数を表示行数の1/2に減らすことができる。
〔実 施 例〕
以下本発明の実施例を図面により説明する。
第1図の各部の位置関係を模式的に示す配置図および第
2図の駆動波形図は、本発明の第1の実施例の説明図で
ある。
本実施例は前述したように、各スキャバスラインSB+
  (1=1〜N)とデータバスラインD B J(J
=1−M)との各交点に当たる位置に、それぞれ2個の
画素を配設する。そのためTPT基板にはゲート電極(
制御電極)Gnに正の電圧を印加した時導通状態となる
第1の素子としてのN型トランジスタTnと、これのソ
ース電極Snが接続する表示電極Enからなる画素と、
ゲート電極cpに負の電圧を印加した時導通状態となる
第2の素子としてのP型トランジスタ′「pと、これの
ソースSpが接続する表示電極EPとからなる画素を、
上記スキャンバスラインSB、に沿って交互に複数配設
する。そして、それらトランジスタTnとTpの各ゲー
ト電極Gn、Gpを同一スキャンバスラインS B +
 に接続し、ドレイン電JIDn、Dpを、同一の共通
バスラインCBIに接続する。上記行方向に隣接する2
つの表示電極EnおよびEpに共通に対向するデータバ
スラインDB、が複数本配設されている。
上記N型およびP型トランジスタTn、Tpは、非晶質
シリコン(a−3i)あるいは多結晶シリコン(pol
y  St)を動作半導体層とし、そのソース・ドレイ
ン電極のコンタクト層を、P型トランジスタTpの場合
は、ボロン(B)等のP型の不純物をドープした半導体
層とし、N型トランジスタT、nの場合には、燐(P)
や砒素(八S)等のN型の不純物をドープしたN型半導
体層とした構成とする。
このような構成を実現するには、レジスト膜などをマス
クとして、ソース・ドレイン部の半導体層にボロンある
いは砒素を別々にイオン注入することによって、両タイ
プのトランジスタを形成する。
次に上述の如く構成した本実施例の動作を、第2図(a
)〜(d)の駆動波形により説明する。
なお、この動作は1行目のスキャンバスラインS B 
+ とJ列目のデータバスラインDBJに着目して説明
することとする。
スキャンバスラインSB、にはまず+vA1次いで−v
Aの波高値をもつ正負のパルス状の走査信号V311が
加えられ〔第2図(a)参照〕、これに同期してデータ
バスラインDB、に、まず+■o。
次いで−vDの波高値をもつ正負のパルス状のデータ電
圧V DATAが印加され、また各共通バスラインCB
 +に基準電圧(Ov)が印加される〔同図(b)参照
〕。
正(VA ”)の走査信号■、3が加えられると表示電
極Enに接続されたN型トランジスタTnがオン状態と
なり、データバスラインD B J と表示電極Enで
構成される液晶セルLCnは、データバスラインDB、
の電圧+VDと、共通バスラインCB +の電圧(Ov
)との差の電圧に充電される〔同図(C)に示す液晶セ
ル電圧VLCM)。
次いで、負(−VA)の走査信号V!lが加えられると
、表示型FiEpに接続されたP型トランジスタTpが
オン状態となり、データバスラインDBJと表示電極E
pで構成される液晶セルLCpが、データバスラインD
B、の電圧=VIlと共通バスラインCBlの電圧(0
■)との差の電圧に充電される〔同図(d)に示す液晶
セル電圧VLCP)。
上記液晶セルLCnとf、 Cpに書き込まれた電圧は
次の走査信号が印加されるまで、即ちlフレームの間保
持される。なお、液晶セルの駆動は同図(ロ)〜(d)
に見られるように、lフレームごとにデータ電圧の極性
を反転し、交流駆動を行うようになっている。
以上説明した如(第1実施例では、2画素分のデータ電
圧を時分割で供給し、それが1本のデータバスラインを
介して隣接する2つの画素列に印加されるように構成し
ている。従って、データバスライン数を表示桁数の半分
に減らすことができる。
なお、第1実施例は時分割で供給するデータ電圧の極性
を画素ごとに逆極性にした例を説明したが、これは同一
極性であってもよい、即ちあるフレーム内では、正負の
走査信号に対応してV IIATAはいずれも正とし、
次のフレームではV IIATAはいずれも負というよ
うにすることもできる。
また、同一スキャンバスラインを用いたアドレス期間は
同一極性にして、アドレスするスキャンバスラインが変
わるごとに極性を反転させることも可能である。
次に第2の実施例を第3図および第4図(a)〜(d)
により説明する。
この第2実施例は1本のスキャンバスラインSB、で列
方向に隣接する2つの画素を選択的に駆動可能とした例
である。その構成は、TPT基板においては、スキャン
バスラインSB、の上下両側に、N型とP型のトランジ
スタTn、Tpを1個づつ設けている。これらN型とP
型のトランジスタのソース電極Sn、Spはそれぞれ表
示電極En、Epに接続され、ドレイン電極Dn、Dp
は当該スキャンバスラインの両側に隣接するスキャンバ
スラインとの間に平行に設けた別々の共通バスラインC
BNIとCB r +に接続されている。この共通バス
ラインCB N lとCBP+は、それぞれ十V、、 
−V、のように極性が異なった電圧源に接続し、異なる
電位により制御することができる。
また、対向基板においては、上記列方向に交互に配列さ
れたN型及びP型のトランジスタTn。
Tp関連の表示電極En、Epと共通に対向するデータ
バスラインD B Jが、複数本配設されている。
この場合はスキャンバスラインSB、の両側に隣接して
配置されたN型とP型のトランジスタTn、Tpによっ
て駆動される二つの液晶セルLCn、LCpが、その1
本のスキャンバスラインSB、によって独立に走査でき
ることとなり、従ってスキャンバスラインの本数を表示
行数の半分に減らすことが出来る。
このように構成した第2実施例の動作を、第4図(a)
〜(d)の駆動波形により説明する。
スキャンバスラインSB、には、前述の第1の実施例と
同様の正負のパルス状の走査信号VSaが印加され〔同
図(a)参照〕、これに同期してデータハスライフDB
J に+Vs+ +Vo 、 −Vm −V。
なる正負のパルス状データ電圧を印加し、また−方の共
通バスラインCB□に基準電圧(+v、)。
他方の共通バスラインCBPIに基準電圧(−■I)を
それぞれ印加する〔同図(b)参照〕゛。
走査信号v!llが+vAの時にはN型トランジスタT
nがオン状態となり、表示電極Enとデータバスライン
DB、とで構成される液晶セルLCnは、データバスラ
インDB、の電圧+Vm+V。
と共通バスラインCB Hlの電圧十■8との差の電圧
に充電される〔同図(C)の液晶セル電圧VLCN)。
走査信号V!IIが−vAの時にはP型トランジスタT
pがオン状態となり、表示電極Epとデータバスライン
DB、とで構成される液晶セルLCpは、データバスラ
インDB、の電圧−V、−V。
と共通バスラインCB□の電圧=■、との差の電圧に充
電される(同図(d)の液晶セル電圧VLCF )。
上記液晶セルLCnとLCpに書き込まれた電圧は次の
走査信号が印加されるまで、即ちlフレームの間保持さ
れること等は、前述の第1の実施例と同様である。
このようにして第2の実施例では、1本のスキャンバス
ラインで行方向に隣接する2つの画素を時分割的に順次
走査するので、スキャンバスライン数を表示行数の半分
とすることができる。
更に、この第2実施例では、N型とP型のトランジスタ
Tn、Tpを、それぞれ別々の共通バスラインCB□と
CB□に接続して、それぞれ異なる基準電位を与えるよ
うにしているため、両方のタイプのトランジスタの動作
点をそれぞれの特性に合った動作点とすることができ、
駆動マージンなどの駆動特性の改善も可能となる。
以上2つの実施例につき、液晶表示装置を対象として説
明したが、本発明はこれに限らすEL表示装置などにも
適用可能である。
〔発明の効果゛〕
以上説明した如く本発明によれば、対向マトリクス型表
示装置において、スキャンバスラインまたはデータバス
ラインの本数を、表示行数または表示桁数の半分にでき
るので、基板製造及び実装が容易になるとともに、大容
量表示および高精細表示が実現できるという、実用上存
益な効果が得られる。
【図面の簡単な説明】
第1図は本発明の第1の実施例の構成説明図、第2図(
a)〜(d)は上記第1の実施例の駆動波形図、第3図
は本発明の第2の実施例の構成説明図、第4図(a)〜
(d)は上記第2の実施例の駆動波形図、第5図(a)
、(ロ)は従来の対向マトリクス型液晶表示装置の説明
図である。 図において、 1.1°は第1および第2の絶縁基板(ガラス基板)、 2はTPT。 SBおよびSB、はスキャンバスラインDBおよびDI
3.はデータバスラインCB、CB+ 、CBN+、お
よびCB P +は共通バスライン TnはN型トランジスタ TpはP型トランジスタ Gn、Gpは制御電極(ゲート電極) Sn、Spは一方の被制御電極(ソース電極)Dn、D
pは他方の被制御電極(ドレイン電極〕En、Epは表
示電極 LC,LC,および LCpは液晶セルを示す。 DBJう・−タバヌうイン ン4≦く3で巳eTQarうilごつ字こ内−杷イ々竜
3の4th弓)もも供−日rjLン〕第 1 図 ti2 ス 図 5帖、電極 −Mの交廿めマトソクスPL−f9j4表示にピ1−已
之υ目面第 5 図

Claims (3)

    【特許請求の範囲】
  1. (1)表示媒体を挟んで対向する一対の絶縁基板(1、
    1′)を有し、その一方の基板には表示セルを構成する
    共通電極を兼ねたデータバスライン(DB_J)が複数
    本配列され、他方の基板には該データバスラインに直交
    する複数本のスキャンバスライン(SB_I)と、その
    バスラインのデータバスラインとの交点部にセル駆動用
    のスイッチング素子を介して接続された前記表示セルを
    構成する表示電極とが配設されたマトリクス型表示構成
    において、 前記各スキャンバスライン(SB_I)のデータバスラ
    イン(DB_J)と直交する交点部に、正の走査電圧が
    印加されたとき導通する第1のスイッチング素子(Tn
    )およびそれにより駆動される前記表示電極(En)と
    、負の走査電圧が印加されたとき導通する第2のスイッ
    チング素子(Tp)およびそれにより駆動される前記表
    示電極(Ep)とを接続してなり、 前記スキャンバスライン(SB_I)に時分割で印加す
    る正および負の走査電圧によって前記バスライン交点部
    に設けた2つの表示セル(LCn、LCp)を交互に駆
    動するようにした ことを特徴とするアクティブマトリクス型表示装置。
  2. (2)前記第1のスイッチング素子(Tn)およびそれ
    の一方の被制御電極に接続する表示電極(En)と、前
    記第2のスイッチング素子(Tp)およびそれの一方の
    被制御電極に接続する表示電極(Ep)とが、同一のス
    キャンバスライン(SB_I)の伸長方向に隣接する関
    係で配置されるとともに、それら両表示電極(En、E
    p)を共通のデータバスライン(DB_J)に対向し、
    且つそれら両スイッチング素子(Tn、Tp)の制御電
    極を前記スキャンバスライン(SB_I)に共通に接続
    するとともに、それの他方の被制御電極を前記スキャン
    バスラインの隣に平行に配置された基準電位接続用の共
    通バスライン(CB_I)に接続してなることを特徴と
    する請求項1記載のアクティブマトリクス型表示装置。
  3. (3)前記第1のスイッチング素子(Tn)およびそれ
    の一方の被制御電極に接続する表示電極(En)と、前
    記第2のスイッチング素子(Tp)およびそれの一方の
    被制御電極に接続する表示電極(Ep)とが、同一のデ
    ータバスライン(DB_J)の伸長方向に隣接する関係
    で配置され、且つそれら両スイッチング素子(Tn、T
    p)の制御電極を該データバスライン(DB_J)に対
    しその両側から挟むような関係で共通に接続するととも
    に、それぞれの他方の被制御電極を前記スキャンバスラ
    イン(SB_I)の両側に隣接して平行に配置された別
    々の基準電位接続用の共通バスライン(CB_N_I、
    CB_P_J)に接続してなることを特徴とする請求項
    1記載のアクティブマトリクス型表示装置。
JP63290554A 1988-11-16 1988-11-16 アクティブマトリクス型表示装置 Pending JPH02135318A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63290554A JPH02135318A (ja) 1988-11-16 1988-11-16 アクティブマトリクス型表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63290554A JPH02135318A (ja) 1988-11-16 1988-11-16 アクティブマトリクス型表示装置

Publications (1)

Publication Number Publication Date
JPH02135318A true JPH02135318A (ja) 1990-05-24

Family

ID=17757533

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63290554A Pending JPH02135318A (ja) 1988-11-16 1988-11-16 アクティブマトリクス型表示装置

Country Status (1)

Country Link
JP (1) JPH02135318A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0536964A2 (en) * 1991-10-05 1993-04-14 Fujitsu Limited Active matrix-type display device having a reduced number of data bus lines
JPH08328043A (ja) * 1995-02-01 1996-12-13 Seiko Epson Corp 液晶表示装置
US6587161B1 (en) 1998-04-30 2003-07-01 Sharp Kabushiki Kaisha Liquid crystal display device and method for producing the same
WO2011122494A1 (ja) * 2010-03-29 2011-10-06 シャープ株式会社 液晶表示装置、画素回路、および駆動方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62133478A (ja) * 1985-12-05 1987-06-16 富士通株式会社 アクテイブマトリツクス形表示装置
JPS62218987A (ja) * 1986-03-20 1987-09-26 富士通株式会社 マトリツクスパネル

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62133478A (ja) * 1985-12-05 1987-06-16 富士通株式会社 アクテイブマトリツクス形表示装置
JPS62218987A (ja) * 1986-03-20 1987-09-26 富士通株式会社 マトリツクスパネル

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0536964A2 (en) * 1991-10-05 1993-04-14 Fujitsu Limited Active matrix-type display device having a reduced number of data bus lines
US5408252A (en) * 1991-10-05 1995-04-18 Fujitsu Limited Active matrix-type display device having a reduced number of data bus lines and generating no shift voltage
EP0536964A3 (ja) * 1991-10-05 1995-07-05 Fujitsu Ltd
JPH08328043A (ja) * 1995-02-01 1996-12-13 Seiko Epson Corp 液晶表示装置
US6587161B1 (en) 1998-04-30 2003-07-01 Sharp Kabushiki Kaisha Liquid crystal display device and method for producing the same
WO2011122494A1 (ja) * 2010-03-29 2011-10-06 シャープ株式会社 液晶表示装置、画素回路、および駆動方法

Similar Documents

Publication Publication Date Title
US6011532A (en) High quality active matrix-type display device
US5193018A (en) Active matrix liquid crystal display system using complementary thin film transistors
CN100461255C (zh) 显示器件及其驱动方法
JPH05196964A (ja) アクティブマトリクス基板とその駆動方法
WO2017088264A1 (zh) 具有低切换频率的数据线驱动极性的阵列基板
KR101733150B1 (ko) 액정 표시 장치
WO2021227122A1 (zh) 阵列基板和显示面板
US20040119672A1 (en) Liquid crystal display device and driving method thereof
KR960014824B1 (ko) 박막 트랜지스터와 액정셀을 갖는 대향형 액티브 매트릭스 액정표시장치
US5546204A (en) TFT matrix liquid crystal device having data source lines and drain means of etched and doped single crystal silicon
US7116303B2 (en) Apparatus and method of driving liquid crystal display device
JP3054913B2 (ja) アクティブマトリクス液晶ディスプレイ
US6433765B1 (en) Liquid crystal display
JPH02135318A (ja) アクティブマトリクス型表示装置
US20080122775A1 (en) Display apparatus
JPH01291216A (ja) アクティブマトリクス型液晶表示装置
JP3057587B2 (ja) アクティブマトリクス型表示装置
JP2516462B2 (ja) アクティブマトリクス型液晶表示装置
JP2597034B2 (ja) アクティブマトリクス型表示装置及びその制御方法
JPH0363623A (ja) 液晶表示装置の駆動方法
US7057592B2 (en) Liquid crystal display device and driving method thereof
JPH0527218A (ja) 液晶表示装置
WO2023225841A1 (zh) 显示面板、显示装置和虚拟现实设备
US20040263770A1 (en) Liquid crystal display device
JP3051549B2 (ja) アクティブマトリクス形表示装置