JP2597034B2 - アクティブマトリクス型表示装置及びその制御方法 - Google Patents
アクティブマトリクス型表示装置及びその制御方法Info
- Publication number
- JP2597034B2 JP2597034B2 JP11834790A JP11834790A JP2597034B2 JP 2597034 B2 JP2597034 B2 JP 2597034B2 JP 11834790 A JP11834790 A JP 11834790A JP 11834790 A JP11834790 A JP 11834790A JP 2597034 B2 JP2597034 B2 JP 2597034B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- liquid crystal
- bus lines
- electrode
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
対向マトリクス方式のアクティブマトリクス型表示装
置及びその制御方法に関し、 クロストークの発生を減少させて表示品質の向上を図
ることを目的とし、 対向する絶縁基板の一方に設けられた複数のスキャン
バスライン及び他方に設けられた複数のデータバスライ
ンと、マトリクス状に配置された画素電極及び電気光学
素子によって形成される複数の表示セルと、前記各表示
セルを制御するために当該表示セル毎に設けられたスイ
ッチング素子とを有してなるアクティブマトリクス型表
示装置であって、前記スイッチング素子は、制御電極に
正方向の電圧を印加することによって導通状態となるス
イッチング素子と、制御電極に負方向の電圧を印加する
ことによって導通状態となるスイッチング素子との２種
類からなり、互いに異なる基準電圧を前記各表示セルに
印加するための２種類の基準電圧バスラインを有し、前
記各表示セルにおいて、前記２種類のスイッチング素子
のそれぞれの一方の被制御電極が前記画素電極に接続さ
れ、それぞれの他方の被制御電極が前記２種類の基準電
圧バスラインの一方と他方とに振り分けて接続され、且
つそれぞれの制御電極が対応する前記スキャンバスライ
ンに接続されており、前記各基準電圧バスラインに前記
基準電圧を印加した状態で、前記データバスラインに対
する電圧印加と同期させて前記各スキャンバスラインに
選択的に電圧を印加して１フレームの表示データを各表
示セルに書き込み、各スキャンバスラインに印加する電
圧を１フレーム毎に正方向の電圧と負方向の電圧とに交
互に切り換えることによって、前記各表示セルにおいて
前記２種類のスイッチング素子を１フレーム毎に交互に
導通させるように構成される。
置及びその制御方法に関し、 クロストークの発生を減少させて表示品質の向上を図
ることを目的とし、 対向する絶縁基板の一方に設けられた複数のスキャン
バスライン及び他方に設けられた複数のデータバスライ
ンと、マトリクス状に配置された画素電極及び電気光学
素子によって形成される複数の表示セルと、前記各表示
セルを制御するために当該表示セル毎に設けられたスイ
ッチング素子とを有してなるアクティブマトリクス型表
示装置であって、前記スイッチング素子は、制御電極に
正方向の電圧を印加することによって導通状態となるス
イッチング素子と、制御電極に負方向の電圧を印加する
ことによって導通状態となるスイッチング素子との２種
類からなり、互いに異なる基準電圧を前記各表示セルに
印加するための２種類の基準電圧バスラインを有し、前
記各表示セルにおいて、前記２種類のスイッチング素子
のそれぞれの一方の被制御電極が前記画素電極に接続さ
れ、それぞれの他方の被制御電極が前記２種類の基準電
圧バスラインの一方と他方とに振り分けて接続され、且
つそれぞれの制御電極が対応する前記スキャンバスライ
ンに接続されており、前記各基準電圧バスラインに前記
基準電圧を印加した状態で、前記データバスラインに対
する電圧印加と同期させて前記各スキャンバスラインに
選択的に電圧を印加して１フレームの表示データを各表
示セルに書き込み、各スキャンバスラインに印加する電
圧を１フレーム毎に正方向の電圧と負方向の電圧とに交
互に切り換えることによって、前記各表示セルにおいて
前記２種類のスイッチング素子を１フレーム毎に交互に
導通させるように構成される。
本発明は、対向マトリクス方式のアクティブマトリク
ス型表示装置及びその制御方法に関する。 アクティブマトリクス型表示装置は、単純マトリクス
型表示装置とともに薄形の情報端末用表示装置として使
用されており、その表示媒体として多くの場合に液晶が
用いられている。 アクティブマトリクス型液晶表示装置は、多数の画素
をそれぞれ独立に駆動することできるため、表示容量の
増大にともなってライン数が増加した場合であっても、
単純マトリクス型のように駆動のデューティ比やコント
ラストが低下したり視野角の減少をきたすなどの問題が
生じない。 また、アクティブマトリクス型表示装置の構造の複雑
さから生じる製造歩留りの低下やコスト高などに対処す
るために、スキャンバスラインとデータバスラインとを
別々の基板上に形成して同一基板上でのバスラインの交
差を無くした対向マトリクス方式のアクティブマトリク
ス型液晶表示装置（以下「対向マトリクス型液晶パネ
ル」ということがある）がしばしば用いられており、こ
の対向マトリクス型液晶パネルの表示品質の一層の向上
が期待されている。
ス型表示装置及びその制御方法に関する。 アクティブマトリクス型表示装置は、単純マトリクス
型表示装置とともに薄形の情報端末用表示装置として使
用されており、その表示媒体として多くの場合に液晶が
用いられている。 アクティブマトリクス型液晶表示装置は、多数の画素
をそれぞれ独立に駆動することできるため、表示容量の
増大にともなってライン数が増加した場合であっても、
単純マトリクス型のように駆動のデューティ比やコント
ラストが低下したり視野角の減少をきたすなどの問題が
生じない。 また、アクティブマトリクス型表示装置の構造の複雑
さから生じる製造歩留りの低下やコスト高などに対処す
るために、スキャンバスラインとデータバスラインとを
別々の基板上に形成して同一基板上でのバスラインの交
差を無くした対向マトリクス方式のアクティブマトリク
ス型液晶表示装置（以下「対向マトリクス型液晶パネ
ル」ということがある）がしばしば用いられており、こ
の対向マトリクス型液晶パネルの表示品質の一層の向上
が期待されている。
従来より、対向マトリクス型液晶パネルとして、例え
ば特開昭61−235815号公報に記載のものがある。 この従来の対向マトリクス型液晶パネルについて、第
９図に示す等価回路図を参照して説明する。 第９図において、対向マトリクス型液晶パネル50は、
対向配置した図示しないガラス基板の一方に、複数のス
キャンバスライン11、各画素毎に設けられた液晶セル17
の画素電極21、及び画素電極21を制御するTFT（薄膜ト
ランジスタ）51が形成され、他方のガラス基板に、スキ
ャンバスライン11と直交する方向に延びるデータバスラ
イン13が液晶セル17の対向電極として形成されて構成さ
れている。 つまり、対向マトリクス型液晶パネル50においては、
液晶セル17の一方の電極である画素電極21がTFT51の一
方の被制御電極であるソース電極63に接続され、他方の
電極がデータバスライン13に接続されており（兼用され
ており）、液晶セル17がTFT51とデータバスライン13と
の間に接続された構造となっている。そして、TFT51の
他方の被制御電極であるドレン電極62は、スキャンバス
ライン11と平行に形成された図示しないアースバスライ
ンに共通に接続されている。 このような対向マトリクス型液晶パネル50の制御方法
として、30〜60μｓ程度のパルス幅のアドレス信号S11
が、スキャンバスライン11を通じて一定の周期でTFT51
のゲート電極61に印加され、そのタイミングで、データ
信号S12がデータバスライン13を通じて液晶セル17に印
加され、これによって液晶セル17に表示データが書き込
まれる。
ば特開昭61−235815号公報に記載のものがある。 この従来の対向マトリクス型液晶パネルについて、第
９図に示す等価回路図を参照して説明する。 第９図において、対向マトリクス型液晶パネル50は、
対向配置した図示しないガラス基板の一方に、複数のス
キャンバスライン11、各画素毎に設けられた液晶セル17
の画素電極21、及び画素電極21を制御するTFT（薄膜ト
ランジスタ）51が形成され、他方のガラス基板に、スキ
ャンバスライン11と直交する方向に延びるデータバスラ
イン13が液晶セル17の対向電極として形成されて構成さ
れている。 つまり、対向マトリクス型液晶パネル50においては、
液晶セル17の一方の電極である画素電極21がTFT51の一
方の被制御電極であるソース電極63に接続され、他方の
電極がデータバスライン13に接続されており（兼用され
ており）、液晶セル17がTFT51とデータバスライン13と
の間に接続された構造となっている。そして、TFT51の
他方の被制御電極であるドレン電極62は、スキャンバス
ライン11と平行に形成された図示しないアースバスライ
ンに共通に接続されている。 このような対向マトリクス型液晶パネル50の制御方法
として、30〜60μｓ程度のパルス幅のアドレス信号S11
が、スキャンバスライン11を通じて一定の周期でTFT51
のゲート電極61に印加され、そのタイミングで、データ
信号S12がデータバスライン13を通じて液晶セル17に印
加され、これによって液晶セル17に表示データが書き込
まれる。
しかし、対向マトリクス型液晶パネル50においては、
液晶セル17の一方の電極がデータバスライン13と直結さ
れている（兼用されている）ために、アドレス後の保持
時間の間において、画素電極21の電位がデータ信号S12
の信号波形に追随して常に変動する。 そのため、対向マトリクス方式でない通常のアクティ
ブマトリクス型表示装置においてTFTのソース・ドレン
間の寄生容量のみを通じて混入していたデータ信号S12
が、対向マトリクス型液晶パネル50においては、TFT51
のソース・ドレン間の寄生容量に加えて、ソース・ゲー
ト間の寄生容量をも通じて混入することとなり、いわゆ
るクロストークの面で不利となっていた。 そのため、表示画像の内容によっては画面に濃淡の模
様が生じることがあり、表示品質を向上させるという点
で問題となっていた。 また、TFT51のソース・ゲート間の寄生容量の存在に
よって、アドレス信号S11の立ち下がり時の電圧変化が
この寄生容量を通じて画素電極21に現れ、これによって
画素電極21の電圧（液晶セル電圧）Vlcが負の方向へシ
フトする。 このシフト電圧ΔVlcによって、データ信号S12として
１フレーム毎に極性が正負対称となる交流電圧を用いた
場合であっても、液晶セル17に印加される実効電圧が正
負対称とならず、直流成分が発生することとなる。 このような直流成分は、フリッカーや静止画の残像現
象を発生させるなど表示品質を低下させ、また対向マト
リクス型液晶パネル50の寿命を低下させてしまう。 本発明は、上述の問題に鑑み、対向マトリクス方式の
アクティブマトリクス型表示装置において、クロストー
クの発生を減少させて表示品質の向上を図ることを目的
としている。
液晶セル17の一方の電極がデータバスライン13と直結さ
れている（兼用されている）ために、アドレス後の保持
時間の間において、画素電極21の電位がデータ信号S12
の信号波形に追随して常に変動する。 そのため、対向マトリクス方式でない通常のアクティ
ブマトリクス型表示装置においてTFTのソース・ドレン
間の寄生容量のみを通じて混入していたデータ信号S12
が、対向マトリクス型液晶パネル50においては、TFT51
のソース・ドレン間の寄生容量に加えて、ソース・ゲー
ト間の寄生容量をも通じて混入することとなり、いわゆ
るクロストークの面で不利となっていた。 そのため、表示画像の内容によっては画面に濃淡の模
様が生じることがあり、表示品質を向上させるという点
で問題となっていた。 また、TFT51のソース・ゲート間の寄生容量の存在に
よって、アドレス信号S11の立ち下がり時の電圧変化が
この寄生容量を通じて画素電極21に現れ、これによって
画素電極21の電圧（液晶セル電圧）Vlcが負の方向へシ
フトする。 このシフト電圧ΔVlcによって、データ信号S12として
１フレーム毎に極性が正負対称となる交流電圧を用いた
場合であっても、液晶セル17に印加される実効電圧が正
負対称とならず、直流成分が発生することとなる。 このような直流成分は、フリッカーや静止画の残像現
象を発生させるなど表示品質を低下させ、また対向マト
リクス型液晶パネル50の寿命を低下させてしまう。 本発明は、上述の問題に鑑み、対向マトリクス方式の
アクティブマトリクス型表示装置において、クロストー
クの発生を減少させて表示品質の向上を図ることを目的
としている。
請求項１の発明に係る表示装置は、上述の課題を解決
するため、第１図乃至第５図に示すように、対向する絶
縁基板の一方に設けられた複数のスキャンバスライン及
び他方に設けられた複数のデータバスラインと、マトリ
クス状に配置された画素電極及び電気光学素子によって
形成される複数の表示セルと、前記各表示セルを制御す
るために当該表示セル毎に設けられたスイッチング素子
とを有してなるアクティブマトリクス型表示装置であっ
て、前記スイッチング素子が、制御電極に正方向の電圧
を印加することによって導通状態となるスイッチング素
子と、制御電極に負方向の電圧を印加することによって
導通状態となるスイッチング素子との２種類からなり、
互いに異なる基準電圧を前記各表示セルに印加するため
の２種類の基準電圧バスラインを有し、前記各表示セル
において、前記２種類のスイッチング素子のそれぞれの
一方の被制御電極が前記画素電極に接続され、それぞれ
の他方の被制御電極が前記２種類の基準電圧バスライン
の一方と他方とに振り分けて接続され、且つそれぞれの
制御電極が対応する前記スキャンバスラインに接続され
ており、前記各基準電圧バスラインに前記基準電圧を印
加した状態で、前記データバスラインに対する電圧印加
と同期させて前記各スキャンバスラインに選択的に電圧
を印加して１フレームの表示データを各表示セルに書き
込み、各スキャンバスラインに印加する電圧を１フレー
ム毎に正方向の電圧と負方向の電圧とに交互に切り換え
ることによって、前記各表示セルにおいて前記２種類の
スイッチング素子を１フレーム毎に交互に導通させるよ
うに構成されてなる。 請求項２の発明に係る表示素子は、前記２種類の基準
電圧バスラインが、前記スキャンバスラインと平行に、
且つ前記画素電極の配列の１行毎に交互に設けられたも
のである。 請求項３の発明に係る表示装置では、前記スイッチン
グ素子の各被制御電極には、行方向に配列された１個又
は複数個の前記表示セル毎に、異なる基準電圧が交互に
印加されている。 請求項４の発明に係る表示装置では、前記画素電極の
配列の１行毎に、２本のスキャンバスラインが当該画素
電極の両側に設けられており、 前記２種類のスイッチング素子の各制御電極が、前記
各スキャンバスラインに振り分けて接続されている。 請求項５の発明に係る制御方法は、前記スイッチング
素子の制御電極に、正方向又は負方向の電圧を１フレー
ム毎に交互に印加し、前記各スイッチング素子を１フレ
ーム毎に交互に導通させるものである。
するため、第１図乃至第５図に示すように、対向する絶
縁基板の一方に設けられた複数のスキャンバスライン及
び他方に設けられた複数のデータバスラインと、マトリ
クス状に配置された画素電極及び電気光学素子によって
形成される複数の表示セルと、前記各表示セルを制御す
るために当該表示セル毎に設けられたスイッチング素子
とを有してなるアクティブマトリクス型表示装置であっ
て、前記スイッチング素子が、制御電極に正方向の電圧
を印加することによって導通状態となるスイッチング素
子と、制御電極に負方向の電圧を印加することによって
導通状態となるスイッチング素子との２種類からなり、
互いに異なる基準電圧を前記各表示セルに印加するため
の２種類の基準電圧バスラインを有し、前記各表示セル
において、前記２種類のスイッチング素子のそれぞれの
一方の被制御電極が前記画素電極に接続され、それぞれ
の他方の被制御電極が前記２種類の基準電圧バスライン
の一方と他方とに振り分けて接続され、且つそれぞれの
制御電極が対応する前記スキャンバスラインに接続され
ており、前記各基準電圧バスラインに前記基準電圧を印
加した状態で、前記データバスラインに対する電圧印加
と同期させて前記各スキャンバスラインに選択的に電圧
を印加して１フレームの表示データを各表示セルに書き
込み、各スキャンバスラインに印加する電圧を１フレー
ム毎に正方向の電圧と負方向の電圧とに交互に切り換え
ることによって、前記各表示セルにおいて前記２種類の
スイッチング素子を１フレーム毎に交互に導通させるよ
うに構成されてなる。 請求項２の発明に係る表示素子は、前記２種類の基準
電圧バスラインが、前記スキャンバスラインと平行に、
且つ前記画素電極の配列の１行毎に交互に設けられたも
のである。 請求項３の発明に係る表示装置では、前記スイッチン
グ素子の各被制御電極には、行方向に配列された１個又
は複数個の前記表示セル毎に、異なる基準電圧が交互に
印加されている。 請求項４の発明に係る表示装置では、前記画素電極の
配列の１行毎に、２本のスキャンバスラインが当該画素
電極の両側に設けられており、 前記２種類のスイッチング素子の各制御電極が、前記
各スキャンバスラインに振り分けて接続されている。 請求項５の発明に係る制御方法は、前記スイッチング
素子の制御電極に、正方向又は負方向の電圧を１フレー
ム毎に交互に印加し、前記各スイッチング素子を１フレ
ーム毎に交互に導通させるものである。
次に、スイッチング素子14,15としてTFTを、電気光学
素子として液晶を用いた場合について、特に第１図を参
照して作用を説明する。 画素電極21に接続されたＮチャネル型のTFT14及びＰ
チャネル型のTFT15の各ゲート電極31には、正の電圧＋V
GNと負の電圧−VGPとがフレーム毎に交互に切り換わる
アドレス信号S1が印加されることによって、TFT14,15が
交互に導通する。 各TFT14,15のドレン電極32,33には、それぞれ互いに
毎なる基準電圧−VR,＋VRが印加されているため、TFT1
4,15が交互に導通することによって、画素電極21には、
その電極電圧VPとして基準電圧−VR,＋VRが交互に印加
される。 各ゲート電極31の電圧が元に戻ると、TFT14,15は非導
通状態となり、画素電極21は基準電圧−VR,＋VRから切
り離される。 一方、データバスライン13を通じて、液晶セル17の他
方の電極には電圧±VDのデータ信号S2が印加されてお
り、その極性が電極電圧VPとは逆極性であるので、液晶
セル17に印加される書き込み電圧（書き込み時の液晶セ
ル電圧Vlc）は、これらの差であるところの、（VD＋
VR）又は−（VD＋VR）となる。液晶セル17への書き込み
後は画素電極21が基準電圧−VR,＋VRから切り離されて
いるため、その電極電圧VPはデータ信号S2と同じ電圧変
化を示し、液晶セル電圧Vlcは書き込み時の値を保持す
ることになる。 すなわち、液晶セル17のしきい値電圧をVth、飽和電
圧をVsatとすると、データ信号S2の電圧VD、及び基準電
圧VRを、 VD＝（Vsat−Vth）/2 ……（１） VR＝（Vsat＋Vth）/2 ……（２） とすることができる。 したがって、電圧VDの大きさは、基準電圧の切り替え
を行わない従来の対向マトリクス型液晶パネルの場合に
おいては飽和電圧Vsatにほぼ等しいが、基準電圧の切り
替えを行う本発明の制御方法の場合においては、上述の
（１）式のように飽和電圧Vsatの２分の１以下となる。 通常、しきい値電圧Vthは飽和電圧Vsatの２分の１程
度であるので、本発明の制御方法によると、データ信号
S2の電圧VDは、従来と比較して４分の１程度に圧縮され
る。
素子として液晶を用いた場合について、特に第１図を参
照して作用を説明する。 画素電極21に接続されたＮチャネル型のTFT14及びＰ
チャネル型のTFT15の各ゲート電極31には、正の電圧＋V
GNと負の電圧−VGPとがフレーム毎に交互に切り換わる
アドレス信号S1が印加されることによって、TFT14,15が
交互に導通する。 各TFT14,15のドレン電極32,33には、それぞれ互いに
毎なる基準電圧−VR,＋VRが印加されているため、TFT1
4,15が交互に導通することによって、画素電極21には、
その電極電圧VPとして基準電圧−VR,＋VRが交互に印加
される。 各ゲート電極31の電圧が元に戻ると、TFT14,15は非導
通状態となり、画素電極21は基準電圧−VR,＋VRから切
り離される。 一方、データバスライン13を通じて、液晶セル17の他
方の電極には電圧±VDのデータ信号S2が印加されてお
り、その極性が電極電圧VPとは逆極性であるので、液晶
セル17に印加される書き込み電圧（書き込み時の液晶セ
ル電圧Vlc）は、これらの差であるところの、（VD＋
VR）又は−（VD＋VR）となる。液晶セル17への書き込み
後は画素電極21が基準電圧−VR,＋VRから切り離されて
いるため、その電極電圧VPはデータ信号S2と同じ電圧変
化を示し、液晶セル電圧Vlcは書き込み時の値を保持す
ることになる。 すなわち、液晶セル17のしきい値電圧をVth、飽和電
圧をVsatとすると、データ信号S2の電圧VD、及び基準電
圧VRを、 VD＝（Vsat−Vth）/2 ……（１） VR＝（Vsat＋Vth）/2 ……（２） とすることができる。 したがって、電圧VDの大きさは、基準電圧の切り替え
を行わない従来の対向マトリクス型液晶パネルの場合に
おいては飽和電圧Vsatにほぼ等しいが、基準電圧の切り
替えを行う本発明の制御方法の場合においては、上述の
（１）式のように飽和電圧Vsatの２分の１以下となる。 通常、しきい値電圧Vthは飽和電圧Vsatの２分の１程
度であるので、本発明の制御方法によると、データ信号
S2の電圧VDは、従来と比較して４分の１程度に圧縮され
る。
第２図は本発明に係る対向マトリクス型液晶パネル１
を示す等価回路図である。 対向マトリクス型液晶パネル１は、一定の間隔を有し
て対向配置した図示しないガラス基板の一方に、複数の
スキャンバスライン11,11…、及びこれらと平行な基準
電圧バスライン12…（12a,12b…）が形成され、マトリ
クス状に区画された各画素領域には、画素電極21、及び
画素電極21を制御するTFT14,15がそれぞれ設けられ、ま
た、他方のガラス基板に、スキャンバスライン11と直交
する方向に延びるデータバスライン13が液晶セル17の対
向電極として形成されて構成されている。 これら両ガラス基板の間には液晶が充填され、画素電
極21毎に液晶セル17が形成されている。 TFT14,15は、それぞれＮチャネル型及びＰチャネル型
であって、これらのゲート電極31に正極性又は負極性の
パルス信号（電圧＋VGN,−VGP）を印加することによっ
てそれぞれ導通する。 これらTFT14,15は、非晶質シリコンや多結晶シリコン
を半導体層とし、そのソース・ドレンのコンタクト部
を、Ｐ型の場合にはボロンなどの不純物をドープしたＰ
型半導体とし、Ｎ型の場合にはリンや砒素などをドープ
したＮ型半導体とすることによって構成することができ
る。またこれらの形成に当たっては、感光材、酸化膜、
及び窒化膜などをマスクとし、ソース・ドレン部の半導
体層にボロンや砒素を別々にイオン注入や拡散などの方
法によってドーピングすることによって、これら２種類
のTFT14,15を形成することができる。 スキャンバスライン11は１ライン毎に設けられてお
り、上述した各画素電極21に接続されたTFT14,15のゲー
ト電極31は同一のスキャンバスライン11に接続されてい
る。 基準電圧バスライン12は、正の基準電圧＋VRを印加す
るための正の基準電圧バスライン12aと、負の基準電圧
−VRを印加するための負の基準電圧バスライン12bとの
２種類があり、これらは画素電極21の配列の１行毎に交
互に設けられている。 そして、Ｎチャネル型のTFT14のドレン電極32は負の
基準電圧バスライン12bに、Ｐチャネル型のTFT15のドレ
ン電極32は正の基準電圧バスライン12aに、またソース
電極33は画素電極21に、それぞれ接続されている。 以下の説明及び図面において、スキャンバスライン1
1、アドレス信号S1、データバスライン13、データ信号S
2、TFT14,15、及び液晶セル17のマトリクス上での位置
に応じて、それぞれの符号に、「n,m」、「ｎ＋1,m＋
１」、「ｎ」、「ｎ＋１」などの座標又はライン位置を
示す符号を添えて表示することがある。 第６図は第２図の対向マトリクス型液晶パネル１の各
部の信号の波形図である。 スキャンバスライン11n,11n＋1,11n＋２…には、それ
ぞれアドレス信号S1n,S1n＋1,S1n＋２…が印加される。 これらアドレス信号S1n,S1n＋1,S1n＋２は、ライン毎
にパルス幅の分だけ順次遅れて出力され、それらパルス
信号の極性はライン毎に反転している。また、それぞれ
のアドレス信号S1n,S1n＋1,S1n＋２においても、フレー
ム毎に極性が反転している。 つまり、奇数フレームにおいて、アドレス信号S1n
は、時間t0から時間t1の間に出力される電圧＋VGNのパ
ルス信号であり、次ラインに出力されるアドレス信号S1
n＋１は、時間t1から時間t2の間に出力される電圧−VGP
のパルス信号である。 また、偶数フレームにおいては、アドレス信号S1n
は、時間t0から時間t1の間に出力される電圧−VGPのパ
ルス信号であり、次のラインに出力されるアドレス信号
S1n＋１は、時間t1から時間t2の間に出力される電圧＋V
GNのパルス信号である。 データ信号S2は、その大きさが電圧±VDであり、アド
レス信号S1とほぼ同じタイミングで印加されるが、同一
のデータの書き込みを行うようにしたこの実施例の場合
においては、同一フレーム内においてはライン毎に、ま
た同一ラインにおいてはフレーム毎に、その極性が反転
するようになっている。 なお、基準電圧バスライン12a,12bには、正の基準電
圧＋VR又は負の基準電圧−VRが常時印加されている。 まず、奇数フレームにおいて、スキャンバスライン11
nにアドレス信号S1n（電圧＋VGN）が印加されることに
より、スキャンバスライン11nに接続されたＮチャネル
型のTFT14がオン（導通）する。 これによって、当該ラインに配置された液晶セル17の
画素電極21には、Ｎチャネル型のTFT14を通じて負の基
準電圧バスライン12bから負の基準電圧−VRが電極電圧V
Pとして印加され、データバスライン13に印加されたデ
ータ信号S2（電圧＋VD）との差の電圧である電圧（VD＋
VR）が、液晶セル17へ書き込み電圧（液晶セル電圧Vl
c）として印加されることとなる。 そして、次ラインのスキャンバスライン11n＋１にア
ドレス信号S1n＋１（電圧−VGP）が印加されることによ
り、スキャンバスライン11n＋１に接続されたＰチャネ
ル型のTFT15がオンし、これによって、当該ラインに配
置された液晶セル17の画素電極21には、正の基準電圧バ
スライン12aから正の基準電圧＋VRが電極電圧VPとして
印加され、データバスライン13に印加されたデータ信号
S2（電圧−VD）との差の電圧である電圧−（VD−VR）
が、液晶セル17への書き込み電圧（液晶セル電圧Vlc）
として印加されることとなる。 また、偶数フレームにおいては、各スキャンバスライ
ン11に印加されるアドレス信号S1、オンするTFT14,15、
画素電極21に印加される電極電圧VPなどが奇数フレーム
の場合とは逆又は逆極性となり、その結果、液晶セル17
に印加される液晶セル電圧Vlcは、フレーム毎に反転す
る。 つまり、各液晶セル17に対して、フレーム毎に極性の
反転したデータ信号S2（電圧±VD）を印加するととも
に、２種類のTFT14,15をフレーム毎に交互オンさせ、オ
ンしたTFT14,15を通じて極性の異なる基準電圧−VR,＋V
Rを交互に電極電圧VPとして印加し、これらの差の電圧
（VD＋VR），−（VD＋VR）を当該液晶セル17に書き込ん
で液晶セル電圧Vlcとするものである。 このように、液晶セル17への書き込み電圧として基準
電圧＋VRが加算されるので、換言すれば基準電圧＋VRに
相当するバイアスが与えられるので、必要な大きさの液
晶セル電圧Vlcを得るためのデータ信号S2の電圧±VDを
小さくすることができる。換言すれば、データ信号S2の
振幅が圧縮される。 したがって、データ信号S2によって生じるクロストー
クが減少し、表示品質の向上が図られる。 また、アドレス信号S1の極性がフレーム毎に反転して
いるため、ソース・ゲート間の寄生容量によって生じる
シフト電圧ΔVlcの極性がフレーム毎に逆方向となり、
時間的に平均されることによってシフト電圧ΔVlcが打
ち消される。 これによって、液晶セル17に印加される交流電圧中の
直流成分の発生が防止される。 その結果、フリッカーや静止画の残像現象の発生が防
止されて表示品質が向上するとともに、対向マトリクス
型液晶パネル１の長寿命化が図られる。 なお、電圧＋VGN,−VGP,±VD、及び基準電圧＋VR,−V
Rの大きさは、作用の項に記載した（１）（２）式及び
対向マトリクス型液晶パネル１の構造や各部の特性など
に基づいて定められる。 第３図は本発明に係る他の実施例の対向マトリクス型
液晶パネル２を示す等価回路図である。 この対向マトリクス型液晶パネル２においては、行方
向に隣接する液晶セル17毎に、各TFT14,15に接続される
基準電圧バスライン12の極性を反転させる構成とした点
が、第２図の対向マトリクス型液晶パネル１と相違して
いる。 第７図は第３図の対向マトリクス型液晶パネル２の各
部の信号の波形図である。 第３図及び第７図において、データバスライン13m,13
m＋１…には、行方向に隣接する液晶セル17毎に印加す
るデータ信号S2m,S2m＋１…の極性（電圧±VD）を反転
させるようになっているとともに、オンしたTFT14,15を
通じて印加される電極電圧VPが行方向に隣接する液晶セ
ル17毎に異なっているため、各液晶セル17には、その行
方向に隣接する液晶セル17毎に、電圧（VD＋VR），−
（VD＋VR）が交互に書き込まれる。 この実施例の対向マトリクス型液晶パネル２による
と、第２図の対向マトリクス型液晶パネル１による効果
に加えて、行方向に隣接する液晶セル17毎に、印加する
データ信号S2の極性が反転するので、フリッカーの発生
がさらに防止される。 第４図は本発明に係る他の実施例の対向マトリクス型
液晶パネル３を示す等価回路図である。 この対向マトリクス型液晶パネル３においては、スキ
ャンバスライン11（SU,SD）を各液晶セル17の上下両側
に形成し、２種類のTFT14,15をそれぞれ各スキャンバス
ラインSU,SDの近辺に形成し、それぞれのTFT14,15のゲ
ート電極31の近くのスキャンバスラインSU,SDに接続す
る構成とした点が、第２図の対向マトリクス型液晶パネ
ル１と相違している。 この対向マトリクス型液晶パネル３の各部の信号の波
形は、第２図の対向マトリクス型液晶パネル１について
の第６図と同様である。 したがって、同一画素の上下に位置する１組のスキャ
ンバスラインSU,SDに対しては同一のアドレス信号S1が
印加され、その極性に応じて一方のTFT14,15がオンす
る。 この実施例の対向マトリクス型液晶パネル３において
は、第１図の対向マトリクス型液晶パネル１による効果
に加えて、各TFT14,15のドレン電極32と基準電圧バスラ
イン12との間の電極部の配線長を短くすることができ、
ドレン・ソース間の寄生容量を低減させてクロストーク
の発生をさらに減少させるとともに、開口率の増大を図
ることができる。 第５図は本発明に係る他の実施例の対向マトリクス型
液晶パネル４を示す等価回路図である。 この対向マトリクス型液晶パネル４は、第３図の対向
マトリクス型液晶パネル２に対して、第４図の対向マト
リクス型液晶パネル３と同様の構成を適用したものであ
る。 すなわち、対向マトリクス型液晶パネル４において
は、スキャンバスライン11（SU,SD）を各液晶セル17の
上下両側に形成し、２種類のTFT14,15をそれぞれ各スキ
ャンバスラインSU,SDの近辺に形成し、それぞれのTFT1
4,15のゲート電極31を近くのスキャンバスラインSU,SD
に接続する構成とした点、及び、TFT14,15のドレン電極
32が、１ライン毎に異なる極性の基準電圧バスライン12
a,112bに接続されるように構成した点が、第３図の対向
マトリクス型液晶パネル２と相違している。 第８図は第５図の対向マトリクス型液晶パネル４の各
部の信号の波形図である。 第８図において、アドレス信号S1は、同一のフレーム
においては、各ラインのスキャンバスライン11に対して
同一の極性であり、フレーム毎にその極性が反転する。
したがって、データ信号S2も、同一のデータバスライン
13m,13m＋１…においては１フレーム内において同極性
であり、隣接するデータバスライン13m,13m＋１……毎
に、またフレーム毎に、その極性が反転する。 この実施例の対向マトリクス型液晶パネル４において
は、第１図の対向マトリクス型液晶パネル１による効果
に加えて、行方向に隣接する液晶セル17毎に印加するデ
ータ信号S2の極性が反転し、フリッカーの発生がさらに
防止されるとともに、各TFT14,15のドレン電極32と基準
電圧バスライン12との間の電極部の配線長を短くするこ
とができ、ドレン・ソース間の寄生容量を低減させてク
ロストークの発生をさらに減少させ、また、開口率の増
大を図ることができる。 また、上述したいずれの対向マトリクス型液晶パネル
１〜４においても、１つの液晶セル17を２つのTFT14,15
によって駆動する冗長構成となっているので、TFT14,15
の一方に不良が発生して開放状態になった場合、又は短
絡状態になってレーザによる切断を行った場合であって
も、他方のTFT14,15によって液晶セル17を駆動すること
ができ、表示機能を維持することができる。 上述の実施例においては、各液晶セル17について２つ
のTFT14,15を用いたが、３個以上を用いてもよい。TFT1
4,15に代えて、半導体基板を用いたＰチャネル型又はＮ
チャネル型のMOSトランジスタなどとしてもよい。ま
た、Ｐチャネル型Ｎチャネル型の接続、又は基準電圧バ
スライン12の基準電圧の接続などを入れ換えて上述した
以外の種々の構成とすることができ、これらを制御する
ためのアドレス信号S1、データ信号S2、及び基準電圧な
どの極性及び電圧値なども種々変更することができる。 上述の実施例においては、電気光学素子として液晶を
用いたが、エレクトロルミネッセンス素子、エレクトロ
クロミック素子など、他の種々の素子を用いることがで
きる。対向マトリクス型液晶パネル１〜４及びその各部
の構造、形状、材質などは、上述した以外の種々のもの
とすることができる。
を示す等価回路図である。 対向マトリクス型液晶パネル１は、一定の間隔を有し
て対向配置した図示しないガラス基板の一方に、複数の
スキャンバスライン11,11…、及びこれらと平行な基準
電圧バスライン12…（12a,12b…）が形成され、マトリ
クス状に区画された各画素領域には、画素電極21、及び
画素電極21を制御するTFT14,15がそれぞれ設けられ、ま
た、他方のガラス基板に、スキャンバスライン11と直交
する方向に延びるデータバスライン13が液晶セル17の対
向電極として形成されて構成されている。 これら両ガラス基板の間には液晶が充填され、画素電
極21毎に液晶セル17が形成されている。 TFT14,15は、それぞれＮチャネル型及びＰチャネル型
であって、これらのゲート電極31に正極性又は負極性の
パルス信号（電圧＋VGN,−VGP）を印加することによっ
てそれぞれ導通する。 これらTFT14,15は、非晶質シリコンや多結晶シリコン
を半導体層とし、そのソース・ドレンのコンタクト部
を、Ｐ型の場合にはボロンなどの不純物をドープしたＰ
型半導体とし、Ｎ型の場合にはリンや砒素などをドープ
したＮ型半導体とすることによって構成することができ
る。またこれらの形成に当たっては、感光材、酸化膜、
及び窒化膜などをマスクとし、ソース・ドレン部の半導
体層にボロンや砒素を別々にイオン注入や拡散などの方
法によってドーピングすることによって、これら２種類
のTFT14,15を形成することができる。 スキャンバスライン11は１ライン毎に設けられてお
り、上述した各画素電極21に接続されたTFT14,15のゲー
ト電極31は同一のスキャンバスライン11に接続されてい
る。 基準電圧バスライン12は、正の基準電圧＋VRを印加す
るための正の基準電圧バスライン12aと、負の基準電圧
−VRを印加するための負の基準電圧バスライン12bとの
２種類があり、これらは画素電極21の配列の１行毎に交
互に設けられている。 そして、Ｎチャネル型のTFT14のドレン電極32は負の
基準電圧バスライン12bに、Ｐチャネル型のTFT15のドレ
ン電極32は正の基準電圧バスライン12aに、またソース
電極33は画素電極21に、それぞれ接続されている。 以下の説明及び図面において、スキャンバスライン1
1、アドレス信号S1、データバスライン13、データ信号S
2、TFT14,15、及び液晶セル17のマトリクス上での位置
に応じて、それぞれの符号に、「n,m」、「ｎ＋1,m＋
１」、「ｎ」、「ｎ＋１」などの座標又はライン位置を
示す符号を添えて表示することがある。 第６図は第２図の対向マトリクス型液晶パネル１の各
部の信号の波形図である。 スキャンバスライン11n,11n＋1,11n＋２…には、それ
ぞれアドレス信号S1n,S1n＋1,S1n＋２…が印加される。 これらアドレス信号S1n,S1n＋1,S1n＋２は、ライン毎
にパルス幅の分だけ順次遅れて出力され、それらパルス
信号の極性はライン毎に反転している。また、それぞれ
のアドレス信号S1n,S1n＋1,S1n＋２においても、フレー
ム毎に極性が反転している。 つまり、奇数フレームにおいて、アドレス信号S1n
は、時間t0から時間t1の間に出力される電圧＋VGNのパ
ルス信号であり、次ラインに出力されるアドレス信号S1
n＋１は、時間t1から時間t2の間に出力される電圧−VGP
のパルス信号である。 また、偶数フレームにおいては、アドレス信号S1n
は、時間t0から時間t1の間に出力される電圧−VGPのパ
ルス信号であり、次のラインに出力されるアドレス信号
S1n＋１は、時間t1から時間t2の間に出力される電圧＋V
GNのパルス信号である。 データ信号S2は、その大きさが電圧±VDであり、アド
レス信号S1とほぼ同じタイミングで印加されるが、同一
のデータの書き込みを行うようにしたこの実施例の場合
においては、同一フレーム内においてはライン毎に、ま
た同一ラインにおいてはフレーム毎に、その極性が反転
するようになっている。 なお、基準電圧バスライン12a,12bには、正の基準電
圧＋VR又は負の基準電圧−VRが常時印加されている。 まず、奇数フレームにおいて、スキャンバスライン11
nにアドレス信号S1n（電圧＋VGN）が印加されることに
より、スキャンバスライン11nに接続されたＮチャネル
型のTFT14がオン（導通）する。 これによって、当該ラインに配置された液晶セル17の
画素電極21には、Ｎチャネル型のTFT14を通じて負の基
準電圧バスライン12bから負の基準電圧−VRが電極電圧V
Pとして印加され、データバスライン13に印加されたデ
ータ信号S2（電圧＋VD）との差の電圧である電圧（VD＋
VR）が、液晶セル17へ書き込み電圧（液晶セル電圧Vl
c）として印加されることとなる。 そして、次ラインのスキャンバスライン11n＋１にア
ドレス信号S1n＋１（電圧−VGP）が印加されることによ
り、スキャンバスライン11n＋１に接続されたＰチャネ
ル型のTFT15がオンし、これによって、当該ラインに配
置された液晶セル17の画素電極21には、正の基準電圧バ
スライン12aから正の基準電圧＋VRが電極電圧VPとして
印加され、データバスライン13に印加されたデータ信号
S2（電圧−VD）との差の電圧である電圧−（VD−VR）
が、液晶セル17への書き込み電圧（液晶セル電圧Vlc）
として印加されることとなる。 また、偶数フレームにおいては、各スキャンバスライ
ン11に印加されるアドレス信号S1、オンするTFT14,15、
画素電極21に印加される電極電圧VPなどが奇数フレーム
の場合とは逆又は逆極性となり、その結果、液晶セル17
に印加される液晶セル電圧Vlcは、フレーム毎に反転す
る。 つまり、各液晶セル17に対して、フレーム毎に極性の
反転したデータ信号S2（電圧±VD）を印加するととも
に、２種類のTFT14,15をフレーム毎に交互オンさせ、オ
ンしたTFT14,15を通じて極性の異なる基準電圧−VR,＋V
Rを交互に電極電圧VPとして印加し、これらの差の電圧
（VD＋VR），−（VD＋VR）を当該液晶セル17に書き込ん
で液晶セル電圧Vlcとするものである。 このように、液晶セル17への書き込み電圧として基準
電圧＋VRが加算されるので、換言すれば基準電圧＋VRに
相当するバイアスが与えられるので、必要な大きさの液
晶セル電圧Vlcを得るためのデータ信号S2の電圧±VDを
小さくすることができる。換言すれば、データ信号S2の
振幅が圧縮される。 したがって、データ信号S2によって生じるクロストー
クが減少し、表示品質の向上が図られる。 また、アドレス信号S1の極性がフレーム毎に反転して
いるため、ソース・ゲート間の寄生容量によって生じる
シフト電圧ΔVlcの極性がフレーム毎に逆方向となり、
時間的に平均されることによってシフト電圧ΔVlcが打
ち消される。 これによって、液晶セル17に印加される交流電圧中の
直流成分の発生が防止される。 その結果、フリッカーや静止画の残像現象の発生が防
止されて表示品質が向上するとともに、対向マトリクス
型液晶パネル１の長寿命化が図られる。 なお、電圧＋VGN,−VGP,±VD、及び基準電圧＋VR,−V
Rの大きさは、作用の項に記載した（１）（２）式及び
対向マトリクス型液晶パネル１の構造や各部の特性など
に基づいて定められる。 第３図は本発明に係る他の実施例の対向マトリクス型
液晶パネル２を示す等価回路図である。 この対向マトリクス型液晶パネル２においては、行方
向に隣接する液晶セル17毎に、各TFT14,15に接続される
基準電圧バスライン12の極性を反転させる構成とした点
が、第２図の対向マトリクス型液晶パネル１と相違して
いる。 第７図は第３図の対向マトリクス型液晶パネル２の各
部の信号の波形図である。 第３図及び第７図において、データバスライン13m,13
m＋１…には、行方向に隣接する液晶セル17毎に印加す
るデータ信号S2m,S2m＋１…の極性（電圧±VD）を反転
させるようになっているとともに、オンしたTFT14,15を
通じて印加される電極電圧VPが行方向に隣接する液晶セ
ル17毎に異なっているため、各液晶セル17には、その行
方向に隣接する液晶セル17毎に、電圧（VD＋VR），−
（VD＋VR）が交互に書き込まれる。 この実施例の対向マトリクス型液晶パネル２による
と、第２図の対向マトリクス型液晶パネル１による効果
に加えて、行方向に隣接する液晶セル17毎に、印加する
データ信号S2の極性が反転するので、フリッカーの発生
がさらに防止される。 第４図は本発明に係る他の実施例の対向マトリクス型
液晶パネル３を示す等価回路図である。 この対向マトリクス型液晶パネル３においては、スキ
ャンバスライン11（SU,SD）を各液晶セル17の上下両側
に形成し、２種類のTFT14,15をそれぞれ各スキャンバス
ラインSU,SDの近辺に形成し、それぞれのTFT14,15のゲ
ート電極31の近くのスキャンバスラインSU,SDに接続す
る構成とした点が、第２図の対向マトリクス型液晶パネ
ル１と相違している。 この対向マトリクス型液晶パネル３の各部の信号の波
形は、第２図の対向マトリクス型液晶パネル１について
の第６図と同様である。 したがって、同一画素の上下に位置する１組のスキャ
ンバスラインSU,SDに対しては同一のアドレス信号S1が
印加され、その極性に応じて一方のTFT14,15がオンす
る。 この実施例の対向マトリクス型液晶パネル３において
は、第１図の対向マトリクス型液晶パネル１による効果
に加えて、各TFT14,15のドレン電極32と基準電圧バスラ
イン12との間の電極部の配線長を短くすることができ、
ドレン・ソース間の寄生容量を低減させてクロストーク
の発生をさらに減少させるとともに、開口率の増大を図
ることができる。 第５図は本発明に係る他の実施例の対向マトリクス型
液晶パネル４を示す等価回路図である。 この対向マトリクス型液晶パネル４は、第３図の対向
マトリクス型液晶パネル２に対して、第４図の対向マト
リクス型液晶パネル３と同様の構成を適用したものであ
る。 すなわち、対向マトリクス型液晶パネル４において
は、スキャンバスライン11（SU,SD）を各液晶セル17の
上下両側に形成し、２種類のTFT14,15をそれぞれ各スキ
ャンバスラインSU,SDの近辺に形成し、それぞれのTFT1
4,15のゲート電極31を近くのスキャンバスラインSU,SD
に接続する構成とした点、及び、TFT14,15のドレン電極
32が、１ライン毎に異なる極性の基準電圧バスライン12
a,112bに接続されるように構成した点が、第３図の対向
マトリクス型液晶パネル２と相違している。 第８図は第５図の対向マトリクス型液晶パネル４の各
部の信号の波形図である。 第８図において、アドレス信号S1は、同一のフレーム
においては、各ラインのスキャンバスライン11に対して
同一の極性であり、フレーム毎にその極性が反転する。
したがって、データ信号S2も、同一のデータバスライン
13m,13m＋１…においては１フレーム内において同極性
であり、隣接するデータバスライン13m,13m＋１……毎
に、またフレーム毎に、その極性が反転する。 この実施例の対向マトリクス型液晶パネル４において
は、第１図の対向マトリクス型液晶パネル１による効果
に加えて、行方向に隣接する液晶セル17毎に印加するデ
ータ信号S2の極性が反転し、フリッカーの発生がさらに
防止されるとともに、各TFT14,15のドレン電極32と基準
電圧バスライン12との間の電極部の配線長を短くするこ
とができ、ドレン・ソース間の寄生容量を低減させてク
ロストークの発生をさらに減少させ、また、開口率の増
大を図ることができる。 また、上述したいずれの対向マトリクス型液晶パネル
１〜４においても、１つの液晶セル17を２つのTFT14,15
によって駆動する冗長構成となっているので、TFT14,15
の一方に不良が発生して開放状態になった場合、又は短
絡状態になってレーザによる切断を行った場合であって
も、他方のTFT14,15によって液晶セル17を駆動すること
ができ、表示機能を維持することができる。 上述の実施例においては、各液晶セル17について２つ
のTFT14,15を用いたが、３個以上を用いてもよい。TFT1
4,15に代えて、半導体基板を用いたＰチャネル型又はＮ
チャネル型のMOSトランジスタなどとしてもよい。ま
た、Ｐチャネル型Ｎチャネル型の接続、又は基準電圧バ
スライン12の基準電圧の接続などを入れ換えて上述した
以外の種々の構成とすることができ、これらを制御する
ためのアドレス信号S1、データ信号S2、及び基準電圧な
どの極性及び電圧値なども種々変更することができる。 上述の実施例においては、電気光学素子として液晶を
用いたが、エレクトロルミネッセンス素子、エレクトロ
クロミック素子など、他の種々の素子を用いることがで
きる。対向マトリクス型液晶パネル１〜４及びその各部
の構造、形状、材質などは、上述した以外の種々のもの
とすることができる。
本発明によると、対向マトリクス方式のアクティブマ
トリクス型表示装置において、クロストークの発生を減
少させて表示品質の向上を図ることができる。 また、アドレス信号の極性をフレーム毎に反転させ、
ソース・ゲート間の寄生容量によって生じるシフト電圧
を打ち消すことによって、直流成分の発生を防止してフ
リッカーや静止画の残像現象の発生を防止することも可
能である。 さらに、スイッチング素子について冗長性を有してい
るので、スイッチング素子の一方に不良が発生した場合
であっても、他方のスイッチング素子によって表示セル
を駆動し表示機能を維持することが可能である。 さらに請求項４記載の発明によると、スイッチング素
子の被制御電極の配線長を短くすることができ、寄生容
量を低減させてクロストークの発生をさらに減少させる
とともに、開口率の増大を図ることができる。
トリクス型表示装置において、クロストークの発生を減
少させて表示品質の向上を図ることができる。 また、アドレス信号の極性をフレーム毎に反転させ、
ソース・ゲート間の寄生容量によって生じるシフト電圧
を打ち消すことによって、直流成分の発生を防止してフ
リッカーや静止画の残像現象の発生を防止することも可
能である。 さらに、スイッチング素子について冗長性を有してい
るので、スイッチング素子の一方に不良が発生した場合
であっても、他方のスイッチング素子によって表示セル
を駆動し表示機能を維持することが可能である。 さらに請求項４記載の発明によると、スイッチング素
子の被制御電極の配線長を短くすることができ、寄生容
量を低減させてクロストークの発生をさらに減少させる
とともに、開口率の増大を図ることができる。
第１図は本発明の原理を説明するための等価回路図、 第２図は本発明に係る対向マトリクス型液晶パネルを示
す等価回路図、 第３図乃至第５図は本発明に係る他の実施例の対向マト
リクス型液晶パネルを示す等価回路図、 第６図は第２図及び第４図の対向マトリクス型液晶パネ
ルの各部の信号の波形図、 第７図は第３図の対向マトリクス型液晶パネルの各部の
信号の波形図、 第８図は第５図の対向マトリクス型液晶パネルの各部の
信号の波形図、 第９図は従来の対向マトリクス型液晶パネルを示す等価
回路図である。 図において、 １〜４は対向マトリクス型液晶パネル（アクティブマト
リクス型表示装置）、 11,SN,SPはスキャンバスライン、 12,12a,12bは基準電圧バスライン、 13はデータバスライン、 14はTFT（スイッチング素子）、 15はTFT（スイッチング素子）、 17は液晶セル（表示セル）、 21は画素電極、 31はゲート電極（制御電極）、 32はドレン電極（被制御電極）、 33はソース電極（被制御電極）、 ＋VR,−VRは基準電圧である。
す等価回路図、 第３図乃至第５図は本発明に係る他の実施例の対向マト
リクス型液晶パネルを示す等価回路図、 第６図は第２図及び第４図の対向マトリクス型液晶パネ
ルの各部の信号の波形図、 第７図は第３図の対向マトリクス型液晶パネルの各部の
信号の波形図、 第８図は第５図の対向マトリクス型液晶パネルの各部の
信号の波形図、 第９図は従来の対向マトリクス型液晶パネルを示す等価
回路図である。 図において、 １〜４は対向マトリクス型液晶パネル（アクティブマト
リクス型表示装置）、 11,SN,SPはスキャンバスライン、 12,12a,12bは基準電圧バスライン、 13はデータバスライン、 14はTFT（スイッチング素子）、 15はTFT（スイッチング素子）、 17は液晶セル（表示セル）、 21は画素電極、 31はゲート電極（制御電極）、 32はドレン電極（被制御電極）、 33はソース電極（被制御電極）、 ＋VR,−VRは基準電圧である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 濱田 哲也 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 高原 和博 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (5)
- 【請求項１】対向する絶縁基板の一方に設けられた複数
のスキャンバスライン及び他方に設けられた複数のデー
タバスラインと、 マトリクス状に配置された画素電極及び電気光学素子に
よって形成される複数の表示セルと、 前記各表示セルを制御するために当該表示セル毎に設け
られたスイッチング素子とを有してなるアクティブマト
リクス型表示装置であって、 前記スイッチング素子は、制御電極に正方向の電圧を印
加することによって導通状態となるスイッチング素子
と、制御電極に負方向の電圧を印加することによって導
通状態となるスイッチング素子との２種類からなり、 互いに異なる基準電圧を前記各表示セルに印加するため
の２種類の基準電圧バスラインを有し、 前記各表示セルにおいて、 前記２種類のスイッチング素子のそれぞれの一方の被制
御電極が前記画素電極に接続され、それぞれの他方の被
制御電極が前記２種類の基準電圧バスラインの一方と他
方とに振り分けて接続され、且つそれぞれの制御電極が
対応する前記スキャンバスラインに接続されており、 前記各基準電圧バスラインに前記基準電圧を印加した状
態で、前記データバスラインに対する電圧印加と同期さ
せて前記各スキャンバスラインに選択的に電圧を印加し
て１フレームの表示データを各表示セルに書き込み、各
スキャンバスラインに印加する電圧を１フレーム毎に正
方向の電圧と負方向の電圧とに交互に切り換えることに
よって、前記各表示セルにおいて前記２種類のスイッチ
ング素子を１フレーム毎に交互に導通させるように構成
された ことを特徴とするアクティブマトリクス型表示装置。 - 【請求項２】前記２種類の基準電圧バスラインは、前記
スキャンバスラインと平行に、且つ前記画素電極の配列
の１行毎に交互に設けられてなる ことを特徴とする請求項１記載のアクティブマトリクス
型表示装置。 - 【請求項３】前記スイッチング素子の各被制御電極に
は、行方向に配列された１個又は複数個の前記表示セル
毎に、異なる基準電圧が交互に印加されてなる ことを特徴とする請求項１又は２記載のアクティブマト
リクス型表示装置。 - 【請求項４】前記画素電極の配列の１行毎に、２本のス
キャンバスラインが当該画素電極の両側に設けられてお
り、 前記２種類のスイッチング素子の各制御電極が、前記各
スキャンバスラインに振り分けて接続されてなる ことを特徴とする請求項１又は請求項２記載のアクティ
ブマトリクス型表示装置。 - 【請求項５】前記スイッチング素子の制御電極に、正方
向又は負方向の電圧を１フレーム毎に交互に印加し、前
記各スイッチング素子を１フレーム毎に交互に導通させ
る ことを特徴とする請求項１乃至請求項４のいずれかに記
載のアクティブマトリクス型表示装置の制御方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11834790A JP2597034B2 (ja) | 1990-05-07 | 1990-05-07 | アクティブマトリクス型表示装置及びその制御方法 |
| DE69112698T DE69112698T2 (de) | 1990-05-07 | 1991-05-07 | Anzeigeeinrichtung von höher Qualität mit aktiver Matrix. |
| EP91304088A EP0456453B1 (en) | 1990-05-07 | 1991-05-07 | High quality active matrix-type display device |
| KR1019910007376A KR940005240B1 (ko) | 1990-05-07 | 1991-05-07 | 고성능 엑티브 매트릭스(active matrix)형 표시장치 |
| US08/203,293 US5432527A (en) | 1990-05-07 | 1994-03-01 | High quality active matrix-type display device |
| US08/455,726 US5515072A (en) | 1990-05-07 | 1995-05-31 | High quality active matrix-type display device |
| US08/789,688 US6011532A (en) | 1990-05-07 | 1997-01-27 | High quality active matrix-type display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11834790A JP2597034B2 (ja) | 1990-05-07 | 1990-05-07 | アクティブマトリクス型表示装置及びその制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0414092A JPH0414092A (ja) | 1992-01-20 |
| JP2597034B2 true JP2597034B2 (ja) | 1997-04-02 |
Family
ID=14734447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11834790A Expired - Lifetime JP2597034B2 (ja) | 1990-05-07 | 1990-05-07 | アクティブマトリクス型表示装置及びその制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2597034B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0526076B1 (en) * | 1991-07-24 | 1996-09-25 | Fujitsu Limited | Active matrix liquid crystal display apparatus |
| KR970009405B1 (en) * | 1991-10-05 | 1997-06-13 | Fujitsu Ltd | Active matrix type display device |
| JP3906090B2 (ja) | 2002-02-05 | 2007-04-18 | シャープ株式会社 | 液晶表示装置 |
-
1990
- 1990-05-07 JP JP11834790A patent/JP2597034B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0414092A (ja) | 1992-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0259875B1 (en) | Active matrix display devices | |
| KR100443219B1 (ko) | 액티브 매트릭스 장치 및 디스플레이 장치 | |
| US4680580A (en) | Active matrix-addressed liquid-crystal display device | |
| KR910020633A (ko) | 고성능 액티브 매트릭스(active matrix)형 표시장치 | |
| US6873378B2 (en) | Liquid crystal display panel | |
| EP0526076B1 (en) | Active matrix liquid crystal display apparatus | |
| JP3054913B2 (ja) | アクティブマトリクス液晶ディスプレイ | |
| JP2597034B2 (ja) | アクティブマトリクス型表示装置及びその制御方法 | |
| JP3638737B2 (ja) | アクティブマトリクス型液晶表示装置およびその駆動方法 | |
| JP2637835B2 (ja) | アクティブマトリクス型表示装置及びその制御方法 | |
| JPH01197722A (ja) | 液晶表示装置の駆動方法 | |
| JPH01291216A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP3297334B2 (ja) | 液晶表示装置 | |
| JP3132904B2 (ja) | アクティブマトリクス型表示装置 | |
| JP2516462B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2861266B2 (ja) | アクティブマトリックス型液晶表示素子及びその駆動方法 | |
| JPH0646345B2 (ja) | アクテイブマトリクス基板 | |
| JP3297335B2 (ja) | 液晶表示装置 | |
| JPH02135318A (ja) | アクティブマトリクス型表示装置 | |
| JPS63172192A (ja) | アクテイブマトリクス型液晶パネルの駆動方法 | |
| JPH0414090A (ja) | アクティブマトリクス型表示装置 | |
| JP2725009B2 (ja) | アクティブマトリクス型表示装置 | |
| JP2811766B2 (ja) | アクティブマトリクス型表示装置 | |
| KR100262813B1 (ko) | 액정표시장치 | |
| JP3470459B2 (ja) | アクティブマトリクス型液晶表示装置及びその駆動方法 |