JPH02126647A - ボンディング装置 - Google Patents
ボンディング装置Info
- Publication number
- JPH02126647A JPH02126647A JP63280638A JP28063888A JPH02126647A JP H02126647 A JPH02126647 A JP H02126647A JP 63280638 A JP63280638 A JP 63280638A JP 28063888 A JP28063888 A JP 28063888A JP H02126647 A JPH02126647 A JP H02126647A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- chip
- bonding
- diamond
- bonding tool
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910003460 diamond Inorganic materials 0.000 claims abstract description 31
- 239000010432 diamond Substances 0.000 claims abstract description 31
- 239000000919 ceramic Substances 0.000 claims abstract description 11
- 239000004065 semiconductor Substances 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 239000011347 resin Substances 0.000 claims description 2
- 229920005989 resin Polymers 0.000 claims description 2
- 239000000463 material Substances 0.000 abstract description 9
- 238000005219 brazing Methods 0.000 abstract description 8
- 238000010438 heat treatment Methods 0.000 abstract description 7
- 229910001026 inconel Inorganic materials 0.000 abstract description 7
- UONOETXJSWQNOL-UHFFFAOYSA-N tungsten carbide Chemical compound [W+]#[C-] UONOETXJSWQNOL-UHFFFAOYSA-N 0.000 abstract description 7
- 229910000601 superalloy Inorganic materials 0.000 abstract 1
- 238000000034 method Methods 0.000 description 13
- 238000007373 indentation Methods 0.000 description 10
- 239000011295 pitch Substances 0.000 description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 239000010953 base metal Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 229910015363 Au—Sn Inorganic materials 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、半導体素子の電極とＴＡＢ用フィルムキャリ
アのリードとをバンプを介して接続するためのボンディ
ング装置に関する。
アのリードとをバンプを介して接続するためのボンディ
ング装置に関する。
（従来の技術）
近年、電子機器は液晶ＴＶ、ＩＣカード、カード電卓、
ラジオにみられるように、軽薄短小化が進み、内蔵され
るＬＳＩ等の半導体チップは高密度、高集積化が進めら
れている。また、ＬＳＩでは高集積化に伴い、チップの
大型化、Ｉ１０数の増大化、電極ピッチ間の縮小化の傾
向にある。
ラジオにみられるように、軽薄短小化が進み、内蔵され
るＬＳＩ等の半導体チップは高密度、高集積化が進めら
れている。また、ＬＳＩでは高集積化に伴い、チップの
大型化、Ｉ１０数の増大化、電極ピッチ間の縮小化の傾
向にある。
ところで、上記要求を満たすための半導体装法は薄型化
と高密度化（多Ｉ１０化、狭電極ピッチ化、チップの大
型化）の方向へ展開されている。
と高密度化（多Ｉ１０化、狭電極ピッチ化、チップの大
型化）の方向へ展開されている。
かかる実装法の中でワイヤボンディング法は、ＬＳＩの
Ａノミ極と外部配線パターンとに夫々２５〜３０μｍφ
のＡｕワイヤをキャピラリを用いて移動、熱圧着してＡ
ｕ合金を形成することにより接続する技術であり、自動
化装置の普及、ボンディング装置の汎用性等から広く使
用されている。しかしながら、ワイヤボンディング法は
ワイヤが円弧状のループを描くことから薄型化が難しく
、しかもキャピラリによりボンディングするために電極
ピッチが狭くとなると隣接するボンディング済みのＡｕ
ワイヤがボンディングの妨げとなって狭ピッチ化に対応
できない。更に１ビンずつボンディングしていくため、
多ピン／ＬＳＩに対して時間がかかったり、ボンディン
グ不良の場合にりペアができない等の多くの問題がある
。
Ａノミ極と外部配線パターンとに夫々２５〜３０μｍφ
のＡｕワイヤをキャピラリを用いて移動、熱圧着してＡ
ｕ合金を形成することにより接続する技術であり、自動
化装置の普及、ボンディング装置の汎用性等から広く使
用されている。しかしながら、ワイヤボンディング法は
ワイヤが円弧状のループを描くことから薄型化が難しく
、しかもキャピラリによりボンディングするために電極
ピッチが狭くとなると隣接するボンディング済みのＡｕ
ワイヤがボンディングの妨げとなって狭ピッチ化に対応
できない。更に１ビンずつボンディングしていくため、
多ピン／ＬＳＩに対して時間がかかったり、ボンディン
グ不良の場合にりペアができない等の多くの問題がある
。
このようなことからワイヤレスボンディング方式が注目
され、実用化されている。ワイヤレスボンディング方式
は、ＴＡＢ方式やフリップチップ方式が代表的に知られ
ているが、フリップチップ方式はボンディングが難しく
、はんだバンプの形成も困難となる。これに対し、ＴＡ
Ｂ方式はこれまでにカード電卓やカードラジオ等に採用
され、実験データも多く、ボンディング装置も製造され
て早くから導入されるに至っている。
され、実用化されている。ワイヤレスボンディング方式
は、ＴＡＢ方式やフリップチップ方式が代表的に知られ
ているが、フリップチップ方式はボンディングが難しく
、はんだバンプの形成も困難となる。これに対し、ＴＡ
Ｂ方式はこれまでにカード電卓やカードラジオ等に採用
され、実験データも多く、ボンディング装置も製造され
て早くから導入されるに至っている。
ＴＡＢ方式とは、Ｔ ａｐｅ Ａ ｕｔｏａ＋ａｔｃｄ
Ｂ ｏｎｄｉｎｇ方式の略で、第８図に示すように
長尺の有機フィルム（ポリイミド、ガラスエポキシなど
）■上にＣｕからなる配線パターンを形成し、フィルム
ｌの開口部２に延在させたＣｕパターンリード３の先端
をＬＳＩ４のＡノミ極上に形成されたバンプ（金属突起
物）５に位置合せし、ボンディング装置に設けられた４
００〜５００℃に加熱されたボンディングツール６によ
り７０〜１００ ｇ ／バンプの圧力にて０．５〜２．
０秒間Ｃｕパターンリード３の先端の上からバンプ５に
押しあてそれらを熱圧着して接続するものである。この
時の加熱温度、加圧力及び加圧時間の条件は、リードや
バンプの材料等により適宜選定される。
Ｂ ｏｎｄｉｎｇ方式の略で、第８図に示すように
長尺の有機フィルム（ポリイミド、ガラスエポキシなど
）■上にＣｕからなる配線パターンを形成し、フィルム
ｌの開口部２に延在させたＣｕパターンリード３の先端
をＬＳＩ４のＡノミ極上に形成されたバンプ（金属突起
物）５に位置合せし、ボンディング装置に設けられた４
００〜５００℃に加熱されたボンディングツール６によ
り７０〜１００ ｇ ／バンプの圧力にて０．５〜２．
０秒間Ｃｕパターンリード３の先端の上からバンプ５に
押しあてそれらを熱圧着して接続するものである。この
時の加熱温度、加圧力及び加圧時間の条件は、リードや
バンプの材料等により適宜選定される。
上記バンプは、通常、Ａｕで形成されており、Ａｆ電極
上に蒸着法又はスパッタ法により形成された下地金属膜
を介してフォトリソグラフィ技術により形成される。下
地金属膜は、ＡＩ！電極と密着性をもっＴｊ Ｃｒな
どの最下層と、Ａｕ／ＡＪ間のバリア効果をもつＮｉな
どの層と、Ａｕめっきの密着性を高めるためのＰｔ 、
Ａｕ層等からなる。
上に蒸着法又はスパッタ法により形成された下地金属膜
を介してフォトリソグラフィ技術により形成される。下
地金属膜は、ＡＩ！電極と密着性をもっＴｊ Ｃｒな
どの最下層と、Ａｕ／ＡＪ間のバリア効果をもつＮｉな
どの層と、Ａｕめっきの密着性を高めるためのＰｔ 、
Ａｕ層等からなる。
前記フィルムキャリア上のＣｕ リードは、通常、０．
４μｍ程度のＳｎめっきが施されており、ＬＳＩのＡＩ
！電極上のＡｕバンプとボンディングツールによる熱圧
着によりＡｕ−Ｓｎ合金を作って接合される。
４μｍ程度のＳｎめっきが施されており、ＬＳＩのＡＩ
！電極上のＡｕバンプとボンディングツールによる熱圧
着によりＡｕ−Ｓｎ合金を作って接合される。
前記ボンディング装置のボンディングツールは、従来、
第９図に示すように本体部（シャンク）７の先端面の凹
部に予め一体化された超硬合金層８及びダイヤモンド層
（又はセラミックス層）９からなるチップ部を該超硬合
金層８がシャンク７側に位置するようにＡｇ等のろう材
ＩＯを介して接合、固定した構造になっている。なお、
前記チップ部はＬＳＩチップの大きさに対応する形状を
有し、ＤｅＢｅｅｒｓ社のシンダイトやＧＥ社のコンパ
ックスなどが知られている。
第９図に示すように本体部（シャンク）７の先端面の凹
部に予め一体化された超硬合金層８及びダイヤモンド層
（又はセラミックス層）９からなるチップ部を該超硬合
金層８がシャンク７側に位置するようにＡｇ等のろう材
ＩＯを介して接合、固定した構造になっている。なお、
前記チップ部はＬＳＩチップの大きさに対応する形状を
有し、ＤｅＢｅｅｒｓ社のシンダイトやＧＥ社のコンパ
ックスなどが知られている。
上述したボンディングツールによるフィルムキャリアの
ＣｕリードとＬＳＩのバンプとの接合において、該ＬＳ
Ｉのピン数が１００ビン程度、チップサイズがｌ１０ｍ
Ｘ１Ｏ程度である場合、前記ツールとしては第１０図（
Ａ）に示すチップ部を有するものが使用され、このツー
ル６のチップ部によりボンディング時を行なうとフィル
ムキャリアのＣｕリードとＬＳＩのバンプとを良好に接
合できる。これは、ボンディング後において同図（Ｂ）
に示すようにＬＳＩチップのバンプに対応してチップ部
のダイヤモンド層９に−様な圧痕（斜線で示す部分）を
現われることから明らかである。しかしながら、近年の
ＬＳＩの高集積化に伴い、特にメモリやゲートアレイな
どではチップサイズが一辺１５ｍ以上と大型化してくる
と、ボンディング不良を起こすことがある。これは、Ｌ
ＳＩのチップサイズに対応してボンディングツール先端
のチップ部のサイズが大きくなるため、該ツールを高温
にすると前述した第９図に示すシャンク７とチップ部を
構成する超硬合金層８との熱膨張差やチップ部を構成す
るダイヤモンド層９と超硬合金層８との熱膨張差により
該チップ部に凹状の大きな反りが発生するためである。
ＣｕリードとＬＳＩのバンプとの接合において、該ＬＳ
Ｉのピン数が１００ビン程度、チップサイズがｌ１０ｍ
Ｘ１Ｏ程度である場合、前記ツールとしては第１０図（
Ａ）に示すチップ部を有するものが使用され、このツー
ル６のチップ部によりボンディング時を行なうとフィル
ムキャリアのＣｕリードとＬＳＩのバンプとを良好に接
合できる。これは、ボンディング後において同図（Ｂ）
に示すようにＬＳＩチップのバンプに対応してチップ部
のダイヤモンド層９に−様な圧痕（斜線で示す部分）を
現われることから明らかである。しかしながら、近年の
ＬＳＩの高集積化に伴い、特にメモリやゲートアレイな
どではチップサイズが一辺１５ｍ以上と大型化してくる
と、ボンディング不良を起こすことがある。これは、Ｌ
ＳＩのチップサイズに対応してボンディングツール先端
のチップ部のサイズが大きくなるため、該ツールを高温
にすると前述した第９図に示すシャンク７とチップ部を
構成する超硬合金層８との熱膨張差やチップ部を構成す
るダイヤモンド層９と超硬合金層８との熱膨張差により
該チップ部に凹状の大きな反りが発生するためである。
即ち、第１１図（Ａ）に示すようにチップ部の大きいボ
ンディングツール６を用いてフィルムキャリアのＣｕリ
ードとＬＳＩのバンプとの接合を行なうと、該チップ部
に発生した凹状の大きな反りによりＬＳＩチップの各コ
ーナ部に強い圧力が加わり、各コーナ部間のチップ外周
のバンプには充分な圧力を加えることがてきず、接合不
良を生じる。これは、ボンディング後において同図（Ｂ
）に示すようにチップ部のダイヤモンド層９のコーナ部
のみにしか圧痕（斜線で示す部分）を現われるないこと
から明らかである。こうした接合不良を解消するために
更に高い圧力でボンディングを行なうと、ＬＳＩチップ
へのダメージ、リードの変形又はリードのエツジタッチ
等の別の問題が起こり歩留りの低下を招く。
ンディングツール６を用いてフィルムキャリアのＣｕリ
ードとＬＳＩのバンプとの接合を行なうと、該チップ部
に発生した凹状の大きな反りによりＬＳＩチップの各コ
ーナ部に強い圧力が加わり、各コーナ部間のチップ外周
のバンプには充分な圧力を加えることがてきず、接合不
良を生じる。これは、ボンディング後において同図（Ｂ
）に示すようにチップ部のダイヤモンド層９のコーナ部
のみにしか圧痕（斜線で示す部分）を現われるないこと
から明らかである。こうした接合不良を解消するために
更に高い圧力でボンディングを行なうと、ＬＳＩチップ
へのダメージ、リードの変形又はリードのエツジタッチ
等の別の問題が起こり歩留りの低下を招く。
（発明が解決しようとする問題点）
本発明は、上記従来の課題を解決するためになされたも
ので、ＬＳＩチップの大型に対応してシャンク先端のチ
ップ部のサイズが大きくなっても加熱時での該チップ部
の反り発生を抑制して良好なボンディングを達成し得る
ボンディング装置を提供しようとするものである。
ので、ＬＳＩチップの大型に対応してシャンク先端のチ
ップ部のサイズが大きくなっても加熱時での該チップ部
の反り発生を抑制して良好なボンディングを達成し得る
ボンディング装置を提供しようとするものである。
［発明の構成］
（問題点を解決するための手段）
本発明は、半導体素子のアルミニウム電極と有機樹脂フ
ィルム上に配線パターンが形成されたＴＡＢ用フィルム
キャリアのリードとの間にバンプが存在する状態にてボ
ンディングツール先端のチップ部で熱圧着することによ
り前記電極とリードとをバンプを介して接続するボンデ
ィング装置において、前記ボンディングツールのチップ
部は前記リードと接するダイヤモンド又はセラミックス
層と超硬合金層とからなり、かつ少なくとも前記ダイヤ
モンド又はセラミックス層に１つ又は２つ以上のスリッ
トを設けて複数分割したことを特徴とするボンディング
装置である。
ィルム上に配線パターンが形成されたＴＡＢ用フィルム
キャリアのリードとの間にバンプが存在する状態にてボ
ンディングツール先端のチップ部で熱圧着することによ
り前記電極とリードとをバンプを介して接続するボンデ
ィング装置において、前記ボンディングツールのチップ
部は前記リードと接するダイヤモンド又はセラミックス
層と超硬合金層とからなり、かつ少なくとも前記ダイヤ
モンド又はセラミックス層に１つ又は２つ以上のスリッ
トを設けて複数分割したことを特徴とするボンディング
装置である。
上記ボンディングツールの本体部（シャンク）は、例え
ばインコネル、モリブデン等により形成される。
ばインコネル、モリブデン等により形成される。
上記スリットの深さに関しては、加熱時でのチップ部の
反り発生を抑制する観点からシャンクと超硬合金層との
熱膨張差を考慮して設定することが望ましい。即ち、シ
ャンクと超硬合金の熱膨張差が近似している場合には、
チップ部の上層側のダイヤモンド又はセラミックス層に
スリットを設けて該層のみを分割する。但し、この場合
でも超硬合金に亙ってスリットを設けてもよい。これに
対し、シャンクと超硬合金の熱膨張差が大きい場合には
、チップ全て、つまりダイヤモンド又はセラミックス層
から超硬合金層に亙ってスリットを設けて該チップ部を
分割する。なお、分割されたチップ部はＡｇ等のろう材
よりシャンク先端に固定される。
反り発生を抑制する観点からシャンクと超硬合金層との
熱膨張差を考慮して設定することが望ましい。即ち、シ
ャンクと超硬合金の熱膨張差が近似している場合には、
チップ部の上層側のダイヤモンド又はセラミックス層に
スリットを設けて該層のみを分割する。但し、この場合
でも超硬合金に亙ってスリットを設けてもよい。これに
対し、シャンクと超硬合金の熱膨張差が大きい場合には
、チップ全て、つまりダイヤモンド又はセラミックス層
から超硬合金層に亙ってスリットを設けて該チップ部を
分割する。なお、分割されたチップ部はＡｇ等のろう材
よりシャンク先端に固定される。
上記スリットの位置に関しては、接合すべきフィルムキ
ャリアのリードの箇所と合致しないようにする必要があ
る。
ャリアのリードの箇所と合致しないようにする必要があ
る。
上記スリットを設けることにより分割されたチップ部は
、できるだけ正方形に近く、かつ左右、前後対称とする
ことが望ましい。
、できるだけ正方形に近く、かつ左右、前後対称とする
ことが望ましい。
上記スリットの形成は、例えばシャンクにチップ部を固
定した後にワイヤなどを使用して行なうことが望ましい
。
定した後にワイヤなどを使用して行なうことが望ましい
。
（作用）
本発明によれば、ボンディングツールのチップ部はリー
ドと接する側のダイヤモンド又はセラミックス層と下層
の超硬合金層とからなり、かつ少なくともダイヤモンド
又はセラミックス層に１つもしくは２つ以上のスリット
を設けて複数分割した構造にすることによって、ＬＳＩ
チップの大型化に対応して該チップ部のサイズが大型化
しても加熱時でのチップ部の凹状の反り発生を抑制でき
る。その結果、かかるボンディングツールのチップ部に
よるフィルムキャリアのＣｕリードと大型のＬＳＩのバ
ンプとのボンディングに際して、該ＬＳＩのバンプに一
様かつ均一な圧力を加えることができるため、全てのフ
ィルムキャリアのＣｕリードと大型のＬＳＩのバンプと
を良好に接合することができる。
ドと接する側のダイヤモンド又はセラミックス層と下層
の超硬合金層とからなり、かつ少なくともダイヤモンド
又はセラミックス層に１つもしくは２つ以上のスリット
を設けて複数分割した構造にすることによって、ＬＳＩ
チップの大型化に対応して該チップ部のサイズが大型化
しても加熱時でのチップ部の凹状の反り発生を抑制でき
る。その結果、かかるボンディングツールのチップ部に
よるフィルムキャリアのＣｕリードと大型のＬＳＩのバ
ンプとのボンディングに際して、該ＬＳＩのバンプに一
様かつ均一な圧力を加えることができるため、全てのフ
ィルムキャリアのＣｕリードと大型のＬＳＩのバンプと
を良好に接合することができる。
（実施例）
以下、本発明の実施例を図面を参照して説明する。
実施例１
第１図は、本実施例１のボンディング前のＬＳＩチップ
、フィルムキャリア及びボンディングツールの配置状態
を示す部分断面図、第２図は前記フィルムキャリ及びＬ
ＳＩチップの平面図、ｉ３図（Ａ）は前記ボンディング
ツールの要部断面図、同図ＣＢ）は同図（Ａ）のチップ
部を示す背面図である。図中の１１は、２８ピン、チッ
プサイズ約９ＩＩＩＩＸ１［ｉＭのＬＳＩチップとして
のメモリＩＣチップである。このＩＣチップ１１のＡＩ
電極上には、Ａｕ／Ｐｔ／ＴＩの下地金属を介して厚さ
２０μｍのＡｕバンプ１２が形成されている。前記ＩＣ
チップ１１の上方には、フィルムキャリア１３が配置さ
れ、かつ該キャリア１３の開口部１４に延在したＳｎめ
っきされたＣｕリード１５先端が該チップ１１の各バン
プ１２に合致するようになっている。前記フィルムキャ
リア１３の開口部１４の上方にはボンディングツール１
Ｂが配置されている。このボンディングツール１Ｂは、
インコネル製のシャンク１７を備え、該シャンク１７の
先端面の四部にはチップ部１８がＡｇろう材１９を介し
て固定されている。このチップ部１８は、前記ろう材１
９側に配置された約９ ｒｕ Ｘ １６ｍ Ｘ ２．５
ｒｔｔｘのタングステンカーバイド（ＷＣ）層２０と
約９ ｍ Ｘ ＩＢａｕ Ｘ Ｏ，７Ｂのダイヤモンド
ＩＷ２１から構成されている。なお、前記シャンク１７
を構成するインコネル、ＷＣ層２０及びダイヤモンド層
２１の熱膨張係数は、インコネル・１Ｂ、ＯＸ １０−
６／ ”Ｃ１Ｗ Ｃ、５，ＯＸ １０−６／’Ｃ１焼結
ダイヤモンド； ３．ＯＸ １０−６／ ”Ｃ：〜３．
８ Ｘ １０−６／ ’Ｃであり、シャンク１７とＷＣ
層２１の間には比較的大きな熱膨張差がある。こうした
熱膨張差からワイヤを用いて前記チップ部１８を構成す
るダイヤモンド層２１からＷＣ層２０に亙って幅約０．
５１１ｆｆｉのスリット２２を前記リード１５の位置に
合致しないように形成して、該チップ部１８を正方形に
近い形状となるように８分割している。
、フィルムキャリア及びボンディングツールの配置状態
を示す部分断面図、第２図は前記フィルムキャリ及びＬ
ＳＩチップの平面図、ｉ３図（Ａ）は前記ボンディング
ツールの要部断面図、同図ＣＢ）は同図（Ａ）のチップ
部を示す背面図である。図中の１１は、２８ピン、チッ
プサイズ約９ＩＩＩＩＸ１［ｉＭのＬＳＩチップとして
のメモリＩＣチップである。このＩＣチップ１１のＡＩ
電極上には、Ａｕ／Ｐｔ／ＴＩの下地金属を介して厚さ
２０μｍのＡｕバンプ１２が形成されている。前記ＩＣ
チップ１１の上方には、フィルムキャリア１３が配置さ
れ、かつ該キャリア１３の開口部１４に延在したＳｎめ
っきされたＣｕリード１５先端が該チップ１１の各バン
プ１２に合致するようになっている。前記フィルムキャ
リア１３の開口部１４の上方にはボンディングツール１
Ｂが配置されている。このボンディングツール１Ｂは、
インコネル製のシャンク１７を備え、該シャンク１７の
先端面の四部にはチップ部１８がＡｇろう材１９を介し
て固定されている。このチップ部１８は、前記ろう材１
９側に配置された約９ ｒｕ Ｘ １６ｍ Ｘ ２．５
ｒｔｔｘのタングステンカーバイド（ＷＣ）層２０と
約９ ｍ Ｘ ＩＢａｕ Ｘ Ｏ，７Ｂのダイヤモンド
ＩＷ２１から構成されている。なお、前記シャンク１７
を構成するインコネル、ＷＣ層２０及びダイヤモンド層
２１の熱膨張係数は、インコネル・１Ｂ、ＯＸ １０−
６／ ”Ｃ１Ｗ Ｃ、５，ＯＸ １０−６／’Ｃ１焼結
ダイヤモンド； ３．ＯＸ １０−６／ ”Ｃ：〜３．
８ Ｘ １０−６／ ’Ｃであり、シャンク１７とＷＣ
層２１の間には比較的大きな熱膨張差がある。こうした
熱膨張差からワイヤを用いて前記チップ部１８を構成す
るダイヤモンド層２１からＷＣ層２０に亙って幅約０．
５１１ｆｆｉのスリット２２を前記リード１５の位置に
合致しないように形成して、該チップ部１８を正方形に
近い形状となるように８分割している。
上述したボンディングツール１６を用いて、ツール温度
；５００℃、加圧力； ８０９ ／バンプ、時間；１秒
間の条件にてＩＣチップ１１のバンプ１２とフィルムキ
ャリア１３のリード１５とのボンディングを行なった。
；５００℃、加圧力； ８０９ ／バンプ、時間；１秒
間の条件にてＩＣチップ１１のバンプ１２とフィルムキ
ャリア１３のリード１５とのボンディングを行なった。
その結果、全ピンの引張り強度は３０９／バンプ以上の
強固な接合が得られ、かつ破断モードは全てリード切れ
であった。この時のツール１６のチップ部１８の各分割
部における圧痕を調べたところ、その圧痕が明瞭にわか
り、かつ各分割部の全隅及び全辺ともに圧痕が認められ
、チ、ｙプ部１８の反り発生が大幅に軽減されているこ
とが確認された。
強固な接合が得られ、かつ破断モードは全てリード切れ
であった。この時のツール１６のチップ部１８の各分割
部における圧痕を調べたところ、その圧痕が明瞭にわか
り、かつ各分割部の全隅及び全辺ともに圧痕が認められ
、チ、ｙプ部１８の反り発生が大幅に軽減されているこ
とが確認された。
実施例２
第４図は、本実施例２に使用するＬＳＩチップ及びフィ
ルムキャリの配置状態を示す平面図、第５図（Ａ）はボ
ンディングツールの要部断面図、同図（Ｂ）は同図（Ａ
）のチップ部を示す背面図である。図中の１１’ は、
２９ピンでＡノミ極パッドが対向する二辺に集中したチ
ップサイズ約６ＭＸ１０ｍのＬＳＩチップとしてのメモ
リＩＣチップである。このＩＣチップ１１′ はワイヤ
ボンディング用でバンプは形成されておらず、Ａノパッ
ドがそのまま露出している。前記ＩＣチップｔｔ’の上
方には、フィルムキャリア１３′が配置されている。こ
のキャリア１３゛ の開口部１４に延在したＳｎめっき
されたＣｕリード１５先端には、Ａｕバンプ（図示せず
）が付着されており、該バンプが前記チップ１１°の各
Ｉｔ’パッドに合致するようになっている。前記フィル
ムキャリア１３°の開口部１４の上方には、第５図（Ａ
）に示すボンディングツール１６゛ が配置されている
。このボンディングツール１６′ は、モリブデン製の
シャンク１７を備え、該シャンク１７の先端面の凹部に
はチップ部１８゜がＡｇろう材１９を介して固定されて
いる。このチップ部１ｇ’ は、前記ろう材１９側に配
置された８ ＩＩＩ Ｘ １０ＭＸ ２．５ ｌｌ１１
１のタングステンカーバイド（ＷＣ）層２０と８ ｒｔ
ｕａ Ｘ １０１１１ Ｘ Ｏ，７Ｂ（７）焼結ダイヤ
モンド層２１から構成されている。なお、前記シャンク
１７を構成するモリブデン、ｗｃ層２ｏ及びダイヤモン
ド層２１の熱膨張係数は、モリブデン；５．４ Ｘ １
０−６／’Ｃ１Ｗ Ｃ； ５．ＯＸ １０−６／”Ｃ１
焼結ダイヤモンド； ３．ＯｘｌＯ−６／’Ｃ〜３．１
ｉ ｘｌＯ−６／’Ｃテあり、シャンク１７とＷＣ層２
ｏの間の熱膨張差が小さく、ＷＣ層２０とダイヤモンド
層２１の間に比較的大きな熱膨張差がある。こうした熱
膨張差がらワイヤを用いて前記チップ部１８を構成する
ダイヤモンド層２１のみに幅約０．３Ｍのスリット２２
を前記リード１５の位置に合致しないように形成して、
該チップ部１８°のダイヤモンド層２１を正方形に近い
形状となるように２分割している。
ルムキャリの配置状態を示す平面図、第５図（Ａ）はボ
ンディングツールの要部断面図、同図（Ｂ）は同図（Ａ
）のチップ部を示す背面図である。図中の１１’ は、
２９ピンでＡノミ極パッドが対向する二辺に集中したチ
ップサイズ約６ＭＸ１０ｍのＬＳＩチップとしてのメモ
リＩＣチップである。このＩＣチップ１１′ はワイヤ
ボンディング用でバンプは形成されておらず、Ａノパッ
ドがそのまま露出している。前記ＩＣチップｔｔ’の上
方には、フィルムキャリア１３′が配置されている。こ
のキャリア１３゛ の開口部１４に延在したＳｎめっき
されたＣｕリード１５先端には、Ａｕバンプ（図示せず
）が付着されており、該バンプが前記チップ１１°の各
Ｉｔ’パッドに合致するようになっている。前記フィル
ムキャリア１３°の開口部１４の上方には、第５図（Ａ
）に示すボンディングツール１６゛ が配置されている
。このボンディングツール１６′ は、モリブデン製の
シャンク１７を備え、該シャンク１７の先端面の凹部に
はチップ部１８゜がＡｇろう材１９を介して固定されて
いる。このチップ部１ｇ’ は、前記ろう材１９側に配
置された８ ＩＩＩ Ｘ １０ＭＸ ２．５ ｌｌ１１
１のタングステンカーバイド（ＷＣ）層２０と８ ｒｔ
ｕａ Ｘ １０１１１ Ｘ Ｏ，７Ｂ（７）焼結ダイヤ
モンド層２１から構成されている。なお、前記シャンク
１７を構成するモリブデン、ｗｃ層２ｏ及びダイヤモン
ド層２１の熱膨張係数は、モリブデン；５．４ Ｘ １
０−６／’Ｃ１Ｗ Ｃ； ５．ＯＸ １０−６／”Ｃ１
焼結ダイヤモンド； ３．ＯｘｌＯ−６／’Ｃ〜３．１
ｉ ｘｌＯ−６／’Ｃテあり、シャンク１７とＷＣ層２
ｏの間の熱膨張差が小さく、ＷＣ層２０とダイヤモンド
層２１の間に比較的大きな熱膨張差がある。こうした熱
膨張差がらワイヤを用いて前記チップ部１８を構成する
ダイヤモンド層２１のみに幅約０．３Ｍのスリット２２
を前記リード１５の位置に合致しないように形成して、
該チップ部１８°のダイヤモンド層２１を正方形に近い
形状となるように２分割している。
」一連したボンディングツール１６′ を用いて、ツー
ル温度；４７０℃、加圧力；１段目１０ｇ／バンプ、２
段目９０ｇ／バンプ、時間：１段目３秒間、２段目１秒
間、ステージ温度；１５０℃の条件にてＩＣチップ１１
′ のＡ、１１’パツドとフィルムキャリア１３′のり
−ド１５に付着したバンプ（図示せず）とのボンディン
グを行なった。その結果、全ピンの引張り強度は２５ｇ
／バンプ以上の強固な接合が得られ、かつ破断モードは
全てリード切れであった。この時、ツール１Ｂ’ のチ
ップ部１８″の各分割部における圧痕を調べたところ、
その圧痕が明瞭にわかり、かつ各分割部の全隅及び全通
ともに圧痕が認められ、チップ部１８゛ の反り発生が
大幅に軽減されていることが確認された。
ル温度；４７０℃、加圧力；１段目１０ｇ／バンプ、２
段目９０ｇ／バンプ、時間：１段目３秒間、２段目１秒
間、ステージ温度；１５０℃の条件にてＩＣチップ１１
′ のＡ、１１’パツドとフィルムキャリア１３′のり
−ド１５に付着したバンプ（図示せず）とのボンディン
グを行なった。その結果、全ピンの引張り強度は２５ｇ
／バンプ以上の強固な接合が得られ、かつ破断モードは
全てリード切れであった。この時、ツール１Ｂ’ のチ
ップ部１８″の各分割部における圧痕を調べたところ、
その圧痕が明瞭にわかり、かつ各分割部の全隅及び全通
ともに圧痕が認められ、チップ部１８゛ の反り発生が
大幅に軽減されていることが確認された。
実施例３
第６図は、本実施例３に使用するＬＳＩチップ及びフィ
ルムキャリの配置状態を示す平面図、第７図（Ａ）は前
記ボンディングツールの要部断面図、同図（Ｂ）は同図
（Ａ）のチップ部を示す背面図である。図中の１１″は
、３ｏｏビン、電極ピッチ１００．ｃｚｍ、チップサイ
ズ約１５ｍＸ１５ｍのＬＳＩチップとしてのゲートアレ
イチップである。このチップ１１”の四辺の中央には、
ピッチが０．７ ｗａｘと広い部分が形成されている。
ルムキャリの配置状態を示す平面図、第７図（Ａ）は前
記ボンディングツールの要部断面図、同図（Ｂ）は同図
（Ａ）のチップ部を示す背面図である。図中の１１″は
、３ｏｏビン、電極ピッチ１００．ｃｚｍ、チップサイ
ズ約１５ｍＸ１５ｍのＬＳＩチップとしてのゲートアレ
イチップである。このチップ１１”の四辺の中央には、
ピッチが０．７ ｗａｘと広い部分が形成されている。
また、前記チップ１１”のＡＩ電極上にはＡｕ／Ｐｔ／
ＴＩの下地金属を介して厚さ２０μｍのＡｕバンプ（図
示せず）が形成されている。前記チップ１１２の上方に
は、フィルムキャリア１３″が配置され、かつ該キャリ
ア１３”の開口部１４に延在したＳｎめっきされたＣｕ
り一ド１５先端が該チップ１１”の各バンプに合致する
ようになっている。前記フィルムキャリア１３＃の開口
部１４の上方には、第７図（Ａ）に示すボンディングツ
ール１８″が配置されている。このボンディングツール
１６”は、インコネル製のシャンク１７を備え、該シャ
ンク１７の先端面の凹部にはチップ部■８”がＡｇろう
材１９を介して固定されている。このチップ部１８”は
、前肥ろう材１９側に配置された約９ ｒｕ Ｘ １Ｂ
Ｉ！ｌ１ｌＸ ２．５皿のタングステンカーバイド（Ｗ
Ｃ）層２０と約９ ｒｍ Ｘ １８ｍ Ｘ Ｏ，７ｒｔ
ｒｘのダイヤモンドＪｉ２１から構成されている。そし
て、ワイヤを用いて前記チップ部１８”を構成するダイ
ヤモンド層２１からＷＣ層２０に亙って幅約０．５Ｂの
スリット２２を前記リード１５の位置に合致しないよう
に形成して、該チップ部１８を正方形に近い形状となる
ように４分割している。
ＴＩの下地金属を介して厚さ２０μｍのＡｕバンプ（図
示せず）が形成されている。前記チップ１１２の上方に
は、フィルムキャリア１３″が配置され、かつ該キャリ
ア１３”の開口部１４に延在したＳｎめっきされたＣｕ
り一ド１５先端が該チップ１１”の各バンプに合致する
ようになっている。前記フィルムキャリア１３＃の開口
部１４の上方には、第７図（Ａ）に示すボンディングツ
ール１８″が配置されている。このボンディングツール
１６”は、インコネル製のシャンク１７を備え、該シャ
ンク１７の先端面の凹部にはチップ部■８”がＡｇろう
材１９を介して固定されている。このチップ部１８”は
、前肥ろう材１９側に配置された約９ ｒｕ Ｘ １Ｂ
Ｉ！ｌ１ｌＸ ２．５皿のタングステンカーバイド（Ｗ
Ｃ）層２０と約９ ｒｍ Ｘ １８ｍ Ｘ Ｏ，７ｒｔ
ｒｘのダイヤモンドＪｉ２１から構成されている。そし
て、ワイヤを用いて前記チップ部１８”を構成するダイ
ヤモンド層２１からＷＣ層２０に亙って幅約０．５Ｂの
スリット２２を前記リード１５の位置に合致しないよう
に形成して、該チップ部１８を正方形に近い形状となる
ように４分割している。
上述したボンディングツール１６を用いて、ツール温度
；５００℃、加圧力；７０９／バンプ、時間；０．５秒
間の条件にてゲートアレイチップ１１″のバンプとフィ
ルムキャリア１３″のリード１５とのボンディングを行
なった。その結果、全ビンの引張り強度は全てリード破
断てあった。この時、ツール１８”のチップ部１８″の
各分割部における圧痕を調べたところ、その圧痕が明瞭
にわかり、かつ各分割部の全隅及び全通ともに圧痕が認
められ、チップ部１８“の反り発生が大幅に軽減されて
いることが確認された。
；５００℃、加圧力；７０９／バンプ、時間；０．５秒
間の条件にてゲートアレイチップ１１″のバンプとフィ
ルムキャリア１３″のリード１５とのボンディングを行
なった。その結果、全ビンの引張り強度は全てリード破
断てあった。この時、ツール１８”のチップ部１８″の
各分割部における圧痕を調べたところ、その圧痕が明瞭
にわかり、かつ各分割部の全隅及び全通ともに圧痕が認
められ、チップ部１８“の反り発生が大幅に軽減されて
いることが確認された。
［発明の効果］
以上詳述した如く、本発明によればシャンク先端に取付
けられるチップ部を構成する少なくとも上層側のダイヤ
モンド又はセラミックスを含む層に１又は２つ以上のス
リットを設けて分割した構成のボンディングツールを備
えることによって、ＬＳＩチップの大型に対応して該チ
ップ部のサイズが大きくなっても加熱時での該チップ部
の反り発生を抑制でき、ひいては大型のＬＳＩチップと
フィルムキャリとを極めて良好にボンディングを達成し
得るボンディング装置を提供できる。
けられるチップ部を構成する少なくとも上層側のダイヤ
モンド又はセラミックスを含む層に１又は２つ以上のス
リットを設けて分割した構成のボンディングツールを備
えることによって、ＬＳＩチップの大型に対応して該チ
ップ部のサイズが大きくなっても加熱時での該チップ部
の反り発生を抑制でき、ひいては大型のＬＳＩチップと
フィルムキャリとを極めて良好にボンディングを達成し
得るボンディング装置を提供できる。
第１図は本実施例１のボンディング前のＬＳＩチップ、
フィルムキャリア及びボンディングツールの配置状態を
示す部分断面図、第２図は前記フィルムキャリ及びＬＳ
Ｉチップの平面図、第３図（Ａ）は前記ボンディングツ
ールの要部断面図、同図（Ｂ）は同図（Ａ）のチップ部
を示す背面図、第４図は本実施例２に使用するＬＳＩチ
ップ及びフィルムキャリの配置状態を示す平面図、第５
図（Ａ）はボンディングツールの要部断面図、同図（Ｂ
）は同図（Ａ）のチップ部を示す背面図、第６図は本実
施例３に使用するＬＳＩチップ及びフィルムキャリの配
置状態を示す平面図、第７図（Ａ）は前記ボンディング
ツールの要部断面図、同図（Ｂ）は同図（Ａ）のチップ
部を示す背面図、第８図はボンディング前のＬＳＩチッ
プ、フィルムキャリア及びボンディングツールの配置状
態を示す部分断面図、第９図は第８図のボンディングツ
ールの要部断面図、第９図（Ａ）は従来の小型ＬＳＩチ
ップに対応して用いられるボンディングツールの正面図
、同図（Ｂ）は同図（Ａ）のツールによるボンディング
後のチップ部の圧痕を示す平面図、第４図（Ａ）は従来
の大型ＬＳＩチップに対応して用いられるボンディング
ツールの正面図、同図（Ｂ）は同図（Ａ）のツールによ
るボンディング後のチップ部の圧痕を示す平面図である
。 １１、１１° １１”・・・ＬＳＩチップ、１３．１
３° １３”・・・フィルムキャリア、１５・・・Ｃ
ｕ リード、１１３．１Ｂ’１６″・・・ボンディング
ツール、１７・・・シャンク、１８．１８°、１８”・
・・チップ部、２０・・・ＷＣ層、２１・・・ダイヤモ
ンド層、２２・・・スリット。 出願人代理人 弁理士 鈴江武彦 第 図 第 図 第 図 第 図 （Ａ） （Ｂ） 絹 惰 図 （Ａ） （Ｂ） 第 図 第 図 （Ａ） 第 １゜ （Ａ） 第 園→ （Ｂ） 図 図 （Ｂ）
フィルムキャリア及びボンディングツールの配置状態を
示す部分断面図、第２図は前記フィルムキャリ及びＬＳ
Ｉチップの平面図、第３図（Ａ）は前記ボンディングツ
ールの要部断面図、同図（Ｂ）は同図（Ａ）のチップ部
を示す背面図、第４図は本実施例２に使用するＬＳＩチ
ップ及びフィルムキャリの配置状態を示す平面図、第５
図（Ａ）はボンディングツールの要部断面図、同図（Ｂ
）は同図（Ａ）のチップ部を示す背面図、第６図は本実
施例３に使用するＬＳＩチップ及びフィルムキャリの配
置状態を示す平面図、第７図（Ａ）は前記ボンディング
ツールの要部断面図、同図（Ｂ）は同図（Ａ）のチップ
部を示す背面図、第８図はボンディング前のＬＳＩチッ
プ、フィルムキャリア及びボンディングツールの配置状
態を示す部分断面図、第９図は第８図のボンディングツ
ールの要部断面図、第９図（Ａ）は従来の小型ＬＳＩチ
ップに対応して用いられるボンディングツールの正面図
、同図（Ｂ）は同図（Ａ）のツールによるボンディング
後のチップ部の圧痕を示す平面図、第４図（Ａ）は従来
の大型ＬＳＩチップに対応して用いられるボンディング
ツールの正面図、同図（Ｂ）は同図（Ａ）のツールによ
るボンディング後のチップ部の圧痕を示す平面図である
。 １１、１１° １１”・・・ＬＳＩチップ、１３．１
３° １３”・・・フィルムキャリア、１５・・・Ｃ
ｕ リード、１１３．１Ｂ’１６″・・・ボンディング
ツール、１７・・・シャンク、１８．１８°、１８”・
・・チップ部、２０・・・ＷＣ層、２１・・・ダイヤモ
ンド層、２２・・・スリット。 出願人代理人 弁理士 鈴江武彦 第 図 第 図 第 図 第 図 （Ａ） （Ｂ） 絹 惰 図 （Ａ） （Ｂ） 第 図 第 図 （Ａ） 第 １゜ （Ａ） 第 園→ （Ｂ） 図 図 （Ｂ）
Claims (1)
- 半導体素子のアルミニウム電極と有機樹脂フィルム上に
配線パターンが形成されたＴＡＢ用フィルムキャリアの
リードとの間にバンプが存在する状態にてボンディング
ツール先端のチップ部で熱圧着することにより前記電極
とリードとを接続するボンディング装置において、前記
ボンディングツールのチップ部は前記リードと接する側
が複数に分割されたダイヤモンド又はセラミックス層で
下層が超硬合金からなることを特徴とするボンディング
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63280638A JPH02126647A (ja) | 1988-11-07 | 1988-11-07 | ボンディング装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63280638A JPH02126647A (ja) | 1988-11-07 | 1988-11-07 | ボンディング装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02126647A true JPH02126647A (ja) | 1990-05-15 |
Family
ID=17627845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63280638A Pending JPH02126647A (ja) | 1988-11-07 | 1988-11-07 | ボンディング装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02126647A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0425138A (ja) * | 1990-05-18 | 1992-01-28 | Sumitomo Electric Ind Ltd | ボンディングツール |
| US5653376A (en) * | 1994-03-31 | 1997-08-05 | Sumitomo Electric Industries, Inc. | High strength bonding tool and a process for the production of the same |
-
1988
- 1988-11-07 JP JP63280638A patent/JPH02126647A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0425138A (ja) * | 1990-05-18 | 1992-01-28 | Sumitomo Electric Ind Ltd | ボンディングツール |
| US5653376A (en) * | 1994-03-31 | 1997-08-05 | Sumitomo Electric Industries, Inc. | High strength bonding tool and a process for the production of the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4817892B2 (ja) | 半導体装置 | |
| JPS5839048A (ja) | フレキシブル領域接着テ−プ | |
| JPS59151443A (ja) | 半導体装置 | |
| JP2000100851A (ja) | 半導体部品及びその製造方法、半導体部品の実装構造及びその実装方法 | |
| JPH0357618B2 (ja) | ||
| TWI233188B (en) | Quad flat no-lead package structure and manufacturing method thereof | |
| US6664138B2 (en) | Method for fabricating a circuit device | |
| US6586829B1 (en) | Ball grid array package | |
| JP2003508898A (ja) | マイクロビームアセンブリおよび集積回路と基板との内部連結方法 | |
| JP2001338932A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH04154136A (ja) | ベアチップの実装方法 | |
| JPH02126647A (ja) | ボンディング装置 | |
| JPH0555635A (ja) | 電子部品のフリツプチツプ接続構造 | |
| JPH0558657B2 (ja) | ||
| US5483105A (en) | Module input-output pad having stepped set-back | |
| JP2000012733A (ja) | パッケージ型半導体装置 | |
| JPS63168028A (ja) | 微細接続構造 | |
| JP3397045B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0469427B2 (ja) | ||
| JPS63136537A (ja) | 半導体用テ−プ状リ−ド | |
| JPS6080230A (ja) | 半導体装置およびその製法 | |
| JP2822506B2 (ja) | 半導体装置の製造方法 | |
| JPS5824014B2 (ja) | 実装体の製造方法 | |
| WO1999065076A1 (en) | Semiconductor device and method for manufacturing the same | |
| TW448521B (en) | Electroless plating method |