JPH02126647A - ボンディング装置 - Google Patents
ボンディング装置Info
- Publication number
- JPH02126647A JPH02126647A JP63280638A JP28063888A JPH02126647A JP H02126647 A JPH02126647 A JP H02126647A JP 63280638 A JP63280638 A JP 63280638A JP 28063888 A JP28063888 A JP 28063888A JP H02126647 A JPH02126647 A JP H02126647A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- chip
- bonding
- diamond
- bonding tool
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910003460 diamond Inorganic materials 0.000 claims abstract description 31
- 239000010432 diamond Substances 0.000 claims abstract description 31
- 239000000919 ceramic Substances 0.000 claims abstract description 11
- 239000004065 semiconductor Substances 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 239000011347 resin Substances 0.000 claims description 2
- 229920005989 resin Polymers 0.000 claims description 2
- 239000000463 material Substances 0.000 abstract description 9
- 238000005219 brazing Methods 0.000 abstract description 8
- 238000010438 heat treatment Methods 0.000 abstract description 7
- 229910001026 inconel Inorganic materials 0.000 abstract description 7
- UONOETXJSWQNOL-UHFFFAOYSA-N tungsten carbide Chemical compound [W+]#[C-] UONOETXJSWQNOL-UHFFFAOYSA-N 0.000 abstract description 7
- 229910000601 superalloy Inorganic materials 0.000 abstract 1
- 238000000034 method Methods 0.000 description 13
- 238000007373 indentation Methods 0.000 description 10
- 239000011295 pitch Substances 0.000 description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 239000010953 base metal Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 229910015363 Au—Sn Inorganic materials 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は、半導体素子の電極とTAB用フィルムキャリ
アのリードとをバンプを介して接続するためのボンディ
ング装置に関する。
アのリードとをバンプを介して接続するためのボンディ
ング装置に関する。
(従来の技術)
近年、電子機器は液晶TV、ICカード、カード電卓、
ラジオにみられるように、軽薄短小化が進み、内蔵され
るLSI等の半導体チップは高密度、高集積化が進めら
れている。また、LSIでは高集積化に伴い、チップの
大型化、I10数の増大化、電極ピッチ間の縮小化の傾
向にある。
ラジオにみられるように、軽薄短小化が進み、内蔵され
るLSI等の半導体チップは高密度、高集積化が進めら
れている。また、LSIでは高集積化に伴い、チップの
大型化、I10数の増大化、電極ピッチ間の縮小化の傾
向にある。
ところで、上記要求を満たすための半導体装法は薄型化
と高密度化(多I10化、狭電極ピッチ化、チップの大
型化)の方向へ展開されている。
と高密度化(多I10化、狭電極ピッチ化、チップの大
型化)の方向へ展開されている。
かかる実装法の中でワイヤボンディング法は、LSIの
Aノミ極と外部配線パターンとに夫々25〜30μmφ
のAuワイヤをキャピラリを用いて移動、熱圧着してA
u合金を形成することにより接続する技術であり、自動
化装置の普及、ボンディング装置の汎用性等から広く使
用されている。しかしながら、ワイヤボンディング法は
ワイヤが円弧状のループを描くことから薄型化が難しく
、しかもキャピラリによりボンディングするために電極
ピッチが狭くとなると隣接するボンディング済みのAu
ワイヤがボンディングの妨げとなって狭ピッチ化に対応
できない。更に1ビンずつボンディングしていくため、
多ピン/LSIに対して時間がかかったり、ボンディン
グ不良の場合にりペアができない等の多くの問題がある
。
Aノミ極と外部配線パターンとに夫々25〜30μmφ
のAuワイヤをキャピラリを用いて移動、熱圧着してA
u合金を形成することにより接続する技術であり、自動
化装置の普及、ボンディング装置の汎用性等から広く使
用されている。しかしながら、ワイヤボンディング法は
ワイヤが円弧状のループを描くことから薄型化が難しく
、しかもキャピラリによりボンディングするために電極
ピッチが狭くとなると隣接するボンディング済みのAu
ワイヤがボンディングの妨げとなって狭ピッチ化に対応
できない。更に1ビンずつボンディングしていくため、
多ピン/LSIに対して時間がかかったり、ボンディン
グ不良の場合にりペアができない等の多くの問題がある
。
このようなことからワイヤレスボンディング方式が注目
され、実用化されている。ワイヤレスボンディング方式
は、TAB方式やフリップチップ方式が代表的に知られ
ているが、フリップチップ方式はボンディングが難しく
、はんだバンプの形成も困難となる。これに対し、TA
B方式はこれまでにカード電卓やカードラジオ等に採用
され、実験データも多く、ボンディング装置も製造され
て早くから導入されるに至っている。
され、実用化されている。ワイヤレスボンディング方式
は、TAB方式やフリップチップ方式が代表的に知られ
ているが、フリップチップ方式はボンディングが難しく
、はんだバンプの形成も困難となる。これに対し、TA
B方式はこれまでにカード電卓やカードラジオ等に採用
され、実験データも多く、ボンディング装置も製造され
て早くから導入されるに至っている。
TAB方式とは、T ape A utoa+atcd
B onding方式の略で、第8図に示すように
長尺の有機フィルム(ポリイミド、ガラスエポキシなど
)■上にCuからなる配線パターンを形成し、フィルム
lの開口部2に延在させたCuパターンリード3の先端
をLSI4のAノミ極上に形成されたバンプ(金属突起
物)5に位置合せし、ボンディング装置に設けられた4
00〜500℃に加熱されたボンディングツール6によ
り70〜100 g /バンプの圧力にて0.5〜2.
0秒間Cuパターンリード3の先端の上からバンプ5に
押しあてそれらを熱圧着して接続するものである。この
時の加熱温度、加圧力及び加圧時間の条件は、リードや
バンプの材料等により適宜選定される。
B onding方式の略で、第8図に示すように
長尺の有機フィルム(ポリイミド、ガラスエポキシなど
)■上にCuからなる配線パターンを形成し、フィルム
lの開口部2に延在させたCuパターンリード3の先端
をLSI4のAノミ極上に形成されたバンプ(金属突起
物)5に位置合せし、ボンディング装置に設けられた4
00〜500℃に加熱されたボンディングツール6によ
り70〜100 g /バンプの圧力にて0.5〜2.
0秒間Cuパターンリード3の先端の上からバンプ5に
押しあてそれらを熱圧着して接続するものである。この
時の加熱温度、加圧力及び加圧時間の条件は、リードや
バンプの材料等により適宜選定される。
上記バンプは、通常、Auで形成されており、Af電極
上に蒸着法又はスパッタ法により形成された下地金属膜
を介してフォトリソグラフィ技術により形成される。下
地金属膜は、AI!電極と密着性をもっTj Crな
どの最下層と、Au/AJ間のバリア効果をもつNiな
どの層と、Auめっきの密着性を高めるためのPt 、
Au層等からなる。
上に蒸着法又はスパッタ法により形成された下地金属膜
を介してフォトリソグラフィ技術により形成される。下
地金属膜は、AI!電極と密着性をもっTj Crな
どの最下層と、Au/AJ間のバリア効果をもつNiな
どの層と、Auめっきの密着性を高めるためのPt 、
Au層等からなる。
前記フィルムキャリア上のCu リードは、通常、0.
4μm程度のSnめっきが施されており、LSIのAI
!電極上のAuバンプとボンディングツールによる熱圧
着によりAu−Sn合金を作って接合される。
4μm程度のSnめっきが施されており、LSIのAI
!電極上のAuバンプとボンディングツールによる熱圧
着によりAu−Sn合金を作って接合される。
前記ボンディング装置のボンディングツールは、従来、
第9図に示すように本体部(シャンク)7の先端面の凹
部に予め一体化された超硬合金層8及びダイヤモンド層
(又はセラミックス層)9からなるチップ部を該超硬合
金層8がシャンク7側に位置するようにAg等のろう材
IOを介して接合、固定した構造になっている。なお、
前記チップ部はLSIチップの大きさに対応する形状を
有し、DeBeers社のシンダイトやGE社のコンパ
ックスなどが知られている。
第9図に示すように本体部(シャンク)7の先端面の凹
部に予め一体化された超硬合金層8及びダイヤモンド層
(又はセラミックス層)9からなるチップ部を該超硬合
金層8がシャンク7側に位置するようにAg等のろう材
IOを介して接合、固定した構造になっている。なお、
前記チップ部はLSIチップの大きさに対応する形状を
有し、DeBeers社のシンダイトやGE社のコンパ
ックスなどが知られている。
上述したボンディングツールによるフィルムキャリアの
CuリードとLSIのバンプとの接合において、該LS
Iのピン数が100ビン程度、チップサイズがl10m
X1O程度である場合、前記ツールとしては第10図(
A)に示すチップ部を有するものが使用され、このツー
ル6のチップ部によりボンディング時を行なうとフィル
ムキャリアのCuリードとLSIのバンプとを良好に接
合できる。これは、ボンディング後において同図(B)
に示すようにLSIチップのバンプに対応してチップ部
のダイヤモンド層9に−様な圧痕(斜線で示す部分)を
現われることから明らかである。しかしながら、近年の
LSIの高集積化に伴い、特にメモリやゲートアレイな
どではチップサイズが一辺15m以上と大型化してくる
と、ボンディング不良を起こすことがある。これは、L
SIのチップサイズに対応してボンディングツール先端
のチップ部のサイズが大きくなるため、該ツールを高温
にすると前述した第9図に示すシャンク7とチップ部を
構成する超硬合金層8との熱膨張差やチップ部を構成す
るダイヤモンド層9と超硬合金層8との熱膨張差により
該チップ部に凹状の大きな反りが発生するためである。
CuリードとLSIのバンプとの接合において、該LS
Iのピン数が100ビン程度、チップサイズがl10m
X1O程度である場合、前記ツールとしては第10図(
A)に示すチップ部を有するものが使用され、このツー
ル6のチップ部によりボンディング時を行なうとフィル
ムキャリアのCuリードとLSIのバンプとを良好に接
合できる。これは、ボンディング後において同図(B)
に示すようにLSIチップのバンプに対応してチップ部
のダイヤモンド層9に−様な圧痕(斜線で示す部分)を
現われることから明らかである。しかしながら、近年の
LSIの高集積化に伴い、特にメモリやゲートアレイな
どではチップサイズが一辺15m以上と大型化してくる
と、ボンディング不良を起こすことがある。これは、L
SIのチップサイズに対応してボンディングツール先端
のチップ部のサイズが大きくなるため、該ツールを高温
にすると前述した第9図に示すシャンク7とチップ部を
構成する超硬合金層8との熱膨張差やチップ部を構成す
るダイヤモンド層9と超硬合金層8との熱膨張差により
該チップ部に凹状の大きな反りが発生するためである。
即ち、第11図(A)に示すようにチップ部の大きいボ
ンディングツール6を用いてフィルムキャリアのCuリ
ードとLSIのバンプとの接合を行なうと、該チップ部
に発生した凹状の大きな反りによりLSIチップの各コ
ーナ部に強い圧力が加わり、各コーナ部間のチップ外周
のバンプには充分な圧力を加えることがてきず、接合不
良を生じる。これは、ボンディング後において同図(B
)に示すようにチップ部のダイヤモンド層9のコーナ部
のみにしか圧痕(斜線で示す部分)を現われるないこと
から明らかである。こうした接合不良を解消するために
更に高い圧力でボンディングを行なうと、LSIチップ
へのダメージ、リードの変形又はリードのエツジタッチ
等の別の問題が起こり歩留りの低下を招く。
ンディングツール6を用いてフィルムキャリアのCuリ
ードとLSIのバンプとの接合を行なうと、該チップ部
に発生した凹状の大きな反りによりLSIチップの各コ
ーナ部に強い圧力が加わり、各コーナ部間のチップ外周
のバンプには充分な圧力を加えることがてきず、接合不
良を生じる。これは、ボンディング後において同図(B
)に示すようにチップ部のダイヤモンド層9のコーナ部
のみにしか圧痕(斜線で示す部分)を現われるないこと
から明らかである。こうした接合不良を解消するために
更に高い圧力でボンディングを行なうと、LSIチップ
へのダメージ、リードの変形又はリードのエツジタッチ
等の別の問題が起こり歩留りの低下を招く。
(発明が解決しようとする問題点)
本発明は、上記従来の課題を解決するためになされたも
ので、LSIチップの大型に対応してシャンク先端のチ
ップ部のサイズが大きくなっても加熱時での該チップ部
の反り発生を抑制して良好なボンディングを達成し得る
ボンディング装置を提供しようとするものである。
ので、LSIチップの大型に対応してシャンク先端のチ
ップ部のサイズが大きくなっても加熱時での該チップ部
の反り発生を抑制して良好なボンディングを達成し得る
ボンディング装置を提供しようとするものである。
[発明の構成]
(問題点を解決するための手段)
本発明は、半導体素子のアルミニウム電極と有機樹脂フ
ィルム上に配線パターンが形成されたTAB用フィルム
キャリアのリードとの間にバンプが存在する状態にてボ
ンディングツール先端のチップ部で熱圧着することによ
り前記電極とリードとをバンプを介して接続するボンデ
ィング装置において、前記ボンディングツールのチップ
部は前記リードと接するダイヤモンド又はセラミックス
層と超硬合金層とからなり、かつ少なくとも前記ダイヤ
モンド又はセラミックス層に1つ又は2つ以上のスリッ
トを設けて複数分割したことを特徴とするボンディング
装置である。
ィルム上に配線パターンが形成されたTAB用フィルム
キャリアのリードとの間にバンプが存在する状態にてボ
ンディングツール先端のチップ部で熱圧着することによ
り前記電極とリードとをバンプを介して接続するボンデ
ィング装置において、前記ボンディングツールのチップ
部は前記リードと接するダイヤモンド又はセラミックス
層と超硬合金層とからなり、かつ少なくとも前記ダイヤ
モンド又はセラミックス層に1つ又は2つ以上のスリッ
トを設けて複数分割したことを特徴とするボンディング
装置である。
上記ボンディングツールの本体部(シャンク)は、例え
ばインコネル、モリブデン等により形成される。
ばインコネル、モリブデン等により形成される。
上記スリットの深さに関しては、加熱時でのチップ部の
反り発生を抑制する観点からシャンクと超硬合金層との
熱膨張差を考慮して設定することが望ましい。即ち、シ
ャンクと超硬合金の熱膨張差が近似している場合には、
チップ部の上層側のダイヤモンド又はセラミックス層に
スリットを設けて該層のみを分割する。但し、この場合
でも超硬合金に亙ってスリットを設けてもよい。これに
対し、シャンクと超硬合金の熱膨張差が大きい場合には
、チップ全て、つまりダイヤモンド又はセラミックス層
から超硬合金層に亙ってスリットを設けて該チップ部を
分割する。なお、分割されたチップ部はAg等のろう材
よりシャンク先端に固定される。
反り発生を抑制する観点からシャンクと超硬合金層との
熱膨張差を考慮して設定することが望ましい。即ち、シ
ャンクと超硬合金の熱膨張差が近似している場合には、
チップ部の上層側のダイヤモンド又はセラミックス層に
スリットを設けて該層のみを分割する。但し、この場合
でも超硬合金に亙ってスリットを設けてもよい。これに
対し、シャンクと超硬合金の熱膨張差が大きい場合には
、チップ全て、つまりダイヤモンド又はセラミックス層
から超硬合金層に亙ってスリットを設けて該チップ部を
分割する。なお、分割されたチップ部はAg等のろう材
よりシャンク先端に固定される。
上記スリットの位置に関しては、接合すべきフィルムキ
ャリアのリードの箇所と合致しないようにする必要があ
る。
ャリアのリードの箇所と合致しないようにする必要があ
る。
上記スリットを設けることにより分割されたチップ部は
、できるだけ正方形に近く、かつ左右、前後対称とする
ことが望ましい。
、できるだけ正方形に近く、かつ左右、前後対称とする
ことが望ましい。
上記スリットの形成は、例えばシャンクにチップ部を固
定した後にワイヤなどを使用して行なうことが望ましい
。
定した後にワイヤなどを使用して行なうことが望ましい
。
(作用)
本発明によれば、ボンディングツールのチップ部はリー
ドと接する側のダイヤモンド又はセラミックス層と下層
の超硬合金層とからなり、かつ少なくともダイヤモンド
又はセラミックス層に1つもしくは2つ以上のスリット
を設けて複数分割した構造にすることによって、LSI
チップの大型化に対応して該チップ部のサイズが大型化
しても加熱時でのチップ部の凹状の反り発生を抑制でき
る。その結果、かかるボンディングツールのチップ部に
よるフィルムキャリアのCuリードと大型のLSIのバ
ンプとのボンディングに際して、該LSIのバンプに一
様かつ均一な圧力を加えることができるため、全てのフ
ィルムキャリアのCuリードと大型のLSIのバンプと
を良好に接合することができる。
ドと接する側のダイヤモンド又はセラミックス層と下層
の超硬合金層とからなり、かつ少なくともダイヤモンド
又はセラミックス層に1つもしくは2つ以上のスリット
を設けて複数分割した構造にすることによって、LSI
チップの大型化に対応して該チップ部のサイズが大型化
しても加熱時でのチップ部の凹状の反り発生を抑制でき
る。その結果、かかるボンディングツールのチップ部に
よるフィルムキャリアのCuリードと大型のLSIのバ
ンプとのボンディングに際して、該LSIのバンプに一
様かつ均一な圧力を加えることができるため、全てのフ
ィルムキャリアのCuリードと大型のLSIのバンプと
を良好に接合することができる。
(実施例)
以下、本発明の実施例を図面を参照して説明する。
実施例1
第1図は、本実施例1のボンディング前のLSIチップ
、フィルムキャリア及びボンディングツールの配置状態
を示す部分断面図、第2図は前記フィルムキャリ及びL
SIチップの平面図、i3図(A)は前記ボンディング
ツールの要部断面図、同図CB)は同図(A)のチップ
部を示す背面図である。図中の11は、28ピン、チッ
プサイズ約9IIIIX1[iMのLSIチップとして
のメモリICチップである。このICチップ11のAI
電極上には、Au/Pt/TIの下地金属を介して厚さ
20μmのAuバンプ12が形成されている。前記IC
チップ11の上方には、フィルムキャリア13が配置さ
れ、かつ該キャリア13の開口部14に延在したSnめ
っきされたCuリード15先端が該チップ11の各バン
プ12に合致するようになっている。前記フィルムキャ
リア13の開口部14の上方にはボンディングツール1
Bが配置されている。このボンディングツール1Bは、
インコネル製のシャンク17を備え、該シャンク17の
先端面の四部にはチップ部18がAgろう材19を介し
て固定されている。このチップ部18は、前記ろう材1
9側に配置された約9 ru X 16m X 2.5
rttxのタングステンカーバイド(WC)層20と
約9 m X IBau X O,7Bのダイヤモンド
IW21から構成されている。なお、前記シャンク17
を構成するインコネル、WC層20及びダイヤモンド層
21の熱膨張係数は、インコネル・1B、OX 10−
6/ ”C1W C、5,OX 10−6/’C1焼結
ダイヤモンド; 3.OX 10−6/ ”C:〜3.
8 X 10−6/ ’Cであり、シャンク17とWC
層21の間には比較的大きな熱膨張差がある。こうした
熱膨張差からワイヤを用いて前記チップ部18を構成す
るダイヤモンド層21からWC層20に亙って幅約0.
511ffiのスリット22を前記リード15の位置に
合致しないように形成して、該チップ部18を正方形に
近い形状となるように8分割している。
、フィルムキャリア及びボンディングツールの配置状態
を示す部分断面図、第2図は前記フィルムキャリ及びL
SIチップの平面図、i3図(A)は前記ボンディング
ツールの要部断面図、同図CB)は同図(A)のチップ
部を示す背面図である。図中の11は、28ピン、チッ
プサイズ約9IIIIX1[iMのLSIチップとして
のメモリICチップである。このICチップ11のAI
電極上には、Au/Pt/TIの下地金属を介して厚さ
20μmのAuバンプ12が形成されている。前記IC
チップ11の上方には、フィルムキャリア13が配置さ
れ、かつ該キャリア13の開口部14に延在したSnめ
っきされたCuリード15先端が該チップ11の各バン
プ12に合致するようになっている。前記フィルムキャ
リア13の開口部14の上方にはボンディングツール1
Bが配置されている。このボンディングツール1Bは、
インコネル製のシャンク17を備え、該シャンク17の
先端面の四部にはチップ部18がAgろう材19を介し
て固定されている。このチップ部18は、前記ろう材1
9側に配置された約9 ru X 16m X 2.5
rttxのタングステンカーバイド(WC)層20と
約9 m X IBau X O,7Bのダイヤモンド
IW21から構成されている。なお、前記シャンク17
を構成するインコネル、WC層20及びダイヤモンド層
21の熱膨張係数は、インコネル・1B、OX 10−
6/ ”C1W C、5,OX 10−6/’C1焼結
ダイヤモンド; 3.OX 10−6/ ”C:〜3.
8 X 10−6/ ’Cであり、シャンク17とWC
層21の間には比較的大きな熱膨張差がある。こうした
熱膨張差からワイヤを用いて前記チップ部18を構成す
るダイヤモンド層21からWC層20に亙って幅約0.
511ffiのスリット22を前記リード15の位置に
合致しないように形成して、該チップ部18を正方形に
近い形状となるように8分割している。
上述したボンディングツール16を用いて、ツール温度
;500℃、加圧力; 809 /バンプ、時間;1秒
間の条件にてICチップ11のバンプ12とフィルムキ
ャリア13のリード15とのボンディングを行なった。
;500℃、加圧力; 809 /バンプ、時間;1秒
間の条件にてICチップ11のバンプ12とフィルムキ
ャリア13のリード15とのボンディングを行なった。
その結果、全ピンの引張り強度は309/バンプ以上の
強固な接合が得られ、かつ破断モードは全てリード切れ
であった。この時のツール16のチップ部18の各分割
部における圧痕を調べたところ、その圧痕が明瞭にわか
り、かつ各分割部の全隅及び全辺ともに圧痕が認められ
、チ、yプ部18の反り発生が大幅に軽減されているこ
とが確認された。
強固な接合が得られ、かつ破断モードは全てリード切れ
であった。この時のツール16のチップ部18の各分割
部における圧痕を調べたところ、その圧痕が明瞭にわか
り、かつ各分割部の全隅及び全辺ともに圧痕が認められ
、チ、yプ部18の反り発生が大幅に軽減されているこ
とが確認された。
実施例2
第4図は、本実施例2に使用するLSIチップ及びフィ
ルムキャリの配置状態を示す平面図、第5図(A)はボ
ンディングツールの要部断面図、同図(B)は同図(A
)のチップ部を示す背面図である。図中の11’ は、
29ピンでAノミ極パッドが対向する二辺に集中したチ
ップサイズ約6MX10mのLSIチップとしてのメモ
リICチップである。このICチップ11′ はワイヤ
ボンディング用でバンプは形成されておらず、Aノパッ
ドがそのまま露出している。前記ICチップtt’の上
方には、フィルムキャリア13′が配置されている。こ
のキャリア13゛ の開口部14に延在したSnめっき
されたCuリード15先端には、Auバンプ(図示せず
)が付着されており、該バンプが前記チップ11°の各
It’パッドに合致するようになっている。前記フィル
ムキャリア13°の開口部14の上方には、第5図(A
)に示すボンディングツール16゛ が配置されている
。このボンディングツール16′ は、モリブデン製の
シャンク17を備え、該シャンク17の先端面の凹部に
はチップ部18゜がAgろう材19を介して固定されて
いる。このチップ部1g’ は、前記ろう材19側に配
置された8 III X 10MX 2.5 ll11
1のタングステンカーバイド(WC)層20と8 rt
ua X 10111 X O,7B(7)焼結ダイヤ
モンド層21から構成されている。なお、前記シャンク
17を構成するモリブデン、wc層2o及びダイヤモン
ド層21の熱膨張係数は、モリブデン;5.4 X 1
0−6/’C1W C; 5.OX 10−6/”C1
焼結ダイヤモンド; 3.OxlO−6/’C〜3.1
i xlO−6/’Cテあり、シャンク17とWC層2
oの間の熱膨張差が小さく、WC層20とダイヤモンド
層21の間に比較的大きな熱膨張差がある。こうした熱
膨張差がらワイヤを用いて前記チップ部18を構成する
ダイヤモンド層21のみに幅約0.3Mのスリット22
を前記リード15の位置に合致しないように形成して、
該チップ部18°のダイヤモンド層21を正方形に近い
形状となるように2分割している。
ルムキャリの配置状態を示す平面図、第5図(A)はボ
ンディングツールの要部断面図、同図(B)は同図(A
)のチップ部を示す背面図である。図中の11’ は、
29ピンでAノミ極パッドが対向する二辺に集中したチ
ップサイズ約6MX10mのLSIチップとしてのメモ
リICチップである。このICチップ11′ はワイヤ
ボンディング用でバンプは形成されておらず、Aノパッ
ドがそのまま露出している。前記ICチップtt’の上
方には、フィルムキャリア13′が配置されている。こ
のキャリア13゛ の開口部14に延在したSnめっき
されたCuリード15先端には、Auバンプ(図示せず
)が付着されており、該バンプが前記チップ11°の各
It’パッドに合致するようになっている。前記フィル
ムキャリア13°の開口部14の上方には、第5図(A
)に示すボンディングツール16゛ が配置されている
。このボンディングツール16′ は、モリブデン製の
シャンク17を備え、該シャンク17の先端面の凹部に
はチップ部18゜がAgろう材19を介して固定されて
いる。このチップ部1g’ は、前記ろう材19側に配
置された8 III X 10MX 2.5 ll11
1のタングステンカーバイド(WC)層20と8 rt
ua X 10111 X O,7B(7)焼結ダイヤ
モンド層21から構成されている。なお、前記シャンク
17を構成するモリブデン、wc層2o及びダイヤモン
ド層21の熱膨張係数は、モリブデン;5.4 X 1
0−6/’C1W C; 5.OX 10−6/”C1
焼結ダイヤモンド; 3.OxlO−6/’C〜3.1
i xlO−6/’Cテあり、シャンク17とWC層2
oの間の熱膨張差が小さく、WC層20とダイヤモンド
層21の間に比較的大きな熱膨張差がある。こうした熱
膨張差がらワイヤを用いて前記チップ部18を構成する
ダイヤモンド層21のみに幅約0.3Mのスリット22
を前記リード15の位置に合致しないように形成して、
該チップ部18°のダイヤモンド層21を正方形に近い
形状となるように2分割している。
」一連したボンディングツール16′ を用いて、ツー
ル温度;470℃、加圧力;1段目10g/バンプ、2
段目90g/バンプ、時間:1段目3秒間、2段目1秒
間、ステージ温度;150℃の条件にてICチップ11
′ のA、11’パツドとフィルムキャリア13′のり
−ド15に付着したバンプ(図示せず)とのボンディン
グを行なった。その結果、全ピンの引張り強度は25g
/バンプ以上の強固な接合が得られ、かつ破断モードは
全てリード切れであった。この時、ツール1B’ のチ
ップ部18″の各分割部における圧痕を調べたところ、
その圧痕が明瞭にわかり、かつ各分割部の全隅及び全通
ともに圧痕が認められ、チップ部18゛ の反り発生が
大幅に軽減されていることが確認された。
ル温度;470℃、加圧力;1段目10g/バンプ、2
段目90g/バンプ、時間:1段目3秒間、2段目1秒
間、ステージ温度;150℃の条件にてICチップ11
′ のA、11’パツドとフィルムキャリア13′のり
−ド15に付着したバンプ(図示せず)とのボンディン
グを行なった。その結果、全ピンの引張り強度は25g
/バンプ以上の強固な接合が得られ、かつ破断モードは
全てリード切れであった。この時、ツール1B’ のチ
ップ部18″の各分割部における圧痕を調べたところ、
その圧痕が明瞭にわかり、かつ各分割部の全隅及び全通
ともに圧痕が認められ、チップ部18゛ の反り発生が
大幅に軽減されていることが確認された。
実施例3
第6図は、本実施例3に使用するLSIチップ及びフィ
ルムキャリの配置状態を示す平面図、第7図(A)は前
記ボンディングツールの要部断面図、同図(B)は同図
(A)のチップ部を示す背面図である。図中の11″は
、3ooビン、電極ピッチ100.czm、チップサイ
ズ約15mX15mのLSIチップとしてのゲートアレ
イチップである。このチップ11”の四辺の中央には、
ピッチが0.7 waxと広い部分が形成されている。
ルムキャリの配置状態を示す平面図、第7図(A)は前
記ボンディングツールの要部断面図、同図(B)は同図
(A)のチップ部を示す背面図である。図中の11″は
、3ooビン、電極ピッチ100.czm、チップサイ
ズ約15mX15mのLSIチップとしてのゲートアレ
イチップである。このチップ11”の四辺の中央には、
ピッチが0.7 waxと広い部分が形成されている。
また、前記チップ11”のAI電極上にはAu/Pt/
TIの下地金属を介して厚さ20μmのAuバンプ(図
示せず)が形成されている。前記チップ112の上方に
は、フィルムキャリア13″が配置され、かつ該キャリ
ア13”の開口部14に延在したSnめっきされたCu
り一ド15先端が該チップ11”の各バンプに合致する
ようになっている。前記フィルムキャリア13#の開口
部14の上方には、第7図(A)に示すボンディングツ
ール18″が配置されている。このボンディングツール
16”は、インコネル製のシャンク17を備え、該シャ
ンク17の先端面の凹部にはチップ部■8”がAgろう
材19を介して固定されている。このチップ部18”は
、前肥ろう材19側に配置された約9 ru X 1B
I!l1lX 2.5皿のタングステンカーバイド(W
C)層20と約9 rm X 18m X O,7rt
rxのダイヤモンドJi21から構成されている。そし
て、ワイヤを用いて前記チップ部18”を構成するダイ
ヤモンド層21からWC層20に亙って幅約0.5Bの
スリット22を前記リード15の位置に合致しないよう
に形成して、該チップ部18を正方形に近い形状となる
ように4分割している。
TIの下地金属を介して厚さ20μmのAuバンプ(図
示せず)が形成されている。前記チップ112の上方に
は、フィルムキャリア13″が配置され、かつ該キャリ
ア13”の開口部14に延在したSnめっきされたCu
り一ド15先端が該チップ11”の各バンプに合致する
ようになっている。前記フィルムキャリア13#の開口
部14の上方には、第7図(A)に示すボンディングツ
ール18″が配置されている。このボンディングツール
16”は、インコネル製のシャンク17を備え、該シャ
ンク17の先端面の凹部にはチップ部■8”がAgろう
材19を介して固定されている。このチップ部18”は
、前肥ろう材19側に配置された約9 ru X 1B
I!l1lX 2.5皿のタングステンカーバイド(W
C)層20と約9 rm X 18m X O,7rt
rxのダイヤモンドJi21から構成されている。そし
て、ワイヤを用いて前記チップ部18”を構成するダイ
ヤモンド層21からWC層20に亙って幅約0.5Bの
スリット22を前記リード15の位置に合致しないよう
に形成して、該チップ部18を正方形に近い形状となる
ように4分割している。
上述したボンディングツール16を用いて、ツール温度
;500℃、加圧力;709/バンプ、時間;0.5秒
間の条件にてゲートアレイチップ11″のバンプとフィ
ルムキャリア13″のリード15とのボンディングを行
なった。その結果、全ビンの引張り強度は全てリード破
断てあった。この時、ツール18”のチップ部18″の
各分割部における圧痕を調べたところ、その圧痕が明瞭
にわかり、かつ各分割部の全隅及び全通ともに圧痕が認
められ、チップ部18“の反り発生が大幅に軽減されて
いることが確認された。
;500℃、加圧力;709/バンプ、時間;0.5秒
間の条件にてゲートアレイチップ11″のバンプとフィ
ルムキャリア13″のリード15とのボンディングを行
なった。その結果、全ビンの引張り強度は全てリード破
断てあった。この時、ツール18”のチップ部18″の
各分割部における圧痕を調べたところ、その圧痕が明瞭
にわかり、かつ各分割部の全隅及び全通ともに圧痕が認
められ、チップ部18“の反り発生が大幅に軽減されて
いることが確認された。
[発明の効果]
以上詳述した如く、本発明によればシャンク先端に取付
けられるチップ部を構成する少なくとも上層側のダイヤ
モンド又はセラミックスを含む層に1又は2つ以上のス
リットを設けて分割した構成のボンディングツールを備
えることによって、LSIチップの大型に対応して該チ
ップ部のサイズが大きくなっても加熱時での該チップ部
の反り発生を抑制でき、ひいては大型のLSIチップと
フィルムキャリとを極めて良好にボンディングを達成し
得るボンディング装置を提供できる。
けられるチップ部を構成する少なくとも上層側のダイヤ
モンド又はセラミックスを含む層に1又は2つ以上のス
リットを設けて分割した構成のボンディングツールを備
えることによって、LSIチップの大型に対応して該チ
ップ部のサイズが大きくなっても加熱時での該チップ部
の反り発生を抑制でき、ひいては大型のLSIチップと
フィルムキャリとを極めて良好にボンディングを達成し
得るボンディング装置を提供できる。
第1図は本実施例1のボンディング前のLSIチップ、
フィルムキャリア及びボンディングツールの配置状態を
示す部分断面図、第2図は前記フィルムキャリ及びLS
Iチップの平面図、第3図(A)は前記ボンディングツ
ールの要部断面図、同図(B)は同図(A)のチップ部
を示す背面図、第4図は本実施例2に使用するLSIチ
ップ及びフィルムキャリの配置状態を示す平面図、第5
図(A)はボンディングツールの要部断面図、同図(B
)は同図(A)のチップ部を示す背面図、第6図は本実
施例3に使用するLSIチップ及びフィルムキャリの配
置状態を示す平面図、第7図(A)は前記ボンディング
ツールの要部断面図、同図(B)は同図(A)のチップ
部を示す背面図、第8図はボンディング前のLSIチッ
プ、フィルムキャリア及びボンディングツールの配置状
態を示す部分断面図、第9図は第8図のボンディングツ
ールの要部断面図、第9図(A)は従来の小型LSIチ
ップに対応して用いられるボンディングツールの正面図
、同図(B)は同図(A)のツールによるボンディング
後のチップ部の圧痕を示す平面図、第4図(A)は従来
の大型LSIチップに対応して用いられるボンディング
ツールの正面図、同図(B)は同図(A)のツールによ
るボンディング後のチップ部の圧痕を示す平面図である
。 11、11° 11”・・・LSIチップ、13.1
3° 13”・・・フィルムキャリア、15・・・C
u リード、113.1B’16″・・・ボンディング
ツール、17・・・シャンク、18.18°、18”・
・・チップ部、20・・・WC層、21・・・ダイヤモ
ンド層、22・・・スリット。 出願人代理人 弁理士 鈴江武彦 第 図 第 図 第 図 第 図 (A) (B) 絹 惰 図 (A) (B) 第 図 第 図 (A) 第 1゜ (A) 第 園→ (B) 図 図 (B)
フィルムキャリア及びボンディングツールの配置状態を
示す部分断面図、第2図は前記フィルムキャリ及びLS
Iチップの平面図、第3図(A)は前記ボンディングツ
ールの要部断面図、同図(B)は同図(A)のチップ部
を示す背面図、第4図は本実施例2に使用するLSIチ
ップ及びフィルムキャリの配置状態を示す平面図、第5
図(A)はボンディングツールの要部断面図、同図(B
)は同図(A)のチップ部を示す背面図、第6図は本実
施例3に使用するLSIチップ及びフィルムキャリの配
置状態を示す平面図、第7図(A)は前記ボンディング
ツールの要部断面図、同図(B)は同図(A)のチップ
部を示す背面図、第8図はボンディング前のLSIチッ
プ、フィルムキャリア及びボンディングツールの配置状
態を示す部分断面図、第9図は第8図のボンディングツ
ールの要部断面図、第9図(A)は従来の小型LSIチ
ップに対応して用いられるボンディングツールの正面図
、同図(B)は同図(A)のツールによるボンディング
後のチップ部の圧痕を示す平面図、第4図(A)は従来
の大型LSIチップに対応して用いられるボンディング
ツールの正面図、同図(B)は同図(A)のツールによ
るボンディング後のチップ部の圧痕を示す平面図である
。 11、11° 11”・・・LSIチップ、13.1
3° 13”・・・フィルムキャリア、15・・・C
u リード、113.1B’16″・・・ボンディング
ツール、17・・・シャンク、18.18°、18”・
・・チップ部、20・・・WC層、21・・・ダイヤモ
ンド層、22・・・スリット。 出願人代理人 弁理士 鈴江武彦 第 図 第 図 第 図 第 図 (A) (B) 絹 惰 図 (A) (B) 第 図 第 図 (A) 第 1゜ (A) 第 園→ (B) 図 図 (B)
Claims (1)
- 半導体素子のアルミニウム電極と有機樹脂フィルム上に
配線パターンが形成されたTAB用フィルムキャリアの
リードとの間にバンプが存在する状態にてボンディング
ツール先端のチップ部で熱圧着することにより前記電極
とリードとを接続するボンディング装置において、前記
ボンディングツールのチップ部は前記リードと接する側
が複数に分割されたダイヤモンド又はセラミックス層で
下層が超硬合金からなることを特徴とするボンディング
装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63280638A JPH02126647A (ja) | 1988-11-07 | 1988-11-07 | ボンディング装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63280638A JPH02126647A (ja) | 1988-11-07 | 1988-11-07 | ボンディング装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02126647A true JPH02126647A (ja) | 1990-05-15 |
Family
ID=17627845
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63280638A Pending JPH02126647A (ja) | 1988-11-07 | 1988-11-07 | ボンディング装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02126647A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0425138A (ja) * | 1990-05-18 | 1992-01-28 | Sumitomo Electric Ind Ltd | ボンディングツール |
US5653376A (en) * | 1994-03-31 | 1997-08-05 | Sumitomo Electric Industries, Inc. | High strength bonding tool and a process for the production of the same |
-
1988
- 1988-11-07 JP JP63280638A patent/JPH02126647A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0425138A (ja) * | 1990-05-18 | 1992-01-28 | Sumitomo Electric Ind Ltd | ボンディングツール |
US5653376A (en) * | 1994-03-31 | 1997-08-05 | Sumitomo Electric Industries, Inc. | High strength bonding tool and a process for the production of the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4817892B2 (ja) | 半導体装置 | |
JPS5839048A (ja) | フレキシブル領域接着テ−プ | |
JPS59151443A (ja) | 半導体装置 | |
JP2000100851A (ja) | 半導体部品及びその製造方法、半導体部品の実装構造及びその実装方法 | |
JPH0357618B2 (ja) | ||
TWI233188B (en) | Quad flat no-lead package structure and manufacturing method thereof | |
US6664138B2 (en) | Method for fabricating a circuit device | |
US6586829B1 (en) | Ball grid array package | |
JP2003508898A (ja) | マイクロビームアセンブリおよび集積回路と基板との内部連結方法 | |
JP2001338932A (ja) | 半導体装置及び半導体装置の製造方法 | |
JPH04154136A (ja) | ベアチップの実装方法 | |
JPH02126647A (ja) | ボンディング装置 | |
JPH0555635A (ja) | 電子部品のフリツプチツプ接続構造 | |
JPH0558657B2 (ja) | ||
US5483105A (en) | Module input-output pad having stepped set-back | |
JP2000012733A (ja) | パッケージ型半導体装置 | |
JPS63168028A (ja) | 微細接続構造 | |
JP3397045B2 (ja) | 半導体装置及びその製造方法 | |
JPH0469427B2 (ja) | ||
JPS63136537A (ja) | 半導体用テ−プ状リ−ド | |
JPS6080230A (ja) | 半導体装置およびその製法 | |
JP2822506B2 (ja) | 半導体装置の製造方法 | |
JPS5824014B2 (ja) | 実装体の製造方法 | |
WO1999065076A1 (en) | Semiconductor device and method for manufacturing the same | |
TW448521B (en) | Electroless plating method |