JPH02126334A - 情報処理装置のエラーチェック回路診断方式 - Google Patents
情報処理装置のエラーチェック回路診断方式Info
- Publication number
- JPH02126334A JPH02126334A JP63279414A JP27941488A JPH02126334A JP H02126334 A JPH02126334 A JP H02126334A JP 63279414 A JP63279414 A JP 63279414A JP 27941488 A JP27941488 A JP 27941488A JP H02126334 A JPH02126334 A JP H02126334A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- transfer
- error check
- check
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012546 transfer Methods 0.000 claims abstract description 45
- 230000010365 information processing Effects 0.000 claims description 7
- 238000013500 data storage Methods 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 5
- 238000003745 diagnosis Methods 0.000 abstract description 4
- 238000012360 testing method Methods 0.000 abstract description 4
- 238000002405 diagnostic procedure Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、データ・チェックビットを付加してデータ転
送を行うマスタ装置と該データ転送されたデータを受け
取るスレーブ装置とを有する情報処理装置に関し、特に
前記マスタ装置及び前記スレーブ装置にそれぞれ含まれ
ているデータ・エラーチェック回路の診断方式に関する
。
送を行うマスタ装置と該データ転送されたデータを受け
取るスレーブ装置とを有する情報処理装置に関し、特に
前記マスタ装置及び前記スレーブ装置にそれぞれ含まれ
ているデータ・エラーチェック回路の診断方式に関する
。
[従来の技術]
従来、この種の情報処理装置においては、マス夕装置と
スレーブ装置両方に診断モードを持ち、双方を交互に診
断モードにして、ノーマルモード側のデータ・エラーチ
ェック回路の診断を行っていた。
スレーブ装置両方に診断モードを持ち、双方を交互に診
断モードにして、ノーマルモード側のデータ・エラーチ
ェック回路の診断を行っていた。
[発明が解決しようとする課題]
上述した従来のエラーチェック回路診断方式はマスタ装
置とスレーブ装置両方に診断モードフラグを持つ必要が
あるのでハードウェア量が増大するとともに、マスタ装
置とスレーブ装置を交互にチェックを行うので2回のデ
ータ転送を行わなければならない欠点がある。
置とスレーブ装置両方に診断モードフラグを持つ必要が
あるのでハードウェア量が増大するとともに、マスタ装
置とスレーブ装置を交互にチェックを行うので2回のデ
ータ転送を行わなければならない欠点がある。
本発明は従来のもののこのような欠点を除去しようとす
るもので、ハードウェア量が少く且つデータ・エラーチ
ェック回路の試験を短時間で行うことのできる情報処理
装置のエラーチェック回路診断方式を提供するものであ
る。
るもので、ハードウェア量が少く且つデータ・エラーチ
ェック回路の試験を短時間で行うことのできる情報処理
装置のエラーチェック回路診断方式を提供するものであ
る。
[課題を解決するだめの手段]
本発明によれば、データ・チェックビットを付加してデ
ータ転送を行うマスター装置と、該データ装置に応答し
てデータを受取り、データ・チェックピットをもとに、
データ・エラーチェックを行うスレーブ装置とを有する
情報処理装置において、前記マスター装置の診断モード
・フラグをONにすると、マスタ装置内及びスレーブ装
置内の、データ・エラーチェック回路の正当性を調べる
モードになり、該診断モード・フラグがONの時に、マ
スター装置内にある転送データ格納部内の転送データを
、スレーブ装置へデータ転送する動作を実行すると、チ
ェックビット生成回路により、転送データから、正当チ
ェックビットを作り、該チェックピットをチェックビッ
ト反転回路で反転して転送チェックビットとし、データ
/チェックビット・ドライバーにより、スレーブ装置へ
転送すると同時に、該ドライバーで、転送した転送デー
タ及び、転送チェックビットを受信して、再びマスター
装置内に取り込み、マスタ装置内データ・エラーチェッ
ク回路で転送データチェック結果を求めておき、一方、
スレーブ装置側では、データ/チェックビットドライバ
ーで受信した受信データと、受信チェックビットから、
スレーブ装置内データ・エラーチェック回路を用いて、
受信データ・エラーチェック結果を求め、その結果をエ
ラーシグナル・ドライバーにより、マスタ装置へ送り返
し、先にマスタ装置内でチェックしておいた転送データ
・エラーチェック結果と、スレーブ装置より送り返され
てくる受信データ・エラーチェック結果の論理積を、シ
グナル論理積回路で行い、エラー・チェック回路正常信
号を求め、該エラーチェック回路正常信号が出力されれ
ば、マスタ装置内及びスレーブ装置内のエラーチェック
回路を正常と判断することを特徴とする情報処理装置の
チェック回路診断方式が得られる。
ータ転送を行うマスター装置と、該データ装置に応答し
てデータを受取り、データ・チェックピットをもとに、
データ・エラーチェックを行うスレーブ装置とを有する
情報処理装置において、前記マスター装置の診断モード
・フラグをONにすると、マスタ装置内及びスレーブ装
置内の、データ・エラーチェック回路の正当性を調べる
モードになり、該診断モード・フラグがONの時に、マ
スター装置内にある転送データ格納部内の転送データを
、スレーブ装置へデータ転送する動作を実行すると、チ
ェックビット生成回路により、転送データから、正当チ
ェックビットを作り、該チェックピットをチェックビッ
ト反転回路で反転して転送チェックビットとし、データ
/チェックビット・ドライバーにより、スレーブ装置へ
転送すると同時に、該ドライバーで、転送した転送デー
タ及び、転送チェックビットを受信して、再びマスター
装置内に取り込み、マスタ装置内データ・エラーチェッ
ク回路で転送データチェック結果を求めておき、一方、
スレーブ装置側では、データ/チェックビットドライバ
ーで受信した受信データと、受信チェックビットから、
スレーブ装置内データ・エラーチェック回路を用いて、
受信データ・エラーチェック結果を求め、その結果をエ
ラーシグナル・ドライバーにより、マスタ装置へ送り返
し、先にマスタ装置内でチェックしておいた転送データ
・エラーチェック結果と、スレーブ装置より送り返され
てくる受信データ・エラーチェック結果の論理積を、シ
グナル論理積回路で行い、エラー・チェック回路正常信
号を求め、該エラーチェック回路正常信号が出力されれ
ば、マスタ装置内及びスレーブ装置内のエラーチェック
回路を正常と判断することを特徴とする情報処理装置の
チェック回路診断方式が得られる。
このチェック回路診断方式により、診断モードフラグの
設置は、マスタ装置側のみでよ(、−度のデータ転送で
、マスタ装置とスレーブ装置両方のデータ・エラーチェ
ック回路の正常性を試験することができる。
設置は、マスタ装置側のみでよ(、−度のデータ転送で
、マスタ装置とスレーブ装置両方のデータ・エラーチェ
ック回路の正常性を試験することができる。
し実施例]
次に本発明について図面を参照して詳細に説明する。
第1図は本発明の実施例のブロック図である。
110はマスター装置、120はスレーブ装置、130
は診断モードフラグ、140は転送データ格納部、15
0はチェックビット生成回路、160はチェックビット
反転回路、170はデータ/チェックビット・ドライバ
、180はマスタ装置内データ・エラーチェック回路、
190はスレーブ装置内データ・エラーチェック回路、
200はエラーシグナル・ドライバ、210はシグナル
論理積回路、220は転送データ、230は正当チェッ
クビット、240は転送チェックビット、250は転送
データチェック結果信号、260は受信データ、270
は受信チェックビット、280は受信データチェック結
果信号、290はエラーチェック回路正常信号である。
は診断モードフラグ、140は転送データ格納部、15
0はチェックビット生成回路、160はチェックビット
反転回路、170はデータ/チェックビット・ドライバ
、180はマスタ装置内データ・エラーチェック回路、
190はスレーブ装置内データ・エラーチェック回路、
200はエラーシグナル・ドライバ、210はシグナル
論理積回路、220は転送データ、230は正当チェッ
クビット、240は転送チェックビット、250は転送
データチェック結果信号、260は受信データ、270
は受信チェックビット、280は受信データチェック結
果信号、290はエラーチェック回路正常信号である。
今、診断モード・フラグ130をONにすると、マスタ
装置内データ・エラーチェック回路180及び、スレー
ブ装置内データ・エラーチェック回路190の正当性を
調べるモードになり、マスター装置100内にある転送
データ格納部140内の、転送データ220をスレーブ
装置120ヘデータ転送する動作を実行するとともに、
チェックビット生成回路150により転送データ220
から、正当チェックビット230を作り、該チェックビ
ット230をチェックビット反転回路160で反転して
転送チェックビット240とし、データ/チェックビッ
ト・ドライバ170により、スレーブ装置120へ転送
する。また前記転送データ220と転送チェックビット
240をマスタ装置内データ・チェック回路180に加
え転送データ・チェック結果信号250を求めておく。
装置内データ・エラーチェック回路180及び、スレー
ブ装置内データ・エラーチェック回路190の正当性を
調べるモードになり、マスター装置100内にある転送
データ格納部140内の、転送データ220をスレーブ
装置120ヘデータ転送する動作を実行するとともに、
チェックビット生成回路150により転送データ220
から、正当チェックビット230を作り、該チェックビ
ット230をチェックビット反転回路160で反転して
転送チェックビット240とし、データ/チェックビッ
ト・ドライバ170により、スレーブ装置120へ転送
する。また前記転送データ220と転送チェックビット
240をマスタ装置内データ・チェック回路180に加
え転送データ・チェック結果信号250を求めておく。
一方、スレーブ装置120側では、データ/チェックビ
ット・ドライバ170で受信した受信データ260と受
信チェックビット270をスレーブ装置内データ・エラ
ーチェック回路190に加えて、受信データ・エラーチ
ェック結果信号280を求め、その結果をエラーシグナ
ル・ドライバ200により、マスタ装置110へ送り返
し、先にマスタ装置内でチェックしておいた転送データ
エラーチェック結果信号250と、スレーブ装置より送
り返されてくる受信データ・エラーチェック結果信号2
80の論理積をシグナル論理積回路210で求め、エラ
ーチェック回路正常信号290を得る。該エラーチェッ
ク回路正常信号290が出力されれば、マスタ装置内デ
ータ・エラーチェック回路180及びスレーブ装置内デ
ータ・エラーチェック回路190は正常と判断できる。
ット・ドライバ170で受信した受信データ260と受
信チェックビット270をスレーブ装置内データ・エラ
ーチェック回路190に加えて、受信データ・エラーチ
ェック結果信号280を求め、その結果をエラーシグナ
ル・ドライバ200により、マスタ装置110へ送り返
し、先にマスタ装置内でチェックしておいた転送データ
エラーチェック結果信号250と、スレーブ装置より送
り返されてくる受信データ・エラーチェック結果信号2
80の論理積をシグナル論理積回路210で求め、エラ
ーチェック回路正常信号290を得る。該エラーチェッ
ク回路正常信号290が出力されれば、マスタ装置内デ
ータ・エラーチェック回路180及びスレーブ装置内デ
ータ・エラーチェック回路190は正常と判断できる。
この方法により、診断モードの設置はマスタ装置側のみ
でよく、−度のデータ転送で、マスタ装置110とスレ
ーブ装置120両方のデータ・エラーチェック回路18
0.190が正しくデータ・エラー検出するという事を
試験できる。
でよく、−度のデータ転送で、マスタ装置110とスレ
ーブ装置120両方のデータ・エラーチェック回路18
0.190が正しくデータ・エラー検出するという事を
試験できる。
[発明の効果]
以上説明したように本発明は、診断モード・フラグをマ
スタ装置側にのみ設置する事により、ハードウェア量を
少くできるとともに、−度のデータ転送で診断できるの
で、マスタ装置とスレーブ装置のデータ・エラーチェッ
ク回路の試験を短時間で行うことのできる効果がある。
スタ装置側にのみ設置する事により、ハードウェア量を
少くできるとともに、−度のデータ転送で診断できるの
で、マスタ装置とスレーブ装置のデータ・エラーチェッ
ク回路の試験を短時間で行うことのできる効果がある。
第1図は、本発明の一実施例の構成図である。
110・・・マスター装置、120・・・スレーブ装置
、130・・・診断モード・フラグ、140・・・転送
データ格納部、150・・・チェックビット生成回路、
160・・・チェックビット反転回路、170・・・デ
ータ/チェックビット−ドライバ、180・・・マスタ
装置内データ・エラーチェック回路、190・・・スレ
ーブ装置内データ・エラーチェック回路、200・・・
エラーシグナル・ドライバ、210・・・シグナル論理
積回路、220・・・転送データ、230・・・正当チ
ェックビット、240・・・転送チェックビット、25
0・・・転送データチェック結果信号、260・・・受
信データ、270・・・受信チェックビット、280・
・・受信データチェック結果信号、290・・・エラー
チェック回路正常信号。
、130・・・診断モード・フラグ、140・・・転送
データ格納部、150・・・チェックビット生成回路、
160・・・チェックビット反転回路、170・・・デ
ータ/チェックビット−ドライバ、180・・・マスタ
装置内データ・エラーチェック回路、190・・・スレ
ーブ装置内データ・エラーチェック回路、200・・・
エラーシグナル・ドライバ、210・・・シグナル論理
積回路、220・・・転送データ、230・・・正当チ
ェックビット、240・・・転送チェックビット、25
0・・・転送データチェック結果信号、260・・・受
信データ、270・・・受信チェックビット、280・
・・受信データチェック結果信号、290・・・エラー
チェック回路正常信号。
Claims (1)
- 1、データ・チェックビットを付加してデータ転送を行
うマスタ装置と該データ転送されたデータを受け取るス
レーブ装置とを有する情報処理装置において、マスタ装
置の診断モード・フラグがONの時、マスタ装置内にあ
る転送データ格納部内の転送データから転送チェックビ
ットを作り、該転送チェックビットと前記転送データを
マスタ装置内データ・エラーチェック回路に加え転送デ
ータチェック結果信号を求め、一方スレーブ装置側では
前記転送データを受信して得た受信データと転送チェッ
クビットを受信して得た受信チェックビットをスレーブ
装置内データ・エラーチェック回路に加え受信データ・
エラーチェック結果信号を求め、マスタ装置内でチェッ
クして得た前記転送データ・エラーチェック結果信号と
スレーブ装置よりの受信データ・エラーチェック結果信
号とを論理積回路に与えて両信号が一致したときのみエ
ラーチェック回路正常信号を得て、該エラーチェック回
路正常信号よりマスタ装置内及びスレーブ装置内のデー
タ・エラーチェック回路の正常性を判断することを特徴
とする情報処理装置のエラーチェック回路診断方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63279414A JPH02126334A (ja) | 1988-11-07 | 1988-11-07 | 情報処理装置のエラーチェック回路診断方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63279414A JPH02126334A (ja) | 1988-11-07 | 1988-11-07 | 情報処理装置のエラーチェック回路診断方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02126334A true JPH02126334A (ja) | 1990-05-15 |
Family
ID=17610759
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63279414A Pending JPH02126334A (ja) | 1988-11-07 | 1988-11-07 | 情報処理装置のエラーチェック回路診断方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02126334A (ja) |
-
1988
- 1988-11-07 JP JP63279414A patent/JPH02126334A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4823347A (en) | Deferred parity checking of control signals across a bidirectional data transmission interface | |
GB1353135A (en) | Data processing system | |
JP2968251B2 (ja) | クロック同期バスでのエラー発生時にバスドライバを検出する方法 | |
JPS58225453A (ja) | 診断回路の誤り検出方式 | |
KR20060110359A (ko) | 자동차내의 임계 안전 컴퓨터 시스템을 위한 통합형시스템용 디바이스 및 방법 | |
JPH02126334A (ja) | 情報処理装置のエラーチェック回路診断方式 | |
US7000170B2 (en) | Method and apparatus for generating CRC/parity error in network environment | |
US7788546B2 (en) | Method and system for identifying communication errors resulting from reset skew | |
JPS6123263A (ja) | 試験方式 | |
JPH02173833A (ja) | 情報処理装置のエラー・チェック回路診断方式 | |
JP3549702B2 (ja) | バス制御回路及びその試験方法 | |
JP2001034500A (ja) | マイクロコンピュータ故障診断装置およびマイクロコンピュータ故障診断方法 | |
JP2606160B2 (ja) | パリティチェック回路の故障検出方式 | |
JPS61110243A (ja) | 誤り訂正及び検出回路の診断方式 | |
JPS63140342A (ja) | エラ−検出回路の試験方式 | |
JPS62209628A (ja) | プロセサバスにおけるバリテイチエツク回路 | |
JPH0290744A (ja) | 通信システム自己診断装置 | |
JPS6123250A (ja) | 試験方式 | |
JP2605781B2 (ja) | パリティ回路の自動診断装置 | |
JPS63231540A (ja) | 擬似障害発生回路 | |
SU851389A2 (ru) | Устройство сопр жени | |
JPH02245939A (ja) | パリティ検査装置 | |
JPS6244300B2 (ja) | ||
JPH03138745A (ja) | システムバスの診断方式 | |
Luo et al. | A Development And Test Environment for Automotive LIN Network |