JPH02126334A - Error checking circuit diagnosing system for information processor - Google Patents
Error checking circuit diagnosing system for information processorInfo
- Publication number
- JPH02126334A JPH02126334A JP63279414A JP27941488A JPH02126334A JP H02126334 A JPH02126334 A JP H02126334A JP 63279414 A JP63279414 A JP 63279414A JP 27941488 A JP27941488 A JP 27941488A JP H02126334 A JPH02126334 A JP H02126334A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- transfer
- error check
- check
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012546 transfer Methods 0.000 claims abstract description 45
- 230000010365 information processing Effects 0.000 claims description 7
- 238000013500 data storage Methods 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 5
- 238000003745 diagnosis Methods 0.000 abstract description 4
- 238000012360 testing method Methods 0.000 abstract description 4
- 238000002405 diagnostic procedure Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、データ・チェックビットを付加してデータ転
送を行うマスタ装置と該データ転送されたデータを受け
取るスレーブ装置とを有する情報処理装置に関し、特に
前記マスタ装置及び前記スレーブ装置にそれぞれ含まれ
ているデータ・エラーチェック回路の診断方式に関する
。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to an information processing device that has a master device that transfers data by adding a data check bit and a slave device that receives the transferred data. In particular, the present invention relates to a method for diagnosing data error check circuits included in the master device and the slave device, respectively.
［従来の技術］
従来、この種の情報処理装置においては、マス夕装置と
スレーブ装置両方に診断モードを持ち、双方を交互に診
断モードにして、ノーマルモード側のデータ・エラーチ
ェック回路の診断を行っていた。[Prior Art] Conventionally, in this type of information processing device, both the master device and the slave device have a diagnostic mode, and both are put into the diagnostic mode alternately to diagnose the data error check circuit on the normal mode side. I was going.
［発明が解決しようとする課題］
上述した従来のエラーチェック回路診断方式はマスタ装
置とスレーブ装置両方に診断モードフラグを持つ必要が
あるのでハードウェア量が増大するとともに、マスタ装
置とスレーブ装置を交互にチェックを行うので２回のデ
ータ転送を行わなければならない欠点がある。[Problems to be Solved by the Invention] The conventional error check circuit diagnosis method described above requires both the master device and the slave device to have a diagnostic mode flag, which increases the amount of hardware and makes it difficult to use the master device and slave device alternately. This method has the disadvantage that it requires two data transfers because the data is checked.
本発明は従来のもののこのような欠点を除去しようとす
るもので、ハードウェア量が少く且つデータ・エラーチ
ェック回路の試験を短時間で行うことのできる情報処理
装置のエラーチェック回路診断方式を提供するものであ
る。The present invention aims to eliminate these drawbacks of the conventional method, and provides an error check circuit diagnostic method for an information processing device that requires a small amount of hardware and can test the data error check circuit in a short time. It is something to do.
［課題を解決するだめの手段］
本発明によれば、データ・チェックビットを付加してデ
ータ転送を行うマスター装置と、該データ装置に応答し
てデータを受取り、データ・チェックピットをもとに、
データ・エラーチェックを行うスレーブ装置とを有する
情報処理装置において、前記マスター装置の診断モード
・フラグをＯＮにすると、マスタ装置内及びスレーブ装
置内の、データ・エラーチェック回路の正当性を調べる
モードになり、該診断モード・フラグがＯＮの時に、マ
スター装置内にある転送データ格納部内の転送データを
、スレーブ装置へデータ転送する動作を実行すると、チ
ェックビット生成回路により、転送データから、正当チ
ェックビットを作り、該チェックピットをチェックビッ
ト反転回路で反転して転送チェックビットとし、データ
／チェックビット・ドライバーにより、スレーブ装置へ
転送すると同時に、該ドライバーで、転送した転送デー
タ及び、転送チェックビットを受信して、再びマスター
装置内に取り込み、マスタ装置内データ・エラーチェッ
ク回路で転送データチェック結果を求めておき、一方、
スレーブ装置側では、データ／チェックビットドライバ
ーで受信した受信データと、受信チェックビットから、
スレーブ装置内データ・エラーチェック回路を用いて、
受信データ・エラーチェック結果を求め、その結果をエ
ラーシグナル・ドライバーにより、マスタ装置へ送り返
し、先にマスタ装置内でチェックしておいた転送データ
・エラーチェック結果と、スレーブ装置より送り返され
てくる受信データ・エラーチェック結果の論理積を、シ
グナル論理積回路で行い、エラー・チェック回路正常信
号を求め、該エラーチェック回路正常信号が出力されれ
ば、マスタ装置内及びスレーブ装置内のエラーチェック
回路を正常と判断することを特徴とする情報処理装置の
チェック回路診断方式が得られる。[Means for Solving the Problems] According to the present invention, there is provided a master device that adds a data check bit and transfers data, and a master device that receives data in response to the data device and transfers data based on the data check pit. ,
In an information processing device having a slave device that performs data error checking, when the diagnostic mode flag of the master device is turned ON, the mode is set to check the validity of the data error check circuits in the master device and slave devices. When the diagnostic mode flag is ON, when the transfer data in the transfer data storage section in the master device is transferred to the slave device, the check bit generation circuit generates a valid check bit from the transfer data. The check pit is inverted by a check bit inversion circuit to become a transfer check bit, and the data/check bit driver transfers it to the slave device, and at the same time, the driver receives the transferred transfer data and transfer check bit. The transferred data is then imported into the master device again, and the data error check circuit in the master device obtains the transfer data check result.
On the slave device side, from the received data received by the data/check bit driver and the received check bit,
Using the data error check circuit in the slave device,
Obtain the received data error check result, send the result back to the master device using the error signal driver, and check the transferred data error check result that was previously checked in the master device and the received data sent back from the slave device. The data error check results are ANDed in a signal AND circuit to obtain an error check circuit normal signal, and if the error check circuit normal signal is output, the error check circuits in the master device and slave device are activated. A check circuit diagnostic method for an information processing device is obtained, which is characterized in that it is determined to be normal.
このチェック回路診断方式により、診断モードフラグの
設置は、マスタ装置側のみでよ（、−度のデータ転送で
、マスタ装置とスレーブ装置両方のデータ・エラーチェ
ック回路の正常性を試験することができる。With this check circuit diagnostic method, the diagnostic mode flag only needs to be set on the master device side (it is possible to test the normality of the data and error check circuits of both the master device and slave devices with just one data transfer). .
し実施例］ 次に本発明について図面を参照して詳細に説明する。Examples] Next, the present invention will be explained in detail with reference to the drawings.
第１図は本発明の実施例のブロック図である。FIG. 1 is a block diagram of an embodiment of the invention.
１１０はマスター装置、１２０はスレーブ装置、１３０
は診断モードフラグ、１４０は転送データ格納部、１５
０はチェックビット生成回路、１６０はチェックビット
反転回路、１７０はデータ／チェックビット・ドライバ
、１８０はマスタ装置内データ・エラーチェック回路、
１９０はスレーブ装置内データ・エラーチェック回路、
２００はエラーシグナル・ドライバ、２１０はシグナル
論理積回路、２２０は転送データ、２３０は正当チェッ
クビット、２４０は転送チェックビット、２５０は転送
データチェック結果信号、２６０は受信データ、２７０
は受信チェックビット、２８０は受信データチェック結
果信号、２９０はエラーチェック回路正常信号である。110 is a master device, 120 is a slave device, 130
is a diagnostic mode flag, 140 is a transfer data storage unit, 15
0 is a check bit generation circuit, 160 is a check bit inversion circuit, 170 is a data/check bit driver, 180 is a data error check circuit in the master device,
190 is a data error check circuit in the slave device;
200 is an error signal driver, 210 is a signal AND circuit, 220 is transfer data, 230 is a valid check bit, 240 is a transfer check bit, 250 is a transfer data check result signal, 260 is received data, 270
280 is a reception check bit, 280 is a reception data check result signal, and 290 is an error check circuit normal signal.
今、診断モード・フラグ１３０をＯＮにすると、マスタ
装置内データ・エラーチェック回路１８０及び、スレー
ブ装置内データ・エラーチェック回路１９０の正当性を
調べるモードになり、マスター装置１００内にある転送
データ格納部１４０内の、転送データ２２０をスレーブ
装置１２０ヘデータ転送する動作を実行するとともに、
チェックビット生成回路１５０により転送データ２２０
から、正当チェックビット２３０を作り、該チェックビ
ット２３０をチェックビット反転回路１６０で反転して
転送チェックビット２４０とし、データ／チェックビッ
ト・ドライバ１７０により、スレーブ装置１２０へ転送
する。また前記転送データ２２０と転送チェックビット
２４０をマスタ装置内データ・チェック回路１８０に加
え転送データ・チェック結果信号２５０を求めておく。Now, when the diagnostic mode flag 130 is turned ON, the mode is set to check the validity of the data error check circuit 180 in the master device and the data error check circuit 190 in the slave device, and the transfer data storage in the master device 100 is activated. Executing the operation of transferring the transfer data 220 to the slave device 120 in the unit 140,
Transfer data 220 is generated by the check bit generation circuit 150.
From this, a valid check bit 230 is created, and the check bit 230 is inverted by the check bit inversion circuit 160 to become a transfer check bit 240, which is transferred to the slave device 120 by the data/check bit driver 170. Further, the transfer data 220 and transfer check bit 240 are added to the data check circuit 180 in the master device to obtain a transfer data check result signal 250.
一方、スレーブ装置１２０側では、データ／チェックビ
ット・ドライバ１７０で受信した受信データ２６０と受
信チェックビット２７０をスレーブ装置内データ・エラ
ーチェック回路１９０に加えて、受信データ・エラーチ
ェック結果信号２８０を求め、その結果をエラーシグナ
ル・ドライバ２００により、マスタ装置１１０へ送り返
し、先にマスタ装置内でチェックしておいた転送データ
エラーチェック結果信号２５０と、スレーブ装置より送
り返されてくる受信データ・エラーチェック結果信号２
８０の論理積をシグナル論理積回路２１０で求め、エラ
ーチェック回路正常信号２９０を得る。該エラーチェッ
ク回路正常信号２９０が出力されれば、マスタ装置内デ
ータ・エラーチェック回路１８０及びスレーブ装置内デ
ータ・エラーチェック回路１９０は正常と判断できる。On the other hand, on the slave device 120 side, the reception data 260 and reception check bit 270 received by the data/check bit driver 170 are added to the data error check circuit 190 in the slave device to obtain the reception data error check result signal 280. , the result is sent back to the master device 110 by the error signal driver 200, and the transfer data error check result signal 250 previously checked in the master device and the received data error check result sent back from the slave device are sent back to the master device 110. signal 2
The signal AND circuit 210 calculates the logical product of 80 and obtains the error check circuit normal signal 290. If the error check circuit normal signal 290 is output, it can be determined that the data error check circuit 180 in the master device and the data error check circuit 190 in the slave device are normal.
この方法により、診断モードの設置はマスタ装置側のみ
でよく、−度のデータ転送で、マスタ装置１１０とスレ
ーブ装置１２０両方のデータ・エラーチェック回路１８
０．１９０が正しくデータ・エラー検出するという事を
試験できる。With this method, the diagnostic mode only needs to be installed on the master device side, and the data error check circuit 18 of both the master device 110 and the slave device 120 can be transferred by -degree data transfer.
It can be tested that 0.190 correctly detects data errors.
［発明の効果］
以上説明したように本発明は、診断モード・フラグをマ
スタ装置側にのみ設置する事により、ハードウェア量を
少くできるとともに、−度のデータ転送で診断できるの
で、マスタ装置とスレーブ装置のデータ・エラーチェッ
ク回路の試験を短時間で行うことのできる効果がある。[Effects of the Invention] As explained above, the present invention can reduce the amount of hardware by installing the diagnostic mode flag only on the master device side, and can perform diagnosis with -100% data transfer. This has the advantage that the data error check circuit of the slave device can be tested in a short time.
第１図は、本発明の一実施例の構成図である。
１１０・・・マスター装置、１２０・・・スレーブ装置
、１３０・・・診断モード・フラグ、１４０・・・転送
データ格納部、１５０・・・チェックビット生成回路、
１６０・・・チェックビット反転回路、１７０・・・デ
ータ／チェックビット−ドライバ、１８０・・・マスタ
装置内データ・エラーチェック回路、１９０・・・スレ
ーブ装置内データ・エラーチェック回路、２００・・・
エラーシグナル・ドライバ、２１０・・・シグナル論理
積回路、２２０・・・転送データ、２３０・・・正当チ
ェックビット、２４０・・・転送チェックビット、２５
０・・・転送データチェック結果信号、２６０・・・受
信データ、２７０・・・受信チェックビット、２８０・
・・受信データチェック結果信号、２９０・・・エラー
チェック回路正常信号。FIG. 1 is a configuration diagram of an embodiment of the present invention. 110... Master device, 120... Slave device, 130... Diagnosis mode flag, 140... Transfer data storage section, 150... Check bit generation circuit,
160... Check bit inversion circuit, 170... Data/check bit driver, 180... Data error check circuit in master device, 190... Data error check circuit in slave device, 200...
Error signal driver, 210... Signal AND circuit, 220... Transfer data, 230... Validity check bit, 240... Transfer check bit, 25
0...Transfer data check result signal, 260...Receive data, 270...Receive check bit, 280...
...Received data check result signal, 290...Error check circuit normal signal.
Claims (1)
うマスタ装置と該データ転送されたデータを受け取るス
レーブ装置とを有する情報処理装置において、マスタ装
置の診断モード・フラグがＯＮの時、マスタ装置内にあ
る転送データ格納部内の転送データから転送チェックビ
ットを作り、該転送チェックビットと前記転送データを
マスタ装置内データ・エラーチェック回路に加え転送デ
ータチェック結果信号を求め、一方スレーブ装置側では
前記転送データを受信して得た受信データと転送チェッ
クビットを受信して得た受信チェックビットをスレーブ
装置内データ・エラーチェック回路に加え受信データ・
エラーチェック結果信号を求め、マスタ装置内でチェッ
クして得た前記転送データ・エラーチェック結果信号と
スレーブ装置よりの受信データ・エラーチェック結果信
号とを論理積回路に与えて両信号が一致したときのみエ
ラーチェック回路正常信号を得て、該エラーチェック回
路正常信号よりマスタ装置内及びスレーブ装置内のデー
タ・エラーチェック回路の正常性を判断することを特徴
とする情報処理装置のエラーチェック回路診断方式。1. In an information processing device that has a master device that transfers data by adding a data check bit and a slave device that receives the transferred data, when the diagnostic mode flag of the master device is ON, A transfer check bit is created from the transfer data in the transfer data storage section in the transfer data storage section, and the transfer check bit and the transfer data are added to the data error check circuit in the master device to obtain a transfer data check result signal.On the other hand, on the slave device side, the transfer data is The received data obtained by receiving the data and the reception check bit obtained by receiving the transfer check bit are added to the data error check circuit in the slave device.
When an error check result signal is determined and the transfer data/error check result signal obtained by checking within the master device and the received data/error check result signal from the slave device are applied to an AND circuit, and both signals match. A method for diagnosing an error check circuit of an information processing device, characterized in that the normality of a data error check circuit in a master device and a slave device is determined based on the error check circuit normal signal obtained only by the error check circuit normal signal. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63279414A JPH02126334A (en) | 1988-11-07 | 1988-11-07 | Error checking circuit diagnosing system for information processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63279414A JPH02126334A (en) | 1988-11-07 | 1988-11-07 | Error checking circuit diagnosing system for information processor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02126334A true JPH02126334A (en) | 1990-05-15 |
Family
ID=17610759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63279414A Pending JPH02126334A (en) | 1988-11-07 | 1988-11-07 | Error checking circuit diagnosing system for information processor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02126334A (en) |
-
1988
- 1988-11-07 JP JP63279414A patent/JPH02126334A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4823347A (en) | Deferred parity checking of control signals across a bidirectional data transmission interface | |
| GB1353135A (en) | Data processing system | |
| JP2968251B2 (en) | How to detect a bus driver when an error occurs on a clock synchronous bus | |
| JPS58225453A (en) | Error detecting system of diagnosing circuit | |
| KR20060110359A (en) | Method and device for analyzing integrated systems for critical safety computing systems in motor vehicles | |
| JPH02126334A (en) | Error checking circuit diagnosing system for information processor | |
| US7000170B2 (en) | Method and apparatus for generating CRC/parity error in network environment | |
| JPS6123263A (en) | Test system | |
| JPH02173833A (en) | Diagnostic system for error check circuit of information processor | |
| JP3549702B2 (en) | Bus control circuit and test method thereof | |
| JP2001034500A (en) | Microcomputer failure diagnosing device and method | |
| JP2606160B2 (en) | Failure detection method for parity check circuit | |
| JPS61110243A (en) | Diagnostic system for error correcting and detecting circuit | |
| JPS63140342A (en) | Test system for error detecting circuit | |
| JPS62209628A (en) | Parity check circuit for processor bus | |
| JPH0290744A (en) | Self-diagnostic device for communication system | |
| JPS6123250A (en) | Test system | |
| JP2605781B2 (en) | Automatic diagnostic device for parity circuit | |
| JPS63231540A (en) | Pseudo fault generating circuit | |
| SU851389A2 (en) | Interfacing device | |
| JPH02245939A (en) | Parity inspection device | |
| JPS6244300B2 (en) | ||
| JPH03138745A (en) | System bus diagnosing method | |
| Luo et al. | A Development And Test Environment for Automotive LIN Network | |
| JPH0821240B2 (en) | ROM internal information check circuit |