JPH0212553A - 仮想計算機システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、仮想計算機の入出力実行方式に関し、特にア
ーキテクチャの異なる２つの仮想計算機の入出力命令お
よび入出力割込みを制御プログラムを介在させずに直接
実行できる入出力実行方式に関するものである。

〔従来の技術〕

仮想計算機システム（Ｖｉｒｔｉａｌ　　Ｍａｃｈｉｎ
ｅ　　Ｓｙｓｔｅｍ、以下、ＶＭＳと記す）は、１台の
実計算機の下で、複数の論理的な計算機である仮想計算
機（以下、ＶＭと記す）の同時走行を可能とするシステ
ムである。例えば、ｒシステム３７０エクステンプイド
・アーキテクチャ・インタプリティブ・エクスキュージ
ョンｊ（ＩＢＭ　　Ｓｙｓｔｅｍ／３７０　　ＥＸｔｅ
ｎｄｅｄ　　Ａｒｃｈｉｔｅｃｔｕｒｅ　　Ｉｎｔｅｒ
ｐｒｅｔｉｖｅ　　Ｅｘｅｃｕｔｉｏｎ　　５Ａ２２−
７０９５）に記載されているように、近年においては、
３１ピッ１−・アドレッシング機構を有する３７０−　
ＸＡアーキテクチャの実計算機の下で、３７０−　ＸＡ
アーキテクチャのＶＭと２４ビット・アドレッシング機
構を有するＳ／３７０アーキテクチヤのＶＭを、同時に
走行させる技術が開発されている。なお、上記３７０−
　ＸＡおよびＳ　／　３７０の詳細については、それぞ
れ３７０−　ＸＡプリンシプル・オフ・オペレーション
（３７０−ＸＡ　　Ｐｒ１ｎｃｉｐｌｅｓ　　ｏｆ　　
０ｐａｒａｔｉｏｎ　　５Ａ−２２−７０８５）、およ
びＳ／３７０ブリンシブル・オフ・オペレージ目ン（Ｓ
／３７０　　Ｐｒ１ｎｃｊｐｌｅ！！ｏｆ　　０ｐｅｒ
ａｔｉｏｎ　　ＧＡ−２２−７００−３）を参照された
い。これらの３７０−　ＸＡおよびＳ　／　３７０アー
キテクチヤは、例えば、（株）日立製作所のＭシリーズ
汎用計算機におけるＭ／ＥＸおよびＭアーキテクチャに
それぞれ対応している。

上記文献に記載された計算機のＳ／３７０と３７０−Ｘ
Ａ、あるいはＭシリーズ汎用計算機のＭ／ＥＸとＭは、
それぞれアドレッシングに加えて、■／○命令およびＩ
１０割込みの形式が異なっているため、処理が全く異な
っている。従って、ＶＭの入出力起動命令および入出力
割込みは、仮想計算機の制御プログラム（以下、ＶＭＣ
Ｐと記す）が介在してシミュレーションを行っている。

しかし、ＶＭＣＰによるシミュレーションによる入出力
起動命令や入出力割込みは５プログラムで行うために、
時間がかかり過ぎ、処理速度が遅くなってしまう。

そこで、この入出力シミュレーションに関するオーバヘ
ッドを削減するために、ＶＭＣＰに制御を渡すことなく
、全てハードウェアで入出力を直接実行する方法が提案
された（例えば、特開昭６０−１５０１４０号公報参照
）。上記公報では。

Ｍ／ＥＸ実計算機の下で、Ｍ／ＥＸモードＶＭの入出力
命令および入出力割込みをハードウェアで直接実行する
ための方法が示されている。以下、図面によりこの動作
を詳述する。

第１８図〜第２７図は、従来の入出力直接実行方式の説
明図である。

このうち、第１８図は、Ｍ／ＥＸ計算機の機能構成を示
すブロック図である。

計算機は、主記憶装置１０００、中央処理装置（以下、
ＣＰＵと記す）２０００．入出カプロセッサ（以下、Ｉ
ＯＰと記す）３０００、入出力制御装置（以下、ＩＯＣ
と記す）４０００．および入出力装置５０００から構成
されている。ここでは、ＩＯＣおよび入出力装置は、そ
れぞれ１個ずつ設けられているが、いずれも複数個存在
するのが普通である。主記憶装置１１０００には、Ｉ１
０実行要求キュー１１００、Ｉ１０割込み要求キュー１
２００、ＩＯＰ用アドアドレス変換テーブル１３００よ
び入出力装置に対応する数だけのサブチャネル１４００
、ならびにＶＭに対応する数だけの５Ｄ１５００の領域
が格納されている。また、ＣＰＵ２０００には、主記憶
装置１．　ＯＯＯから読み出された命令が格納される命
令レジスタ２１００、命令をデコードするための命令デ
コーダ２１１０、命令を実行するための命令実行回路２
１２０、ＶＭＣＰが割込みが可能であるか否かを判定す
るホス１〜割込み起動回路２２１０、割込み処理を行う
割込み処理回路２３００が設けられ、また各種の制御レ
ジスタとして、ＩＥモードビット２４００゜ＶＭＣＰに
対応するホストＰＳＷ２４１０とホストＣＲ６−２４２
０，ＶＭ＆ニ一対応するゲストＰＳＷとゲストＣＲ６−
２４４０が設けられている。

この計算機の動作を、（ｉ）Ｊｌｌ数設定処理（ｉｉ）
ＶＭの起動処理と、（ｉｉｉ）ｖＭの工１０命令実行方
式、ＶＭへのＩ１０割込み実行方式とに分けて、順次説
明する。

（ｉ）入　力点　　　のための　　　　　理第１９図は
、実主記憶装置とＶＭの主記憶装置の関係と、ＩＯＰ用
アドアドレス変換テーブル容を示す図である。

ここでは、第１９図に示すように、ＶＭの主記憶装置！
（レベル２メモ１月１０００−４が実主記憶装置（レベ
ル１メモｉ月１０００上に、一定変位α、たけずらして
存在するような常駐ストレージモードのＶＭ（ｖ＝Ｒｅ
ｓｉ　　ＶＭとも言う）を入出力直接実行の対象として
いる。このために、先ず、レベル２からレベル１へのア
ドレス変換テーブル１３００を形成する。このＩＯＰ用
アドアドレス変換テーブル１３００ＶＭを識別するため
の全領域識別子ＲＩＤから、実主記憶装置１０００にお
けるＶＭの主記憶装置の起点アドレスα、と終点アドレ
スα□の組が得られるようなテーブルである。

次に、ＶＭの装置専有処理において、ＣＰＵ２０００は
装置の専有状態を識別できるように、この入出力装置に
対応するサブチャネル１４００内の５ＣＨ−ＤＩＯ１４
１０フラグを１１′に、また５ＣＨ−ＲＩ　Ｄ　１４２
　（Ｈ，−専有元（７）ＶＭ（７）全領域識別子ＲＩＤ
を設定する。この識別子ＲＩＤは、ＩＯＰ用アドレス変
換テーブルＬ３００の該当するＶＭのＲＩＤと同一のも
のである。

（■）兄竺匹履凱簸ｌ ＶＭの起動命令であるＳＩ　Ｅ　（３ｔ、３ｒｔ　　Ｉ
　ｎｔａｒｐｒｅｔｉｖｅ　　Ｅ　ｘｅｃｕｔｉｏｎ）
は、第１８図に示す主記憶装置の領域である５Ｄ１５０
０のアドレスをオペランドとして持っている。ＳＤＩ°
５００には、１１′のときに入出力直接実行を指示する
Ｓ　Ｄ　−Ｄ　Ｉ　０１５１０と、走行中のＶＭをＣＰ
Ｕが識別するためのＲＩＤを格納する５Ｄ−ＲＩＤ１５
２０と、走行中のＶＭのアーキテクチャ（つまり、Ｍ／
ＥＸかＭか）を識別するたメｃ７）Ｓ　Ｄ−ＡＲＣＨｌ
　５３０とが設けられる。Ｓ　Ｄ−ＡＲＣＨ１５３０は
、＋　０１のときにＭモードＶＭを、１１′のときにＭ
／ＥＸモードを、それぞれ表わす。

ＳＩＥ命令が発行されると、命令実行回路２１２０によ
り、ＩＥモードピット２４００には、ＶＭ走行中を示す
′１″が設定され、ホストＰＳＷ２４１０、ホストＣＲ
６−２４２０には、ホストつまりＶＭＣＰのＰＳＷおよ
びＣＲ６の値が設定され、ゲストＰＳＷ２４３０、ゲス
Ｉ−ＣＲ６−２４４０には、ゲストつまりＶＭに対応す
るＳ　Ｄ、ｌ　５００に格納されているゲストレジスタ
の値が設定される。ただし、ホストＰＳＷ２４１０のビ
ット６であるＩ１０マスクには、ゲストＰＳＷ２４３０
のビット６が設定される。また、入出力割込みの直接実
行には、割込みサブクラス（単にサブクラスとも呼ぶ）
の専有が前提となる。このために、例えば、ＶＭＩが仮
想サブクラスＯに実サブクラス１を対応させて専有して
いる時には。

（イ）仮想サブクラスＯのマスク値が１０′、つまりゲ
ストＣＲ６−２４４０のビット０が０′ならば、ホスト
ＣＲ６−２４２０のビット１（つまり、実サブクラス１
のマスク）には１０′を設定する。

（ロ）仮想サブクラス０が１１′であれば、ホストＣＲ
６−２４２０のビット１には、１１″を設定する。

これらの処理により、走行中ＶＭの専有サブクラスに関
しては、ホストＰＳＷ２４１０のＩ１０マスクとホスト
ＣＲ６−２４２０のマスクによりＶＭの割込みが制御可
能となる。

（正）ＶＭのＩ１０会令−′−式 ＶＭが走行中に発行した入出力起動命令は、以下のよう
に、命令実行回路２１２０により実行される。

（イ）命令実行自回路２１２０は、５Ｄ１５００の５Ｄ
−ＤＩＯ１５１０にアクセスして、５Ｄ−ＤＩＯ１５１
０が１１′であれば次に進み、それ以外は、命令の実行
を抑止して、ＶＭＣＰに命令を割り出す。

（ロ）命令実行回路２１２０は、命令で指定されたサブ
チャネル１４００にアクセスし、５ＣＨ−ＤＩ０１４１
０が１′であり、５ＣＨ−ＲＩＤ１４２０と５Ｄ−ＲＩ
Ｄ１５２０が一致するならば次に進み、それ以外では、
命令の実行を抑止してＶＭＣＰに命令を割り出す。

（ハ）次に、命令実行回路２１２０は、第２オペランド
（Ｂ２／Ｄ２）のアドレス計算を行い、そのアドレスに
格納されている入出力起動情報を対応するサブチャネル
１４００内の特定領域に格納する。

（ニ）サブチャネル１４００が入出力実行可能（つまり
、対応する入出力装置５０００に至るチャネルおよびＩ
　ＯＣ４０００のバスがフリー）であれば、ｌ０Ｐ３０
００内のアドレス変換回路３１００は、ＯＳが作成した
レベル２メモリ上の仮想ＣＣＷ群１６００（第１９図参
照）のＣＣＷおよびデータアドレスに、５ＣＨ−ＲＩＤ
１４２０に対応する工○Ｐ用アドレス変換テーブル１３
００に格納されている該当ＶＭの主記憶起点アドレスで
あるα、を加算しながら実行していく。また、サブチャ
ネル１４００が入出力実行不可能状態（つまり、チャネ
ルあるいは工○Ｃがビジー）ならば、サブチャネル１４
００を第２０図に示すＩ１０実行要求キュー１１００に
キューイングする。

そして、チャネルおよびＩＯＣがフリーになると、ＩＯ
Ｃ制御ブロックにキューイングされた入出力実行要求に
対して、ｌ０Ｐ３０００は再起動処理を行う。

このようにして、走行中ＶＭの専用装置に対するＩ１０
命令がＶＭＣＰの介在なしで、ハードウェアにより直接
実行される。

（ｉｖ）ＶＭへのＩ　○　　み　−式 サブチャネル１４００には、仮想サブクラスＯ１つまり
入出力直接実行用の割込みサブクラスである実サブクラ
ス１が対応付けられているものとする。このとき、前述
のように、ゲストＰ　ＳＷ２４３０のＩ１０マスクとホ
ストＰＳＷ２４１０の■１０マスクの値は一致し、さら
にゲストＣＲ６−２４２０の仮想サブクラス０に対応す
るピッ＋−０とホストＣＲ６の実サブクラス１に対応す
るビット１の値は一致している。従って、サブチャネル
１４００については、ホストにおける割込み可能条件が
ゲストにおける割込み可能条件に一致する。

サブチャネル１４００の割込みは、次のように実行され
る。

（イ）サブチャネル１４００に割込み要因が発生すると
、ｌ０Ｐ３０００は、サブチャネル１４００に設定され
ている実サブクラス番号であるサブクラス１の１１０割
込み要求キュー１２００　（第２１図参照）にサブチャ
ネル１４００をキューイングする。

（ロ）その後、ｌ０Ｐ３０００は、第２２図に示すホス
ト割込み起動回路２２１０内の実割込み保留レジスタ２
２１４のビット１（実サブクラスに対応している）を′
１′に設定する。

（ハ）ホストＣＲ６−２４２０のビット１が１１′であ
るとする。このとき、ＡＮＤ回路群２２１１のサブクラ
ス１の部分の出力が′１″となり、ＯＲ回路２２１２の
出力が５１′となる。また、ホストＰＳＷ２４１０のＩ
１０マスクの値が１１′であるとすると、ＡＮＤ回路２
２１３の出力が１１′となり、割込み処理回路２３ｏＯ
に起動信号が送られる。

（ニ）割込み処理回路２３００では、該当するサブクラ
スのＩ１０割込み要求キューの先頭のサブチャネル１４
００をデキューして、サブチャネル１４００内に格納さ
れている割込みコードをＶＭのＰＳＡの特定領域に格納
する。また、ＶＭのＰＳＡ内のＩｌｏのＯＬＤ　　ＰＳ
Ｗフィールドに割込み時のゲストＰＳＷ２４３０をセー
ブし、さらにＶＭ（７）ＰＳＡ内（７）Ｉｌｏ（７）Ｎ
ＥＷ　　ＰＳＷをゲスＩ−ＰＳＷ２４３０にロードして
、命令を実行することにより割込み処理を終了する。

以上のように、走行中ＶＭが専有する入出力直接実行用
サブクラスでは、ＶＭが割込み可能である場合にのみＶ
Ｍに割込みが実行される。また、割込み要因が発生した
ときに、ＶＭが入出力直接実行用のサブクラスについて
割込み不可能な状態の場合には、Ｉ１０割込み要求キュ
ー１２００の該当キューにサブクラス１４００がキュー
イングされる。

〔発明な解決しようとする課題〕

このように、上記公報に記載された方式では、常駐ス１
−レージモードＶＭの入出力に関するオーバヘッドを大
幅に削減するために有効である。しかし、この方式では
、次に述べるような４つの課題が生じる。

（イ）第１の課題は、入出力割込みに関するものである
。すなわち、ＶＭ走行中に、ホストＰＳＷ２４１０のＩ
１０マスクはゲストＰＳＷ２４３０のＩ１０マスクを設
定するので、ゲスＩ−Ｐ　Ｓ　Ｗ　２４３０のＩ１０マ
スクが′０″であると、所望しないにもかかわらず、他
のＶＭあるいはＶＭＣＰへのＩ１０割込みが抑止される
可能性があることである。

（ロ）第２の課題は、計算機アーキテクチャに関するも
のである。すなわち、上記公報に記載された方式では、
Ｍ／ＥＸ実計算機の下でＭ／ＥＸモードＶＭのＩ１０直
接実行を行っている。しかし、Ｍ／ＥＸ実計算機の下で
１ＭモードＶＭのＩｌｏも効率よく実行したい場合があ
るが、これは不可能であった。

（ハ）第３の課題は、異常終了したＩ１０割込みの処理
に関するものである。すなわち、チャネル障害等により
、あるＶＭの専用装置への入出力が異常終了したとき、
この割込みをＶＭＣＰに通知して、ＶＭＣＰに回復処理
を行わせることが望ましい。つまり、このように、特定
の状態で入出力が終了した場合には、ＶＭに直接には割
込まず、ＶＭＣＰに割込むことにより、ＶＭＣＰに回復
処理を行わせれば、他のＶＭの入出力の信頼性を向上さ
せることになる。しかし、上記の従来方式では、ＶＭＣ
Ｐに割込む等は不可能である。

（ニ）第４の課題は、入出力割込みマスクの更新命令の
実行方式に関するものである。すなわち。

ＶＭへの入出力割込みを直接実行するためには。

ハードウェアがＶＭの入出力割込み可能条件を判定でき
なければならない。このため、ＶＭ上のＯＳが入出力割
込みマスクを変更した場合、ハードウェアはこの変更後
の入出力割込みマスクが指示する割込み可能条件に従っ
て割込みを処理する必要がある。しかし、上記従来の方
式では、このような入出力割込みマスクの更新命令を、
効率よく実行することはできない。

本発明の目的は、これら従来の課題を解決し、Ｍ／ＥＸ
実計算機の下で、アーキテクチャの異なるＭおよびＭ／
ＥＸモードＶＭの入出力命令および入出力割込みを効率
よく実行することが可能な仮想計算機の入出力実行方式
を提供することにある。

〔ａ！題を解決するための手段〕

上記目的を達成するため、本発明による仮想計算機の入
出力実行方式は、（ｉ）第１（Ｍ／ＥＸ）と第２（Ｍ）
のアーキテクチャの計算機上で動作可能な少なくとも１
つのＯＳを、第１のアーキテクチャの実計算機と管理制
御プログラム（ＶＭＣＰ）の下で同時に走行させる仮想
計算機システムにおいて、上記実計算機の入出力装置対
応に、該入出力装置がある特定のＯＳに専有されている
か否かを判断する手段１４１０と、該実計算機上で走行
中のＯＳのアーキテクチャを判断する手段１５１０と、
走行中のＯＳが発行する第１のアキテクチャの入出力命
令に対して、該ＯＳが第１のアーキテクチャを有し、か
つ該入出力命令の指定する入出力装置が、現走行ＯＳに
専有されているときには、該入出力命令を該入出力装置
に対して発行し、現走行ＯＳに専有されていないときに
は、上記管理制御プログラム（ＶＭＣＰ）に割出す手段
（第６図参照）を有することに特徴がある。また、（ｉ
ｉ）上記第１のアーキテクチャを有するＯＳが、第２の
アーキテクチャの入出力命令を発行した場合、該入出力
命令に対しては上記管理制御プログラム（ＶＭＣＰ）ま
たは該ＯＳに割出す手段（第８図（ａ）参照）を有する
ことに特徴がある。（ｉｉｉ）また、上記実計算機は、
第２のアーキテクチャの入出力命令を第１のアーキテク
チャの入出力命令に変換する手段と、走行中のＯＳが発
行した第２のアーキテクチャの入出力命令に対して、該
ＯＳが第２のアーキテクチャを有し、かつ該入出力命令
の指定する入出力装置が、現走行ＯＳに専有されている
場合には、該第２のアーキテクチャの入出力命令を対応
する第１のアーキテクチャの入出力命令に変換して、こ
れを実行し、また該入出力装置が現走行ＯＳに専有され
ていないときには管理制御プログラム（ＶＭＣＰ）に割
出す手段（第８図Ａ、Ｂ。

第１２図Ｂ、第１３図参照）を有することに特徴がある
。（ｔｖ）上記実計算機は、第２のアーキテクチャのＯ
Ｓが第１のアーキテクチャの入出力命令を発行した場合
には、該入出力命令に対して管理制御プログラム（ＶＭ
ＣＰ）または該ＯＳに割出す手段（第６図参照）を有す
ることに特徴がある。（Ｖ）上記実計算機は、入出力装
置対応に専有状態を示す入出力直接実行ビット１４１０
と、どの仮想計算機が専有するかを識別するための専有
ＯＳ領域ＩＤフィールド１４２０を有し、ＯＳ走行開始
命令により走行中ＯＳを識別するための走行中ＯＳ領域
ＩＤ１５２０を指示し、走行中ＯＳが入出力命令を発行
したとき、該当する入出力装置の専有ＯＳ領域ＩＤフィ
ールドの値と走行中ＯＳ領域ＩＤの値が異なったとき、
および該入出力装置の入出力直接実行ビットが非専有状
態を指示するときには、管理制御プログラム（ＶＭＣＰ
）に割出す手段（第６図、第８図参照）を有することに
特徴がある。（ｖｉ）上記実計算機は、入出力直接実行
ビットと専有ＯＳ領域ＩＤフィールドを更新する手段（
第５図参照）を有することに特徴がある。（ｖｉｉ）上
記実計算機は、ＯＳの主記憶装置を実主記憶装置に常駐
させて、該ＯＳの主記憶装置から該実主記憶装置へのア
ドレス対応関係を与えるアドレス変換手段１３００を有
し、ＯＳが入出力装置の入出力動作を指命するチャネル
指令語（ＣＣＷ）を作成して、該入出力装置への入出力
を起動するための入出力命令を発行したとき、現走行Ｏ
Ｓに専有されている入出力装置であり、かつ該入出力命
令が該ＯＳのアーキテクチャの入出力命令であるときに
は、上記アドレス変換手段により上記ＯＳの作成したＣ
ＣＷのアドレスを該実主記憶装置のアドレスに変換して
、その値を読み込み、該ＣＣＷ内のデータアドレスを上
記実主記憶装置のアドレスに変換しながら、上記入出力
命令を実行する手段（第１１図参照）を有することに特
徴がある。（ｖｉｉ　）上記実計算機は、走行中ＯＳの
入出力の処理モードを指定するフラグ１５３０を有し、
該フラグが入出力直接実行を指示するときには、上記（
ｖｉｉ）の入出力実行処理を有効とし、一方、該フラグ
が入出力直接実行を指示していないときには、ＯＳの全
ての入出力命令を、入出力装置の専有、非専有にかかわ
りなく管理制御プログラム（ＶＭＣＰ）に割出すことに
特徴がある。（ｉｘ）上記実計算機は、アドレス変換手
段の内容を更新するための命令（第３図参照）を有し、
該命令のオペランドは、ＯＳの主記憶装置の実主記憶装
置における開始番地識別子と領域長識別子とＯＳを識別
するための領域識別子とからなることに特徴がある。

（Ｘ）上記実計算機は、第１のアーキテクチャの入出力
起動命令のオペランドに、さらに領域識別子をオペラン
ドとして指定する入出力起動命令（第４図参照）を有し
、該命令は、領域識別子により指定されたＯＳの領域上
のＣＣＷのアドレスを、命令で指定した領域識別子に対
応するアドレス変換手段を用いて実主記憶装置のアドレ
スに変換して、該値を読み込み、該ＣＣＷのデータアド
レスを上記アドレス変換手段により実主記憶装置のアド
レスに変換しながら、上記入出力起動命令を実行してい
くことに特徴がある。（ｎ）上記実計算機は、現走行Ｏ
Ｓのハードウェア割込み情報を格納する領域（プレフィ
クス）のアドレスを記憶する手段を有し、１つないし複
数の割込みサブクラスを入出力直接実行用として第１の
アーキテクチャのＯＳにおいて、入出力割込み要因が現
走行ＯＳの入出力直接実行用割込みサブクラスのもので
あり、かつ現走行ＯＳが指定するＩ１０マスクおよび割
込みサブクラスマスクに割込み可能であることが示され
ているときには、現走行ＯＳのプレフイクスアドレス記
憶手段により現走行ＯＳのプレフイクスを求め、該プレ
フィクスに該入出力割込みを反映させる手段（第１４図
、第１６図参照）を有することに特徴がある。（Ｘｉｉ
）上記実計算機は、プレフィクスのアドレスを記憶する
手段を有し、１つの割込みサブクラスを入出力直接実行
用に有する第２のアーキテクチャのＯＳで発生した入出
力割込み要因が、現走行中の第２のアーキテクチャの入
出力直接実行用割込みサブクラスのものであり、該ＯＳ
の指定するＩ１０マスクおよび入出力直接実行用入出力
割込みサブクラスマスクに割込み可能状態が指示されて
いるときには、現走行ＯＳのプレフィクスアドレス記憶
手段により現走行ＯＳのプレフィクスを求め、該プレフ
ィクス領域に第１のアーキテクチャの割込み情報を第２
のアーキテクチャの割込み情報に変換して、入出力割込
みをＯＳに報告する手段（第１４図、第１６図および第
１７図参照）を有することに特徴がある。（３Ｃ１ｉｉ
）上記実計算機は、管理制御プログラム（ＶＭＣＰ）が
指定するＩ１０マスクと、入出力割込み要因が発生した
割込みサブクラスで、管理制御プログラム（ＶＭＣＰ）
が指定する割込みサブクラスマスクに、割込み可能が示
されているときには、管理制御プログラム（ＶＭＣＰ）
に入出力割込みを報告する手段（第１６図、第２２図の
ホスト割込み参照）を有することに特徴がある。（ｘｉ
ｖ）上記実計算機は、ＯＳ走行中に発生した入出力割込
み要因が現走行ＯＳの入出力直接実行用割込みサブクラ
スのものであり、かつ現走行ＯＳのＩ１０マスクおよび
該入出力直接実行用割込みサブクラスマスクに割込み可
能が示されており、かつ管理制御プログラム（ＶＭＣＰ
）が指定したＩ１０マスクと入出力割込み要因が発生し
た割込みサブクラスに、管理制御プログラム（ＶＭＣＰ
）が割込み可能を指定しているときには、現走行中ＯＳ
か管理制御プログラム（ＶＭＣＰ）かいずれか一方に、
該入出力割込みを反映する手段（第１６図参照）を有す
ることに特徴がある。（ｘｖ）上記実計算機は、ＯＳの
ディスパッチ命令により割込み情報マスク１５６０゜２
３０２を指示し、該ＯＳが走行中に発生した該当ＯＳに
割込み可能な該ＯＳの入出力直接実行用の割込みサブク
ラスからの割込み要因に対して、該割込みの割込み情報
が上記割込み情報マスクにより指定された割込み情報を
含むときしこは、走行中のＯＳに割込むことなく、管理
制御プログラム（ＶＭＣＰ）に割出す手段（第１６図の
異常処理参照）を有することに特徴がある。（ｘｖｉ）
上記実計算機は、第２のアーキテクチャのＯＳが走行中
に発生する該当ＯＳの入出力直接実行用の割込みサブク
ラスからの割込み要因に対して、走行中のＯＳがＱＣモ
ードを示すときには、該割込みを管理制御プログラム（
ＶＭＣＰ）に割出す手段（第１５図のＢＣモード参照）
を有することに特徴がある。（ｘｖｉｉ）上記実計算機
は、ＯＳ割込みサブクラスレジスタ２４５０を有し、か
つ走行中ＯＳの入出力直接実行用の割込みサブクラスマ
スクの値を対応する実サブクラス番号の上記ＯＳ用割込
みサブクラスレジスタに設定する手段と、上記ＯＳ用割
込みサブクラスレジスタとＯＳのＩ１０マスクにより走
行中ＯＳが割込み可能か否かを判断する手段（第１４図
参照）を有することに特徴がある。（ｘｖｉ）上記実計
算機は、割込みサブクラス番号の変換表を持ち、かつ第
１のアーキテクチャのＯＳが走行中に発行した割込みサ
ブクラスのマスク値変更命令に対しては、走行中ＯＳの
入出力直接実行用割込みサブクラスのマスク値を、上記
変換表を用いて対応する割込みサブクラス番号を得てＯ
Ｓ用割込みサブクラスレジスタに設定する手段（第１０
図参照）を有することに特徴がある。（ｘｊｘ）上記実
計算機は、第１のアーキテクチャのＯＳをディスパッチ
する命令により、該ＯＳの入出力直接実行用の割込みサ
ブクラスのマスク値を、対応するＯＳ用割込みサブクラ
スレジスタに設定する手段（第９図参照）を有すること
に特徴がある。（ｘｘ）上記実計算機は、第１のアーキ
テクチャの入出力命令のうち、チャネルパスの状態を調
べる命令（ＳＴＣＰＳ命令）を管理制御プログラム（Ｖ
ＭＣＰ）に割出すことなく、直接実行する手段（第６図
参照）を有することに特徴がある。（ｘｘｉ）上記実計
算機は、第１のアーキテクチャのＯＳが発行した割込み
可能が指示されている割込みサブクラスに保留中の割込
みから、１つ割込み保留を解除する命令（ＴＰＩ命令）
を管理制御プログラム（ＶＭＣＰ）に割出すか否かを判
断するフラグを持ち、かつ第１のアーキテクチャのＯＳ
が走行中に発行した上記命令（ＴＰＩ）に対して、上記
フラグが割出しを指示するときには、管理制御プログラ
ム（ＶＭＣＰ）に命令を割出し、上記フラグが管理制御
プログラム（ＶＭＣＰ）への割出しを指示していないと
きには、走行中ＯＳの入出力直接実行用割込みサブクラ
スに関して、上記命令を実行する手段（第７図（Ａ）参
照）を有することに特徴がある。

（ｘｘｉｉ）上記実計算機は、第１のアーキテクチャの
入出力命令のうち、命令で指定した入出力装置の割込み
保留状態を解除し、命令で指定した主記憶装置上の領域
に割込み情報を格納する命令（ＴＳＣＨ命令）を、第１
のアーキテクチャのＯＳが該ＯＳが専有する装置に対し
て発行したときには、管理制御プログラム（ＶＭＣＰ）
に割出すことなく実行する手段（第６図参照）を有する
ことに特徴がある。（ｘｘｎｉ）上記実計算機は、第２
のアーキテクチャの入出力命令における入出力装置の識
別子および入出力実行パスの識別子から、対応する第１
のアーキテクチャの入出力命令での入出力装置の識別子
および入出力実行パスの識別子への変換テーブル（第１
０図参照）を有し、かつ第２のアーキテクチャのＯＳが
走行中に発行した入出力命令を第１のアーキテクチャの
入出力命令に変換しく第１３図参照）、さらに上記変換
テーブルにより対応する第１のアーキテクチャでの入出
力′３Ａｍの識別子および入出力実行パスの識別子を求
めて、これらの情報により上記対応する第２のアーキテ
クチャの入出力を実行する手段（第８図Ａ、Ｂ参照）を
有することに特徴がある。（ｘｘｉｖ）上記実計算機は
、第２のアーキテクチャのＯＳをディスパッチする命令
において、該ＯＳの入出力直接実行用割込みサブクラス
に対応するＯＳ用割込みサブクラスレジスタに、該ＯＳ
のチャネルマスクが全て割込み可能を示すときには、割
込み可能を指示し、上記以外のときには、割込み不可能
を指示する手段（第９図の１０７０３参照）を有するこ
とに特徴がある。

〔作　　用〕

本発明においては、上記第１の課題、つまりゲストＰＳ
Ｗの工／○マスクが′０°のとき、他のＶＭまたはＶＭ
ＣＰへの割込みが抑止されてしまう点を解決するため、
ホスト割込み起動回路２２１０とは独立に、ゲスト割込
み起動回路２２２０を設ける。このゲスト割込み起！ｌ
Ｊ回路２２２０は、ゲストＰＳＷ２４３０のＩ１０マス
クと走行中ＶＭの入出力直接実行用専有サブクラスマス
クとを設定するＩ１０直接直接用ゲスｈ　ＣＲ６−２４
５０により、走行中ＶＭの割込み可能条件を判定する回
路である。

また、上記第２の課題、つまりＭ／ＥＸ実計算機の下で
、ＭモードＶＭとＭ／ＥＸモードＶＭのＩ１０直接実行
を効率よく行うことができるようにするため、命令実行
回路２１２０および割込み処理回路２３００の内部構成
を拡張する。また、Ｍモードの入出力開始命令で指定さ
れる仮想ＩＭ！アドレスを対応するサブチャネル番号に
変換するためのデバイスアドレス変換テーブル１５５１
（第１２図Ｂ参照）を設ける。すなわち、命令実行回路
２１２０は１ＭモードＶＭが発行した入出力命令をデバ
イスアドレス変換テーブルを用いて対応するＭ／ＥＸの
入出力命令に変換して実行するために拡張されている。

さらに、割込み処理回路２３００は、ＭモードＶＭが走
行中に発生した走行ＶＭの入出力直接実行用専用サブク
ラスからのＭ／ＥＸ形式の割込みを、Ｍの割込み形式に
変換してＶＭに反映するように拡張される。

次に、上記第３の課題、つまり異常終了した１７０割込
みの処理を、管理制御プログラム（ＶＭＣＰ）に通知し
て、回復処理を行わせることができるようにするため、
ＶＭの起動時、５Ｄ１５００中に割込みインタセプショ
ンマスクを指定する。

そして、割込み処理回路２３００は、走行中ＶＭに割込
み可能な専有サブクラスの入出力割込みが、上記割込み
インタセプションマスクに指定された割込み情報を含む
ときには、ＶＭには割込まずに。

管理制御プログラム（ＶＭＣＰ）に割込む。

次に、第４の課題、つまり入出力割込みマスクの更新命
令を効率よく実行するため、５ＤＩ５００中に、Ｍ／Ｅ
ＸモードＶＭの場合、仮想サブクラス番号と実サブクラ
ス番号の対応を与えるサブクラス番号変換表１５４０を
持つ、そして、ＶＭがゲストＣＲ６−２４４０を変更す
る命令を発行した場合、命令実行回路２１００は、ゲス
トＣＲ６−２４４０を更新するのみでなく、Ｉ１０直接
直接用ゲストＣＲ６−２４５０のマスクを上記サブクラ
ス番号変換表に従って変更する。

本発明の全体の作用は、以下のように行われる。

すなわち、ゲスト割込み起動回路２２２０は、ホストＰ
ＳＷ２４１０のＩ１０マスクやホストＣＲ６−２４２０
とは独立して、ゲストＰＳＷ２４３０のＩ１０マスクと
Ｉ１０直接直接用ゲスｌ−ＣＲ６−２４５０により、走
行中ＶＭの専用サブクラスの割込み可能条件を判定する
。このため、ホストＰＳＷ２４１０のＩ１０マスクとゲ
ストＰＳＷ２４３０のＩ１０マスクは各々別個の値を設
定することが可能となり、ＶＭ走行中は、ホストＰＳＷ
２４１０のＩ１０マスクには常に１′を設定することが
可能となる。従って、望まないにもかかわらず、ＶＭＣ
Ｐや他のＶＭのＩ１０割込みがハードウェアに保留され
ることはない。

また、拡張された命令実行回路２１２０は、デバイスア
ドレス変換テーブル１５５１を用いて、Ｍの入出力開始
命令を対応するＭ／ＥＸの入出力開始命令に変換して実
行し、拡張された割込み処理回路２３００は、Ｍ／ＥＸ
の割込み形式をＭの割込み形式に変換する。このために
、Ｍ／ＥＸ実計算機上では、ＭモードＶＭの入出力を直
接実行可能となる。

さらに、割込み処理回路２３ｏＯは、走行中ＶＭが専有
するサブクラスからの割込みが、５ＤＩ５００中の割込
みインタセプシミンマスクに指定された割込み情報を含
む場合には、管理制御プログラム（ＶＭＣＰ）に割込む
。このために、管理制御プログラム（ＶＭＣＰ）は、回
復処理を行うことが望ましい割込みのパターンを割込み
インタセプションマスクに設定して、ＶＭを起動するこ
とにより、チャネル障害時等における回復処理を管理制
御プログラム（ＶＭＣＰ）が行うことも可能である。

命令実行回路２１２Ｑは、Ｍ／ＥＸ（−−ドＶＭが発行
したゲストＣＲ６−２４４０更新命令に対して、サブク
ラス番号変換表１５４０に従ってＩ１０直接直接用ゲス
トＣＲ６−２４５０のマスク値も更新する。このために
、上記命令実行後も、ＶＭの割込み可能条件をゲストＰ
ＳＷ２４３０のＩ１０マスクとＩ１０直接直接用ゲスト
ＣＲ６−２４５０により、ゲスト割込み起動回１２２２
０は判定できる。このように、本発明においては、Ｍ／
ＥＸモードＶＭのゲスｌ−ＣＲ６−２４４０更新命令を
管理制御プログラム（ＶＭＣＰ）に割出すことなく、直
接実行することが可能である９〔実施例〕 以下、本発明の実施例を、図面により詳細に説明する。

第１図は、本発明の一実施例を示す仮想計算機の入出力
実行装置の機能フローチャートである。

本発明の主目的は、常駐ストレージを有するＭモードお
よびＭ／ＥＸモードＶＭの専用装置への■／○命令およ
び１１０割込みを、管理制御プログラム（ＶＭＣＰ）が
介在することなく、ハードウェアによる直接実行させる
ことである。

第１図のフローは、そのための処理を、ＶＭとＶＭＣＰ
とハードウェアとに分けて示している。。

先ず、ＶＭＣＰが入出力直接実行のための環境設定処理
（ステップ１００）を行った後、ＳＩＥ命令（Ｓ　ｔａ
ｒｔ　　Ｉ　ｎｔｅｒｒｕｐｔ　　Ｅ　ｘｅｃｕｔｉｏ
ｎ命令）を発行して（ステップ１０１）、ＶＭをディス
パシチした後、ＶＭ上のＯＳが入出力起動命令を発行す
ると、この命令は次のように実行される。なお、同−処
理欄内の（）内はＭモードの命令であり、また〔　　〕
内はＭモードの命令のみに対して必要な処理であって、
Ｍ／ＥＸモードの命令では不要な処理である。

先ず、Ｍ／ＥＸモードＶＭがその入出力起動命令である
５ＳＣＨ命令を発行すると（ステップ１０２）、ハード
ウェアの入出力直接実行支援機構が対応する５ＳＣＨＥ
（Ｓｅｔ　　５ｕｂｃｈａｎｎｅｌ　　Ｅｘｔｅｎｄｅ
ｄ）命令を実行する（ステップ１０４）。これにより、
レベル２上の仮想ＣＣＷ群が実行される。

このＩｌｏの処理が終了して、割込み要因が発生すると
、ハードウェアにより割込み可能か否かを判定して（ス
テップ１ｏ５）、割込み不可能であれば、この割込みを
ハードウェアで保留する。（ステップ１０６）。また、
割込み可能であれば、走行中ＶＭに報告すべき割込みか
否かを判定して（ステップ１０７）、そうであれば割込
みをＶＭＣＰが介在することなく、直接実行する（ステ
ップ１０９）。また、走行中ＶＭに直接報告すべき割込
みでない場合には、先ずＶＭＣＰに割込み、ＶＭＣＰが
ＶＭへの割込み反映処理を行う（ステップ１１０）。

次に１ＭモードＶＭがその入出力起動命令である　５Ｉ
ＯＦ（Ｓｔａｒｔ　　　　Ｉｌｏ　　　　Ｆａｓｔ　　
　　Ｒｅ１ｅａｓｅ）命令を発行すると（ステップ１０
２）、ハードウェアは、５ＳＣＨＥ命令が実行できる環
境を整えるため、Ｓ　ＩＯＦ＞５ＳＣＨＥの命令変換を
行い（ステップ１０３）、Ｓ　Ｓ　ＣＨＥ命令を実行す
る（ステップ１０４）。このＩｌｏの処理が終了し、割
込み要因が発生すると、ハードウェアにより割込み可能
か否かを判定する（ステップ１ｏ５）。割込み不可能で
あれば、この割込みをハードウェアで保留する（ステッ
プ１０６）。また、割込み可能であれば、走行中ＶＭに
報告すべき割込みか否かを判定しくステップ１ｏ７）、
そうであればＭモードでの割込み情報をサブチャネルか
ら生成して、Ｍ／ＥＸからＭへの割込み情報の変換を行
い（ステップ１０８）、割込みを実行する（ステップ１
０９）。また、走行中ＶＭに直接報告すべき割込みでな
いときには、先ずＶＭＣＰに割込み、Ｖ　Ｍ　ＣＰがＶ
Ｍへの割込み反映処理を行う（ステップ１１０）。

第２図は、本発明の一実施例を示す仮想計算機システム
の機能ブロック図である。

第２図の構成は、第１８図に示す従来の構成とほぼ同じ
であるが、次の点が第１８図の構成と異なっている（新
たに設けたブロックの下辺を太く記載している）ａ （イ）サブチャネ、ＩＬ／　１４００内に、５ＳＣＨＥ
動作を指定するための５ＣＨ−８ＳＣＨＥ１４３０ビツ
トを設けた。

（ロ）ＳＤ１５００内に、サブクラス番号変換表１５４
０を設け、Ｉ１０直接直接用に拡張した。

（ハ）命令実行回路２】２０を、ＳＩＥ命令、制御レジ
スタを更新するＬＣＴＬ命令、ＶＭの■１０命令を実行
するために拡張した。

（ニ）走行中ＶＭの専有サブクラスのマスクを保持する
Ｉ１０直接直接用ゲスｌ−ＣＲ６−２４５０を設けた。

（ホ）走行中ＶＭの専用サブクラスの割込み可能条件を
判定するゲスト割込み起動回路２２２０を設けた。

（へ）ＢＣモードで走行中のＶＭの専用サブクラスの割
込みに対しては、無条件に割込み処理回路２３００に起
動信号を送るためのＢＣモード割込み起動回路２２３ｏ
を設けた。なお、Ｍ／ＥＸではＥＣモードのみであるが
、ＭではＥＣモードとＥＣモードの両方がある。

（ト）ＩＯＰ３０００内に、ＶＭの入出力実行の初期設
定を行うための起点アドレスレジスタ設定回路３２００
を設けた。

以上の増設機構を用いて、入出力直接実行のための環境
設定、ＶＭの起動、ＶＭの工／○命令の実行、Ｉ１０直
接直接用ゲスｌ−ＣＲ６の設定、１１０割込み実行を行
う。

第３図、第４図および第５図は、それぞれ本発明で新た
に設けられた５ＡＬＥ命令、Ｓ　Ｓ　ＣＨＥ命令、およ
び５ＲＩＤ命令の構成図である。

（ｉ）入　力点　　　の−めの ＶＭＣＰは、本発明により新たに設けられたＳＡ　Ｌ　
　Ｅ　　（Ｓ　ｅｔ　　　Ａｄｄｒｅｓｓ　　　Ｌ　１
ｍ１ｔ　　　Ｅ　ｘｔａｎｄｅｄ）命令により、ＶＭの
主記憶装置の上下限アドレスをＩＯＰ用アドアドレス変
換テーブル１３００定する。、第３図に示すように、５
ＡＬＥ命令の第２オペランドアドレスは、ｌ０Ｐ３００
０が入出力要求元のＶＭを識別するためのＲＩ　Ｄ　（
ＲｅｇｉｏｎＩ　ｄｅｎｔｉｆｉｃａｔｉｏｎ）である
。また、汎用レジスタＧＲ１のビット１からビット１５
の開始番地の値に２１６を乗じた値が、実主記憶装置１
０００におけろＶＭの主記憶装置の開始番地（下限アド
レス）であり、ＧＲｌに示された領域長ｎに対してｎ＋
１に２１６を乗じた値がＶＭの主記憶装置の領域長であ
る。従って、ＧＲＩの開始番地と領域長に１を加算した
結果に２１″を乗じた結果が、ＶＭの主記憶装置１の終
点アドレス（上限アドレス）である。

ＶＭＣＰが５ＡＬＥ命令を発行すると、命令レジスタ２
１００にこの５ＡＬＥ命令が格納される。

これが命令デコーダ２１１０によりデコードされた後、
命令実行回路２１２０において第２オペランドの計算を
行い、ＲＩＤに対するＩＯＰ用アドアドレス変換テーブ
ル１３００ントリに、ＧＲＩに示されている開始番地と
領域長から計算された上下限アドレスを格納する（第１
９図のテーブル参照）。

ＶＭに入出力袋間を専用装置として接続する場合、この
装置が入出力直接実行対象であることを命令実行回路２
１２０が判定できるようにする必要がある。このために
、第５図に示すようなＳＲＩ　Ｄ（Ｓｅｔ　　Ｒｅｇｉ
ｏｎ　Ｉ　Ｄ）命令を新たに設けた。

５ＲＩＤ命令の第２オペランドアドレスは、命令実行回
路２１２０が装置専有光のＶＭを識別するためのＲＩＤ
、および１′であるときには入出力直接実行対象の装置
であることを示し、また０′であるときには入出力直接
実行対象外の装置であることを示すＤＴビットからなる
。また。

入出力実行モードの設定対象入出力装はのサブチャネル
番号を汎用レジスタＧＲＩに設定する。

ＶＭＣＰがこの５ＲＩＤ命令を発行すると、命令レジス
タ２１００に５ＲＩＤ命令が格納される。

命令実行回路２１２０は、第２オペランドアドレスの計
算を行い、ＧＲＩに示されたサブチャネル番号に対応す
るサブチャネル１４０ｏの５ＣＨ−ＤＩＯ１４１０に第
２オペランドアドレスのＤＴビットを、また５ＣＨ−Ｒ
ＩＤ１４２０には第２オペランドアドレスのＲＩＤを格
納する。

さらに、環境設定処理としては、サブクラスの専有処理
、ＭモードＶＭの場合には、後述のデバイスアドレス変
換テーブル１５５１の作成等が必要である。この点に関
しては、５Ｄ１５００と密接に関係するので、次のＶＭ
の起動処理において詳述する。

（ｉｉ）竺竺血起及笈ｌ 第１２図（、Ａ、）（Ｂ）（Ｃ）は、本発明におけるＳ
Ｄ領領域説明図である。

ＶＭの起動を行うためのＳＩＥ命令のオペランドである
Ｓ　Ｄ　１．５００は、第１２図（Ａ）に示すように１
次のようなフィールドから構成される。

（イ）ＳＤ−ＡＲＣＨＩ　５１０ 従来より存在するオペランドである。０′のときにはＭ
モードＶＭの起動を、また１１１　のときにはＭ／ＥＸ
モードＶＭの起動を、それぞれ示している。

（０）常駐ストレージモードビット１５１１これも従来
より存在するオペランドである。

′０′のときには非常駐ストレージモードＶＭの起動を
、また′１′のときには常駐ストレージモードＶＭの起
動を、それぞれ示している。

（ハ）ｒｃ、ビット１５１２ 従来より存在するオペランドである。ＶＭ走行中に命令
例外のプログラム割込み要因が発生したとき、ＩＣビッ
ト１５１２が′０゛であればＶＭに直接プログラム割込
みを報告し、　′１′であればＶＭＣＰに割込むことを
指示する。

（ニ）ＬＣＴＬインタセプトマスク１５９２従来より存
在するオペランドである。１６ビツトから構成され、各
ビットが制御レジスタ番号に対応している。ＶＭが制御
レジスタ値の変換命令ＬＣＴＬを発行したとき、ＬＣＴ
Ｌインタセプ１〜マスク１５９２に１１′が設定されて
いる制御レジスタの変更要求を含む場合、命令の実行は
抑止されてＶＭＣＰに割り出される。

（ホ）ＳＤ−ＤＩＯ１５３０ 本発明により新たに設けられたオペランドである。ｉ　
０　＋のときにはＩ１０直接実行を行わないことを表わ
し、′１′のときには■／○直接実行を行うことを表わ
す。

（へ）サブクラス番号変換表１５４０ 本発明により新たに設けられたオペランドである。８エ
ントリから構成され、各エントリは、第１２図（Ｃ）に
示すＳ　ＣＬ　−ＣＮ　Ｔ　Ｌである。５Ｄ−ＡＲＣＨ
１５１０が示すＶＭのアーキテクチャにより次の意味を
持っている。

ＤＭモードＶＭの場合 （（Ｅ）ＳＤ−ＤＩＯ１５３０が’ｏ’　のとき、この
ＶＭはＩ１０直接直接用のサブクラスを有しない。

（β）ＳＤ−ＤＩＯ１５３０が′１′のとき、このＶＭ
はＩ１０直接直接用サブクラスを有する。

サブクラス番号変換表１５４０の第０エントリ５ＣＬ−
ＣＮＴのＳ（ピッ［・３から７）が、ＶＭが専有する実
サブクラス番号（装置専有時に、ＶＭＣＰはこの実サブ
クラスを対応するサブチャネルに設定する）を、またＤ
（ビットＯ）が、このサブクラスに設定されるマスクの
値を示す。例えば、サブクラス番号変換表１５４０が（
８１００００００００）、’、のとき、実サブクラス１
を該当ＶＭは専有し、実サブクラス１にはマスク値１を
設定することを表わしている。

■Ｍ／ＥＸモードＶＭの場合 Ｄ＝Ｏのとき、当該エントリの番号に対応するゲス１−
１１０割込みサブクラスは、１１０割込み直接実行対象
の１１０割込みサブクラスに対応付けられていない。

Ｄ＝１のとき、当該エントリの番号に対応するゲスト１
７０割込みサブクラスは、１１０割込み直接実行対象の
１１０割込みサブクラスに対付けられている。

Ｓ（ビット３〜７）は、ゲストに与えられた１１０割込
み直接実行対象の１１０割込みサブクラス番号を表わし
ている。例えば、サブクラス番号変換表１５４０が（８
２００８４００００００００００）、のとき、仮想サブ
クラスＯは実サブクラス２に、仮想サブクラス２は実サ
ブクラス４に、それぞれ対応付けられており、しかも実
サブクラス２および４は、該当ＶＭの専用サブクラスで
あることを示す。

ＳＩＥ命令が発行されると、このサブクラス番号変換表
１５４０に従って、命令実行回路２１２０は、Ｉ１０直
接直接用ゲストＣＲ６−２４５０の設定を行う。これに
ついては、後、に詳述する。

（ト）ＳＤ−ＲＩＤ１５２０ 本発明により新たに設けられたオペランドである。Ｉ１
０直接実行支援を行うために、ＶＭの識別子テあるＲＩ
Ｄを設定する。Ｓ　Ｄ　−Ｒ’ｆ　］）　１５２０と、
５ＡＬＥ命令で該当ＶＭの上下限アドレス設定時に指定
したＲＩＤと２該当ＶＭに装置を専有させたときに５Ｒ
ＩＤ命令で指定したＲＩＤは、同一のものでなければな
らない。また、ＲＩＤはＶＭごとに異なるが、ＲＩＤの
管理は、ＶＭｃｐが行う。

（チ）ＤＥＶ−ＯＲＧ　Ｌ　５５０ 本発明により新たに設けられたオペランドである。後述
するデバイスアドレス変換テーブル１５５１の先頭アド
レスを示している。このフィールドの値は、ゲストがＭ
モードで、かつ５Ｄ−ＤＩＯＩ５３０がＩｌ＋の場合に
のみ有効である。

第１２図（Ｂ）に示すように、デバイスアドレス変換テ
ーブル１５５１は（２０００）、、エン（・りのＤＥＶ
ＴＢＬから構成され、エントリ番号は１Ｍの入出力命令
のオペランドである仮想装置アドレスである。ＤＥＶＴ
ＢＬの各フィールドは、各々次のような意味を持ってい
る。

Ｄ＝Ｏのとき、直接実行の対象外の装置である。

Ｄ＝１のとき、直接実行対象の装置である。エントリ番
号に対応する仮想装置アドレスにＶＭがＭの入出力起動
命令を発行したとき、ＤＥＶＴＢＬに示されたサブチャ
ネルに対して、ＤＥＶＴＢＬに示された論理パスマスク
ＬＰＭを用いてＭ／ＥＸの入出力起動命令を実行するこ
とを指示する。

ＶＭＣＰは１ＭモードのＶＭに装置を専有させた時、デ
バイスアドレス変換テーブル１５５１の該当するエント
リのＤＥＶＴＢＬのＤピッ１−を１１′に設定し、さら
にＬＰＭおよびサブチャネル番号を設定する。このデバ
イスアドレス変換テーブルを用いて、ＭモードＶＭのＩ
ｌｏがどのようにして直接実行するかについては、（■
）で詳述する。

（す）１１０割込みインタセブションマスクＩＭＫ１５
６０ 本発明により新たに設けられたオペランドである。ＩＭ
ＳＫ１５６０は、Ｍ／ＥＸのＩ１０終了状態情報である
サブチャネル状態語ｓｃｓｗに対応している。ＶＭに直
接実行可能な１１０割込み（７）ＳＣ８ＷとＩ　／　Ｏ
割込みインタセプションマスクの値をビットごとに論理
積をとり、いずれかが１′のとき、１７０割込みは直接
実行されずにＶＭＣＰに割込む。この割込みを１１０割
込みインタセブションと呼ぶ。１１０割込みインタセプ
ションがとのように実現されるかは、（Ｖ）で詳述する
。

（ヌ）ＳＵＢＩＤ１５７０およびＩＰＲＭ１５８これら
も、本発明により新たに設けられたオペランドである。

１７０割込みインタセブション発生時、そのサブチャネ
ル番号が５ＵＢＩＤ１５７０に、また該当サブチャネル
への入出力起動命令のオペランドで指定した割込みパラ
メータがＩＰＲＭ１５８０に、それぞれ設定される。

（ル）ＴＰＩインタセプトビット１５９０およびＴＰＩ
インタセプトマスク１５９１ これも、本発明により新たに設けられたオペランドであ
る。Ｍ／ＥＸモードＶＭのＴＰＩ命令を直接実行するた
めに用いるが、これも（ｉｉｉ）で詳述する。

本発明においては、上述の拡張された５ＤＬ５００をオ
ペランドとして持つＳＩＥ命令を発行することにより、
命令実行回路２１２０および割込み処理回路２３００は
、走行中ＶＭの上記オペランドの値を参照することが可
能となり、また値の更新が可能となる。

（市）ＶＭのＩ１０命令実行方式 （ｎｉ−１）Ｍ／ＥＸモードＶＭの■／○命令実行方式 先ず、直接実行可能なＭ／ＥＸのＩ１０命令であるＴＰ
Ｉ命令、５ＴＣＰＳ　（Ｓｔｏｒｅ　　Ｃｈａｎｎｅｌ
Ｐ　ａｓｓ　　Ｓ　ｔａｔｕｓ）命令、Ｔ　Ｓ　ＣＩ（
（Ｔｅｓｔ　　Ｓ　ｕｂｃｈａｎｎｅｌ）命令、５ＳＣ
Ｈ（Ｓｔａｒｔ　　５ｕｂｃｈａｎｎｅｌ）命令、およ
びＲ５ＣＨ（Ｒｅｓｕｍｅ　　５ｕｂｃｈａｎｎｅｌ）
命令について、簡単に説明する。

（ａ）ＴＰＩ命令 制御レジスタＣＲ６のサブクラスマスクが１′のサブク
ラスに１１０割込みが保留されているサブチャネルの割
込みコードを、第２オペランドアドレスが指定する領域
に格納する。割込みコードは、第２５図に示すように、
（０００Ｌ）、いサブチャネル番号、および割込みパラ
メータからなる。

（ｂ）ＳＴＣＰＳ命令 第２オペランドアドレスで指定された領域に、チャネル
パスのアクティブ状態を示すチャネルパス状態語を格納
する。

（ｃ）ＴＳＣＨ命令 Ｔ　Ｓ　ＣＨ命令の形式は、第２４図に示すように、オ
ペレーションコードと、（Ｂ２／Ｄ＝）の第２オペラン
ドアドレスと、汎用レジスタＧＲＩに格納されたサブチ
ャネル番号からなる。Ｔ　Ｓ　ＣＨ命令は。

汎用レジスタＧＲＩに指定されたサブチャネルの割込み
情報を、第２オペランドアドレスが指定する主記憶装置
上の領域に格納するための命令である。なお、第２４図
には、割込み情報である割込み応答ブロックＩＲＢの形
式が示されている。ｒＲＢは、Ｍモードでのチャネル状
態語の拡張情報であるサブチャネル状態語５Ｃ８Ｗ、Ｍ
でのりミチイトチャネルログアウトＬＣＬに対応する拡
張状態語ＥＳＷ、およびモニタ情報等を含む拡張制御語
ＥＣＷから構成される。

（ｄ）ＳＳＣＨ ８ＳＣＨ命令は、第２３図に示すような形式を持ってい
る。第２オペランドアドレス（Ｂよ／Ｄ２）が示す主記
憶上の領域には、入出力の制御情報であるＯ　ＲＢ　（
Ｏｐｅｒａｔｉｏｎ　　Ｒｅｑｕｅｓｔ　　［３Ｌｏｃ
ｋ）を予め格納する必要があるが、その動作については
後述する。

なお、汎用レジスタＧＲＩには、入出力の対象となる入
出力′！Ａ置を指定するサブチャネル番号を格納してお
く。

第２３図の下方には、１２バイトから構成されるＯＲＢ
の詳細図が示されている。割込みパラメータは、プログ
ラムにより自由に使用できる領域であって、特にその内
容に制限はない。サブチャネルキーはＭでのＣＡＷ中の
保護キーに相当し、チャネルプログラムアドレスは、Ｍ
でのＣＡＷ中のチャネルプログラムアドレスに相当する
が、これは３１ビツトに拡張されている点がＣＡＷとは
異なっている。Ｆビットは、ＣＣＷの形式を制御するも
のであって、Ｉ　Ｏ＋の場合にはデータアドレスが２４
ビツトである形式０のＣＣＷの実行を、また１＋の場合
にはデータアドレスが３１ビツトである形式１のＣＣＷ
の実行を、それぞれ指示する。論理バスマスクＬＰＭは
、入出力を実行するチャネルパスの範囲を表わしており
、８ビツトからなるＬＰＭ中の１ビツトのみを１＋にし
ておけば、対応する唯１つのチャネルパスで入出力は実
行され、一方、複数のビットを１１′にしておけば、そ
の中からｌ０Ｐ３０００がフリーなチャネルパスを選択
して入出力を実行する。その他のＳビット、Ｐビット、
■ビット、Ａビット、Ｕビットは、Ｍ／ＥＸにおいて追
加された機能の制御ビットであるが、詳細は前述の文献
を参照されたい。

（ｅ）Ｒ３ＣＨ命令 Ｓ　Ｓ　ＣＨ命令により実行を開始したＣＣＷ群を、途
中でサスペンドさせたとき、この未実行のＣＣＷ群をリ
ジューム、つまり再開させる命令である。

汎用レジスタＧＲＩに、リジュームする装置のサブチャ
ネル番号を指定する。

次に、ＶＭが発行したＴＰＩ命令、５ＴＣＰＳ命令、Ｔ
ＳＣＨ命令、５ＳＣＨ命令およびＲＳＣ！（命令の実行
方法を、第６図および第７図により詳述する。

第６図は、本発明によるＴＰＩ命令、５ＴＣＰＳ命令、
Ｔ　Ｓ　ＣＨ命令、５ＳＣＨ命令およびＲＳＣＨ命令の
実行フローチャートであり、第７図は本発明によるＴＰ
Ｉ命令の詳細な実行フローチャー１・である。

ＴＰＩ命八　へ　式の　１の （イ）ＶＭ走行中か否かをＩＥモードピット２４０ｏが
１＋か否かにより判定する（ステップ１０２００）、Ｉ
Ｅモードピット２４００がＩ　Ｏ１つまりＶＭ走行中で
ない場合には、ＴＰＴ命令を実行して（ステップ１０２
０１）、命令の実行を終了する。

（ロ）Ｍ／ＥＸモードＶＭが発行したＴＰＩ命令か否か
を、ＳＤＩ　５００の５Ｄ−ＡＲＣＨ１５１０が１＋か
否かにより判定しくステップ１０２０２）、５Ｄ−ＡＲ
ＣＨＬ　５１０が１１′の場合には次に進む。また、第
１２図（Ａ）に示すＳ　Ｄ　１．５００のＩＣ１５１２
が１＋か否かを判定して（ステップ１０２０３）、’１
’の場合には命令例外インタセプションとしてＶＭＣＰ
に割込み（ステップ１０２０４）、１０′の場合にはｖ
Ｍにプログラム割込み（命令例外）を直接報告する（ス
テップ１０２０５）、その後、命令の実行を終了する。

（ハ）次に、常駐ストレージモードのＶ　Ｍか否かを、
第１２図（Ａ）に示す５Ｄ１５００の常駐ストレージモ
ードビット１５１１が１１′か否かにより判定しくステ
ップ１０２０６）、常駐ストレージモードピッｌ−１５
１１がＩ　Ｏ＋の場合には、命令インタセプションとし
て命令の実行を抑止して、ＶＭＣＰに割込む（ステップ
１０２０８）。

（ニ）Ｉ１０直接実行対象のＶＭか否かを、５Ｄ１５０
０（７）ＳＤ−ＤＩＯ１５３０が’１’か否かにより判
定し、５Ｄ−０１０１５３０が０′の場合には、命令例
外インタセプションとしてＶＭＣＰに割込む（ステップ
１０２０８）。

（ホ）第１２図（Ａ）に示すＴＰＩインタセプトビッｌ
−１５９０が１′か否かを判定して（ステップ１０３０
０）、１１′の場合には、命令インタセプションとして
ＶＭＣＰに割込む（ステップ１０３０９）。なお、この
ＴＰＩインタセプションビット１５９０は、該当ＶＭの
Ｉ１０割込み保留をＶＭＣＰが有するときに、ＶＭＣＰ
が１１′に設定するビットである。インタセプトされた
ＴＰＩ命令は、ＶＭＣＰがシミュレーションを行う。

（へ）次に、実サブクラス番号のカウント用レジスタｉ
に１０′を設定する（ステップ１０３０１）。

（ト）Ｉ１０直接直接用ゲストＣＲ６−２４５０のビッ
トｉが１′か否かを判定しくステップ１０３０２）、ビ
ットｉが０′の場合には、ｉに１を加算する（ステップ
１０３０６）。

（チ）ビットｉが１′であれば、実サブクラスｉに割込
み保留があるか否かを、大割込み保留レジスタ２２１４
のビットｉが１′が否かにより判定しくステップ１０３
０３）、ピッｈ　ｉがＩ　Ｏ＋であれば、ｉに１を加算
する（ステップ１０３０６）。

（す）ビットｉが１′であれば、第２１図に示すＩ１０
割込み要求キュー１２００のサブクラスｉにキューイン
グされている先頭のサブチャネル１４００をＩ１０割込
み要求キュー１２００からはずし、汎用レジスタＧＲＩ
が示すＶＭの主記憶装置に該当サブチャネルの割込みコ
ード（第２５図参照）を格納する（ステップ１０３０４
）。

（ヌ）次に、条件コード１を設定して（ステップ１０３
０５）、命令の実行を終了する。

（ル）なお、ステップ１０３０６でｉに１を加算した後
、ｊが８未満か否かを判定しくステップ１０３０７）、
８未満であれば再度ステップ１０３０２に戻る。

（オ）ｉが８以上であれば、条件コードＣＣ＝Ｏを設定
して（ステップ１０３０８）、命令の実行を終了する。

このようにして、本実施例では、ＴＰＩインタセプショ
ンピット１５９０が０′の場合には。

ＶＭのＴＰＩ命令を直接実行することができる。

ＴＰＩ　　ム　−　式のＪ２の　　側 温６図において、破線内の処理は第１と第２の実施例で
共通の部分である。すなわち、第２の実施例では、第１
の実施例の（イ）〜（ニ）の処理は全く同一である。従
って、第７図（Ｂ）により（ニ）に続く（ホ）の処理か
ら詳述する。

（ホ）仮想サブクラス番号のカウント用レジスタｊにｌ
　Ｏｌ　を設定する（ステップ１０４００）。

（へ）ゲストＣＲ６−２４４０のビットｊが１１２か否
かを判定して、もし１０″であれば１、ｊに１を加算す
る（ステップ１０４０８）。

（ト）ｊが１′であれば、第１２図（Ａ）に示す５Ｄ１
５００のＴＰＩインタセプトマスク１５９１のビットｊ
が１′か否かを判定しくステップ１０４０２）、ビット
ｊが１′の場合には、命令インタセプトとしてＶＭＣＰ
に割出す（ステップ１０４　Ｌ　１）、ＶＭＣＰは、該
当ＶＭのサブクラスごとのＩ１０割込み保留状態をＴＰ
Ｉインタセプトマスクに設定して、ＶＭをディスパッチ
する。

例えば、走行させようとするＶＭの仮想サブクラスＯと
４の割込みをＶＭＣＰが保留している場合には、ＴＰＩ
インタセプトマスクには（８８）ｔｒ、３設定する。

（チ）ピッｈ　ｊが０′の場合には、仮想サブクラスｊ
が該当ＶＭの入出力直接実行用の専用サブクラスか否か
を、サブクラス番号変換表１５４０の第ｊ　５ＣＬ−Ｃ
ＮＴＬエントリのピッｌ−０（Ｄピッ１〜）が１１′か
否かにより判定する（ステップ１０４０３）、Ｄビット
が０′の場合には、ｊに１を加算する（ステップ１０４
０８）。

（Ｕ）Ｄビットが１１′の場合には、仮想サブクラスが
該当ＶＭの専用サブクラスであるから、仮想サブクラス
ｊに対応する実サブクラス番号ｉを求めるため、サブク
ラス番号変換表１５４０の第ｊ　５ＣＬ−ＣＮＴＬエン
トリのピッ１−３〜７　（Ｓフィールド）を参照する（
ステップ１０４０４）。

（ス）実サブクラスｉに割込み保留があるか否かを、大
割込み保留レジスタ２２１４　（第１４図。

第１５図参照）のビットｉが１１′か否かにより判定し
くステップ１０４０５）、ビットｉがｌ　ＯＩであれば
ｊに１を加算する（ステップ１０４０８）。

（ル）ビットｉが′１′であれば、割込み保留があるの
で、Ｉ１０割込み要求キュー１２００のサブクラスｉに
キューイングされている先頭のサブチャネル１４００（
第２１図参照）をキュー１２００からはずし、汎用レジ
スタＧＲＩが示すＶＭの主記憶装置に該当サブチャネル
の割込みコード（第２５図参照）を格納する（ステップ
１０４０６）。

（オ）次に、条件コードＣＣ＝１を設定して（ステップ
１０４．０７）、命令の実行を終了する。

（ワ）なお、ステップｊに１を加算した後、ｊが８未満
か否かを判定しくステップ１’０４０９）、８未満なら
ばステップ１０４０１に戻る。

（力）また、８以上であれば、条件コードＣＣ：Ｏを設
定して（ステップ１０４１０）、命令の実行を終了する
。

このようにして、本実施例では、ＴＰＩインタセプトマ
スク１５９１の制御に従って、ＶＭのＴｐｒ命令が直接
実行可能となる。

５ＴＣＰＳ　”−の ＴＰＩ命令の第１の実施例の（イ）〜（ニ）の処理、つ
まり第６図の破線内の処理は、全く同じであるので、説
明を省略する。ただし、Ｉｉ’ＴＰＩ命令」とある箇所
はＩｒ５ＴＣＰＳ命令」と置き換える。

（ニ）に続く処理を次に述べる。

（ホ）ＳＴＣＰＳ命令を実行して（ステップ１０２１１
）、ＶＭの主記憶装置上にチャネルパス状態語を格納し
、命令の実行を終了する。

ＴＳＣＨ式の　　例 ＴＰＩ命令の第１の実施例の（イ）〜（ニ）の処理は全
く同じである（第６図の破線内の処理）。ただし、［ｉ
’ＴＰＩ命令」とある箇所は、［ｉ’ＴＳＣＨ命令」と
置き換える。（ニ）に続く処理を次に述べる。

（ホ）汎用レジスタＧＲＩにサブチャネル番号が指定さ
れているサブチャネルが有るか否かを判定して（ステッ
プ１０２１２）、サブチャネルが無い場合には、命令イ
ンタセプションとして命令の実行を抑止して、ＶＭＣＰ
に割出す（ステップ１０２１４）。

（へ）汎用レジスタＧＲＩで指定したサブチャネル１４
００の、５ＣＨ−ＤＩ０１４１０が１１′テ、かつ５Ｃ
Ｈ−ＲＩＤ１４２０と５Ｄ−ＲＩＤ１５２０が一致する
か否かを判定しくステップ１．０２１３）、条件を満足
しない場合には、命令インタセブションとしてＶＭＣＰ
に割出すくステップ１０２１４）。

（ト）ＴＳＣＨ命令を実行して（ステップ１０２１６）
、第２オペランドアドレスが指定するＶＭの主記憶装置
上に、該当サブチャネル１４００の割込み応答ブロック
（ＩＲＢ）を格納し、命令の実行を終了する。

５ＳＣＨ”　　　　式の ＴＳＣＨ命令実行方式の実施例と（イ）〜（へ）は全く
同じである。ただし、Ｉｉ’ＴＳＣＨ命令Ｊとある箇所
は、ｆｆ５ｓｃＨ命令」に置き換える。（へ）に続く処
理を次に述べる。

（ト）該当するサブチャネル１４００のＳ　ＣＨ−８Ｓ
ＣＨＥ１４３０に１１１　　を設定した後、ＳＳＣＨ命
令を実行して（ステップ１０２１７）、命令の実行を終
了する。

その後、ｌ０Ｐ３０００は、命令で指定されたチャネル
プログラムを実行するが、その実行方式については、後
述のチャネルプログラム実行方式で詳述する。

ＲＳ　Ｃ１，Ｉ　　Ａ　　　　式の ＴＳＣＨ命令の実施例の（イ）〜（へ）は全く同じであ
る。ただし、［ｉ’ＴＳＣＨ命令」とある箇所は。

ｌ５ｃＨ命令」に置き換える。（へ）に続く処理を次に
述べる。

（ト）該当するサブチャネル１４００に対して。

ＲＳＣＨ命令を実行して（ステップＬ　０２１７）、命
令の実行を終了する。

チャネルプログラム　　　式 第１１図は、本発明による仮想ＣＣＷ群実行の説明図で
ある。

ｌ０Ｐ３０００が常駐ストレージモードＶＭのレベル２
アドレス上の仮想ＣＣＷ群を、どのように実行していく
かを、第１１図により詳述する。

第１１図において、３２００は本発明により新たに設け
られた起点アドレスレジスタ設定回路である。また、ア
ドレス変換回路３１００は、例えば特開昭６０−１２２
４４６号公報に記載されているようなチャネル装置であ
る。

ＣＰＵ２０００からｌ０Ｐ３０００に入出力の起動信号
が送られると、サブチャネル番号レジスタＳＣＨ，＃３
３００に入出力起動を行うサブチャネル番号が格納され
る。その後、起点アドレスレジスタ設定回路３２００は
、ＳＣＨ＃３３００が示すサブチャネル１４００内のｓ
　ｃ　ｘ■−ｃ　ｃ　ｗ１４４０の値（これは、５ＳＣ
Ｈ命令により設定された０ＲＢ（第２３図参照）内のＣ
ＣＷアドレスである）をアドレス変換回路３１００内の
仮想ＣＣＷアドレスレジスタ３１０２に設定する。さら
に、起点アドレスレジスタ３１０１に１０′　を、また
５ＣＨ−ＳＳＣＨＥ１４３０が５１′であれば、５ＣＨ
−ＲＩＤ１４２０に対応するＩＯＰ用アドアドレス変換
テーブル１３００録されている入出力実行要求元のＶＭ
下限アドレスα、を、起点アドレスレジスタ３１０１に
設定して、アドレス変換回路３１００に起動信号を送る
。その後のアドレス変換回路３１００の動作は、特開昭
６０−−１２２４４５号公報に記載されている通りであ
る。すなわち、仮想ＣＣＷアドレスレジスタ３１ｏ２と
起点アドレスレジスタ３１０１の値が加算器３１０４に
より加算され、その結果がＣＣＷの実アドレスとして入
出力実行部３１０３に入力される。入出力実行部３１０
３は、入出力を実行していく。

次に、仮想ＣＣＷ群をＶＭＣＰが直接実行するためのＳ
　５ＣＨＥ　（Ｓｔａｒｔ　　５ｕｂｃｈａｎｎｅｌ　
　Ｅｘｔｅｎｄｅｄ）命令について説明する。５ＳＣＨ
Ｅ命令は、第４図に示すように、５ＳＣＨ命令と同じく
汎用レジスタＧＲＩのビット１６からビット３１にサブ
チャネル番号を指定しており、また第２オペランドアド
レスが示す主記憶装置上の領域には、ＯＲＢを拡張した
Ｏ　ＲＢ　Ｅ　（ＯＲＢ　　Ｅｘｔｅｎｄｅｄ）を格納
している。０ＲＢＥは、第４図に示すように、１６バイ
トから構成され、ＯＲＢと異なる点はＲＩＤのフィール
ドが存在することと、ＣＣＷアドレスがレベル２アドレ
スであることである。

５ＳＣＨＥ命令が発行されると、命令実行回路２１２０
は、Ｓ　Ｓ　ＣＨ命令で行われる処理に加えて、該当サ
ブチャネル１４００のＳ　ＣＨ−Ｓ　Ｓ　ＣトＩＥ１４
３０に１１′　を設定し、またＳ　ＣＩ−（−ＲＩＤ１
４２０には、０ＲＢＥで指定されたＲＩＤを設定する。

その後、第１１図に示すように、本発明で新たに設けら
れた起点アドレスレジスタ設定回路３２００およびアド
レス変換回路３１００により、レベル２アドレス上の仮
想ＣＣＷ群が実行される。

（ｉｉｉ−２）ＭモードｖＭのＩ１０命令実行方弐Ｍモ
ードのアーキテクチャには、７つの入出力命令があるが
、その代表的なものは、Ｓ　ｌ０Ｆ（Ｓ　ｔａｒｔ　　
ｒ　／　ＯＦ　ａｓｔ　　Ｒｅｌｅａｓｅ）命令である
。この５ＩＯＦ命令は、第２６図に示すように、オペレ
ーションコードとオペランドアドレスからなり、ペース
レジスタＢ、Ｉの内容にディスプレースメントＤ２の値
を加えた値（Ｂ２／Ｄ２）のビット１６〜３１が入出力
を実行するための入出力装置アドレスを示している。例
えば、Ｂ２　の内容にＤ２を加算した結果が（ＯＯＯＯ
Ｏｌ　２３）、、ｔ’アレば、入出力装置アドレス１２
３、つまりチャネル番号１、ユニットアドレス（２３）
、、の入出力パスで対象となる入出力装置に対して入出
力を実行することを表わしている。また、第２７図の主
記憶装置上の番地で示すように、入出力動作の詳Ｗ［Ｉ
を記述するチャネルコマンドワードＣＣＷの先頭アドレ
スおよび保護キーが、主記憶装置の７２番地から４バイ
トのチャネルアドレスワード（ＣＡＷ）と呼ばれる領域
に格納されている。また、指定されたＣＣＷは、いわゆ
る形式０のＣＣＷであって、入出力を行うデータのＣＣ
Ｗ内アドレス部は２４ビツトで構成される。さらに、制
御レジスタＣＲＯのビットＯ（ブロック多重制御）の値
が０である場合には、ＳＩ○Ｆ命令はＳ　Ｉ　０（Ｓｔ
ａｒｔ　　Ｉ　／　Ｏ）命令として動作する。

５ＩＯＦ　　令　−式の 第８図は１本発明による５ＩＯＦ命令の実行フローチャ
ー１・である。

第８図における破線内の処理は、第６図の破線内の処理
に対応する部分である。すなわち、第８図のステップ１
０５００のＩＥモードの判定処理は、第６図のステップ
１０２００のＩＥモードの判定処理に該当する。従って
、ＴＰＩ命令実行方式の第１の実施例における（イ）〜
（ニ）の［ｉ’ＴＰＩ命令」とある箇所を、Ｉｉ’５Ｉ
ＯＦ命令」に変更し。

さらに（ロ）の［ｉ’Ｍ／ＥＸモードＶＭが発行したＴ
ＰＩ命令か否かを５Ｄ１５００の５Ｄ−ＡＲＣＨ１５１
０が１１′か否かにより判定し、５Ｄ−ＡＲＣＨ１５１
０が１１′の場合（ハ）へ１とある箇所を、「Ｍモード
ＶＭが発行した５ＩＯＦ命令か否かを、５ＤＬ５００の
５Ｄ−ＡＲＣＨＬ５１０がｌＯ″か否かにより判定し、
Ｓ　Ｄ　−Ａ　ＲＣＨ１５１０がＩ　Ｏ＋の場合は（ハ
）へ■と変更したものを、５ＩＯＦ命令実行方式の実施
例の（イ）〜（ニ）とする。次に、（ニ）に続く処理を
述入る。

（ホ）ゲストＣＲＯのビットＯが１′か否かを判定しく
ステップ１０５０８）、１０″の場合には、命令インタ
セプション処理を行う（ステップ１０５１４）。

（へ）ＳＤ１５００（Ｆ）ＤＥＶ−ＯＲＧ１５５０（第
１２図（Ａ）参照）およびＳＩＯ［’命令の第２オペラ
ンドアドレス（第２６図参照）で指定した仮想装置アド
レスより、対応するＤＥＶＴＢＬ　（第１２図（Ｂ）参
照）のアドレスを得る（ステップ１０５０９）。

（ト）第１２図（Ｂ）のＤＥＶＴＢＬより、Ｄピノ１〜
．Ｌ、ＰＭ、および実サブチャネル番号を得る（ステッ
プ１０５１０）。

（チ）Ｄビットが１′か否かを判定しくステップ１０５
１１）、０′ならば命令インタセプション処理（ステッ
プ１０５１４）に進む。

（す）実サブチャネル番号より該当サブチャネル１４０
０を得る。

（ヌ）上記サブチャネルが存在しない場合（ステップ１
０５１２）、やはり命令インタセプション処理（ステッ
プ１０５１４）へ移る。

（ル）上記サブチャネル１４００のＳ　ＣＨ−Ｄ　Ｉ○
１４１０が１１′か否かを判定し、１０″の場合には、
命令インタセプション処理（ステップ１０５１４）を行
う。

（オ）ＳＤ１４００の５Ｄ−ＲＩＤ１５２０とＳＣＩ−
１−ＲＩ　Ｄ　ｌ　４２０とが等しいか否かを判定しく
ステップ１０５１３）、等しくない場合にも、命令イン
タセプション処理（ステップ１０５１４）へ移る。

（ワ）ＶＭのＣＡＷのビット４から７が、全て０′か否
かをチエツクして（ステップ１０５１５）、０′でない
場合には、ＣＣ＝１をセットした後（ステップ１０５１
６）、　ＶＭ（７）Ｃ８Ｗ４：：プログラムチェックを
格納して（ステップ１０５１７）、命令の実行を終了す
る。

（力）サブチャネル１４００がステータス保留か否かを
判定しくステップ１０５１８）、ステータス保留の場合
には、ＣＣ＝２をセットして（ステップ１０５２０）、
命令の実行を終了する。

（ヨ）サブチャネル１４ｏＯがスタート、ボルト、また
はクリア機能の進行中の場合には（ステップ１０５１９
）、ＣＣ＝２をセットして（ステップ１０５２０）、命
令の実行を終了する。

（り）サブチャネル１４００の有効性を示すＶピッｊ〜
およびＥビットが、共に１′か否かをチエツクして（ス
テップ１０５２１）、ＮＯの場合、つまりいずれか一方
でもｌ　Ｏｌであれば、命秒インタセプション処理（ス
テップ１０５２２）を行う。

（し）サブチャネル１４００のＳ　ＣＨ＝　Ｓ　Ｓ　Ｃ
Ｅ（Ｅ１４３０を１１′にセットシ、また第１３図に示
すように、ＯＲＢ相当の情報を次のように設定する（ス
テップ１０５２３）。

（ａ）割込みパラメータのビットＯ〜１５には。

全てＩ　Ｏ＋　を、またビット１６〜３１には、５ＩＯ
Ｆ命令で指定した仮想装置アドレスを設定する。

ＶＭにＩ１０割込みを反映させる時、この仮想装置アド
レスを用いる。

（ｂ）サブチャネル１４００内のキーは、ＶＭのＣＡＷ
のキーを設定する。

（０）フォーマットフラグには、形式ＯのＣＣＷを示す
′０′を設定する。また、Ｍ／ＥＸでの拡張機能を制御
するサスペンドフラグ、先取り制御、初期状態、アドレ
スチエツク、サスペンド割込み抑止の各ビットには、そ
れぞれ′０′を設定する。

（ｄ）サブチャネル１４００内のＬＰＭのフィールドに
は、ＤＥＶＴＢＬのＬＰＭを設定する。

（ｅ）サブチャネル１４００内のＣＣＷアドレスのフィ
ールドのビットＯ〜７には１０′　を、ビット８〜３１
にはＶＭのＣＡＷ（７）ビット８〜３１を、それぞれ設
定する。

以上が第８図（Ｂ）のステップ１０５２３の処理である
。

（ン）ＳＩＯＦ命令に対して、ＣＣ＝Ｏを設定する（ス
テップ１０５２４）、。

（ツ）ＩＯＰ３０００に入出力起ｉＰｌ＋（Ｌ！号を送
り、命令の実行を終了する（ステップ１０５２５）。

（ネ）なお、ステップ１０５２２の命令インタセプショ
ン処理は、ＶＭＣＰに命令を割出す。そして１割出され
たＳ　ＴＯＰ命令は、ＶＭＣＰがシミュレーションを行
う。

以上が５ＩＯＦ命令の実行方式の処理である。

（ｉｖ）Ｉ１０１？ｆ接実行用ゲスｌ−ＣＲ６の設定方
式（ｉｖ−１）ＳＩＥ命令による設定 第９図は、本発明によるＳＩＥ命令の拡張を説明するフ
ローチャートである。

本発明により拡張されたＳＩＥ命令によるＩ１０直接直
接用ゲストＣＲ６−２４５０の設定方式を、第９図によ
り説明する。この処理により、ＶＭ起動時のＩ１０直接
直接用ゲストＣＲ６−２４５０には、走行ＶＭの専有す
る割込みサブクラスのマスクが設定される。

（イ）従来のＳＩＥ命令の処理を行う（ステップ１０７
００）。これは、５Ｄ１５００に格納されているゲスト
ＰＳＷやゲストＣＲ６の値を各々ゲストＰＳＷ２４３０
．ゲストＣＲ６−２４４０に格納し、ＩＥモードピット
に１１′を設定することを含んでいる。

（ロ）ＳＤ１５００を参照して（第１２図（Ａ）参照）
、５Ｄ−ＤＩ０１５３０（７１値が′１か否かを判定し
くステップ１０７０１）、５Ｄ−ＤＩ０１５３０が′０
′であるときには、Ｉ１０直接実行が支援されていない
場合であるので、命令は終了となる。

（ハ）ＳＤ−ＤＩＯ１５３０が′１′であれば、次にＳ
　Ｄ−ＡＲＣＨ１５Ｌ　Ｏの値を判定しくステップ１０
７０２）、５Ｄ−ＡＲＣＨｌ　５１０が１０′つまりＭ
モードＶＭの場合にはステップ１０７０３に進み、５Ｄ
−ＡＲＣＨＩ　５１０が１１′、つまりＭ／ＥＸモード
ＶＭの場合にはステップ１０７０４に進む。

（ニ）ＳＤ１５００のサブクラス番号変換表１５４０の
第０エントリのビット３〜７　（５ＣＬＣＮＴＬのＳフ
ィールド）を実サブクラス番号とするＩ１０直接直接用
ゲストＣＲ６−２４５０のマスクに、第０エントリのビ
ットＯ（ＳＣＬ−ＣＮＴＬのＤビット）の値を設定する
（ステップ１０７０３）。例えば、第０エントリが（８
４）、ｓであれば、Ｄビット＝１．Ｓフィールド＝４で
あるから、Ｉ１０直接直接用ゲストＣＲ８−２４５０に
は （０８００００００）、、が設定される。また、第０エ
ントリが（０４）、、であれば、Ｄビット＝Ｏ，Ｓフィ
ールド＝４であるから、Ｉ１０直接直接用ゲスｌ−ＣＲ
６−２４５０ｉｎは（００００００００）、、。

が設定される。ＭモードＶＭのＩ１０割込み可能条件は
、（Ｖ）で詳述するが、ＶＭのｐｓｗの１１０マスクと
ＶＭの制御レジスタＣＲ２により制御される。従って、
ＶＭＣＰは、ＭモードＶＭをディスパッチする場合、該
当ＶＭの専用サブクラス番号をサブクラス番号変換表１
５４０の第０エントリ５ＣＬ−ＣＮＴＬのＳフィールド
に設定し、ざらにＶＭ（７）ＣＲ２が全て′ＩＴであれ
ば、ｓ　ｃ　ｒ＝−ＣＮＴＬのＤビットに１′を、その
他の場合には、５ＣＬ−ＣＮＴＬのＤビットにＩ　Ｏ＋
　を設定する。以上のステップ１０７０３を実行した後
、ＳＩＥ命令を終了する。

（ホ）Ｍ／ＥＸモードＶＭであれば、仮想サブクラス番
号のカウント用のレジスタｉにＩ　Ｏ＋　を設定する（
ステップ１０７０４）。

（へ）ＳＤ１５００内のサブクラス番号表の第ｉエント
リのビットＯ（Ｄビット）が１′であるか。

つまり仮想サブクラスｉには入出力直接実行用の実サブ
クラスが割当てられているか否かをチエツクする（ステ
ップ１０７０５）。ビットＯが０′の場合にはステップ
１０７０７に進む。

（ト）ビット０が１′であれば１次に第ｉエントリのビ
ット３〜７（Ｓフィールド）を実サブクラス番号とする
Ｉ１０直接直接用ゲストＣＲ６−２４５０のマスクに、
ＳＤ内内入ストＣＲ６第ｉビットの値を設定する（ステ
ップ１０７０６）。

例えば、サブクラス番号変換表１５４０が（８０８４０
０００００００００００）、、であり、ゲス１へＣＲ６
が（ＦＦＯＯＯＯＯＯ）、、の場合、工１０直接実行用
ゲストＣＲ６−２４５０には、（４８００００００）よ
、が設定される。また、サブクラス番号変換表１５４０
が（８２８４０ｏｏｏ。

０００００００）、ｊｔ’あり、ゲストＣＲ６が（ＦＯ
ｏｏｏｏｏｏ）、、の場合、Ｉ１０直接直接用ゲストＣ
Ｒ６−２４５０には（４０００００００）□、が設定さ
れる。このように、ＶＭＣＰは、Ｍ／ＥＸモードＶＭを
ディスバッチする前に、仮想サブクラス番号と専用サブ
クラスとの対応関係をサブクラス番号変換表１５４０に
設定しておく必要がある。

（チ）次に、レジスタｉに１を加算する（ステップ１０
７０７）。

（す）レジスタｉが８未満か否かを判定しくステップ１
０７０８）、８未満であれば再びステップ１０７０５に
戻り、レジスタｉが８以上であれば、ＳＩＥ命令の実行
を終了する。

（ｉｖ　−２）　Ｌ　ＣＴ　Ｌ命令による設定第１０図
は１本発明によるＬＣＴＬ命令実行のフローチャートで
ある。

本発明により拡張されたＬＣＴＬ命令によるＩ１０直接
直接用ゲストＣＲ６−２４５０の設定方式を、第１０図
により詳述する。この処理により、Ｍ／ＥＸモードＶＭ
が走行中にＬＣＴＬ命令によりゲストＣＲ６−２４４０
を更新した場合にも。

Ｉ１０直接直接用ゲスｌ−ＣＲ６−２４５０には、ＶＭ
の専用サブクラスのマスク値が設定される。

なお、第１０図において、破線で示した枠内の処理は、
従来のＬＣＴＬ命令の処理であって、その枠外が拡張さ
れた分の命令処理である。

（イ）ＶＭの走行中か否かを、ＩＥモートビット２４０
０により判定しくステップ１０１００）。

ＩＥモードビット２４００がｌ　Ｏｌ、っまりＶＭ走行
中でない場合には、ＬＣＴＬ命令を通常通り実行して（
ステップ１０１０１）、実行を終了する。

（ロ）次に、５Ｄ１５００内のＬＣＴＬインタセプトマ
スク１５９１によりインタセプション対象のＬＣＴＬ命
令か否かを判定しくステップ１０１０２）、対象である
場合には、従来の方法により命令インタセプションを発
生させて（ステップ１０１０３）、Ｖ　Ｍ　ＣＰ　ニ割
込む。

（ハ）次に、ゲストに対するＬＣＴＬ命令処理を行う（
ステップ１０１０４）。具体的には、ゲストＣＲ６−２
４４０等の走行ＶＭ用制御レジスタを、命令で指定され
た値に更新する。ここまでが、通常のＬＣＴＬ命令処理
である。

（ニ）次に、５Ｄ１５００内１７）　Ｓ　Ｄ　−Ａ　Ｒ
ＣＨ１５１０がＩｌｌであるか否かを判定する（ステッ
プ１０１０５）、−）まり、Ｍ／ＥＸモードＶＭが否か
を判定して、Ｍ／ＥＸモードＶＭでないときには、処理
を終了する。

（ホ）Ｍ／ＥＸモードＶＭであるときには、ゲストＣＲ
（３が更新の対象か否かを判定して（ステップ１０１０
６）、対象外の場合には、処理を終了する。

（へ）更新の対象であるときには、次のようにしてＩ１
０直接直接用ゲストＣＲＧ−２４５０のマスク更新処理
を行う。

（ａ）仮想サブクラス番号のカウント用のレジスタｉに
Ｏを設定する（ステップ１０１０７）。

（ｂ）次に、該当サブクラスが入出力直接実行用の専用
サブクラスか否かを、ＳＤＩ　５００内のサブクラス変
換表の第ｉエントリのビットＯ（Ｄビット）が１′か否
かにより判定する（ステップ１０１０８）。ビット０が
０′の場合には、ステップ１０１１０に進む。

（ｃ）ビット０が１′であれば、次に、サブクラス変換
表の第ｉエントリのビット３〜７を実サブクラス番号と
するＩ１０直接直接用ゲストＣＲ６−２４４０の仮想サ
ブクラスｉのマスク値を設定する（ステップｌ　ＯＩ　
Ｏ９）。

（ｄ）ｉに１を加算する（ステップ１０１１０）。

（ｅ）ｉが８未満か否かを判定しくステップ１０１：Ｌ
ｌ）、８未満であれば、再度、ステップ１０１０８に戻
る。８以上であれば、ＬＣＴＬ命令の実行を終了する。

例えば、更新後のゲストＣＲ６−２４４０が（ＯＦＯＯ
ＯＯＯＯ）、、であり、サブクラス番号変換表１５４０
が（８２８４００００００００００００）、、の場合、
工／○直接実行用ゲストＣＲ６−２４５０には、（０８
００００００）、、が設定される。

（ｖ）Ｉ１０割込み実行方式 先ず、ＭモードにおけるＩ１０割込みの発生可能条件に
ついて詳述する。周知のように、プログラムスティタス
ワードＰＳＷのビット１２がＩｌｌのとき、つまりＥＣ
モードのときには、ｐｓｗのビット６（Ｉ１０マスク）
が１′であり、入出力を起動して、これを実行したチャ
ネルに対応する制御レジスタＣＲ２のチャネルマスクが
Ｉｌｌであれば、入出力割込みが可能である。なお、Ｅ
Ｃモードは、ＭおよびＭ／ＥＸの両モードに設けられて
いる。

また、ＰＳＷのビット１２がＪ　ＯＩであるとき。

つまりＢＣモードのときには、入出力を起動して、これ
を実行したチャネル番号により、Ｉ１０割込みの発生可
能条件が次のように異なる。なお、ＢＣモードは、Ｍモ
ードＶＭにしか設けられていない。

先ず、チャネル番号が０〜５の場合には、ＰＳＷのビッ
トＯ〜５がチャネルマスクであり、対応するマスクが１
′のときには、Ｉ１０割込みが可能である６次に、チャ
ネル番号が６以上の場合には、ＥＣモードの場合と同じ
ように、ＰＳＷのビット６　（Ｉ１０マスク）が１１′
であり、かつ入出力を起動して、これを実行したチャネ
ルに対応する制御レジスタＣＲ２のマスクが１′のとき
に入出力割込みが可能となる。

第２７図は１Ｍの割込み情報の説明図である。

第２７図に示すように、主記憶袋＠６４番地から８バイ
トの領域には、入出力割込み時に、チャネル状態語（Ｃ
８Ｗ）が入出力の終了状層情報として格納される。ここ
で、キーは５ＩＯＦ命令発行時にＣＡＷで指定した保護
キーであり、ログアウト保留しはこの入出力が特定の状
態で異常終了した場合に１１′となる。このＬが１′の
ときには、主記憶装置の１７６番地から４バイトの領域
に、その障害内容の詳細情報であるＬＣＬ（Ｌｉｍｉｔ
ｅｄ　　Ｃｈａｎｎｅｌ　　Ｌ　ｏｇｏｕｔ）が格納さ
れている。ただし、ＬＣＬが生成される頻度は極めて低
い。ＣＣは、５ＩＯＦ命令の条件コードがＯであるが、
入出力を開始する前に装置等に異常を検出したことを示
すコード、つまり遅延条件コードである。

ＣＣＷアドレスは、最後に実行したＣＣＷアドレスに８
を加算した値であり、カウントは最後のＣＣＷ実行した
後の残りのバイトであり、ユニット状態およびチャネル
状態は、入出力の終了状態を示している。

本実施例においては、ＶＭがＥＣモードで、かつログア
ウト保留りがｌ　Ｏｌで、しかもＶＭのＣＲ２が全て０
′、または全て１′である場合に１ＭモードＶＭの専用
サブクラスの割込みが直接実行の対象となる。

以上が、ＭモードにおけるＩ１０割込みの説明である。

次に、Ｍ／ＥＸでのｒ１０割込みについて詳述する。

第２５図に示すように、Ｍ／ＥＸのＩ１０割込みでは、
主記憶装置の１８６番地にサブチャネル番号が格納され
、１８８番地から４バイトの領域に５ＳＣＨ命令で該当
サブチャネルに指定した割込みパラメータが格納される
。このように、Ｍ／ＥＸでは、１１０割込み時には、Ｍ
におけるＣ８Ｗに相当する情報はＰＳＡ内には格納され
ない。

ここで、入出力割込みの発生する条件は、ＰＳＷのビッ
ト６（Ｉ１０マスク）が１１＋　であり、かつそのサブ
チャネルに指定されたサブクラス番号に対応する制御レ
ジスタＣＲ６のサブクラスマスクが１″の場合のみであ
る。サブクラス番号は、Ｉ１０命令の１つであるＭＳＣ
Ｈ命令により、サブチャネルごとにＯから７までの範囲
の値を１つ設定することができる。

（ｖ−１）割込み起動処理 本発明による割込み起動回路は、ホスト割込み起動回路
２２１ｏとゲスト割込み起動回路２２２０とＢＣモード
割込み起動回路２２３０とから構成されている。なお、
ホスト割込み起動回路２２１０は、第２２図に示す回路
であって、従来と同じである。

第１４図は、本発明によるゲスト割込み起動回路の構成
図である。

ゲスト割込み起動＠路２２２０は、ホスト割込み起動回
路２２１０と同じ構成である。このため、保留となった
１１０割込みが走行中ＶＭの専用サブクラスからのもの
であって、かつＶＭが割込み可能であること２つまりゲ
ストＰＳＷ２４４０のＩ１０マスクが１′であり、かつ
上記サブクラスのＩ１０直接直接用ゲストＣＲ６−２４
５０のマスクが１１′　（対応するＶＭの制御レジスタ
ＣＲが割込み可能であることを意味する）の場合には、
ＡＮＤ回路群２２２２の１つがオンとなるため、ＯＲ回
路２２３２を通過した信号がＡＮＤ回路２２２３を通っ
て出力が１′となるので、割込み処理回路２３００に起
動信号が送られる。

第１５図は、ＢＣモード割込み起動回路の構成図である
。

この回路は、走行中ＶＭがＢＣモード時に発生した走行
中ＶＭの専用サブクラスの割込みを、ＶＭＣＰに割出す
ための回路である。専用サブクラスマスク２４６０は、
走行中ＶＭの専用サブクラスを識別するためのレジスタ
であって、ＳＩＥ命令により設定される。例えば、実サ
ブクラス０が走行させるＶＭの専用サブクラスであれば
、ＳＩＥ命令により専用サブクラスマスク２４６０には
、（８０）、、が設定される。ゲストＰＳＷ２４４０の
ビット１２は、１０′であるときにＢＣモードを示して
いる。従って、ＢＣモード時には、インバータ２２３４
の出力は１１′となって、ＡＮＤ回路２２３３に入力す
る。一方、ＡＮＤ回路群２２３１のいずれかの出力は１
′　（つまり、専用サブクラスからの割込み要因あり）
であるため、ゲストＰＳＷ２４４０がＢＣモード時には
ＡＮＤ回路２２３３の出力は１′となり１割込み処理回
路２３００に起動信号が送られる。

（ｖ−２）割込み反映処理 第１６図は、本発明による割込み処理回路の構成図であ
る。

第１６図により、割込み処理回路２３００によるＶＭま
たはＶＭＣＰへの割込み反映処理を詳述する。

第１６図において、ｓｃｓｗレジスタ２３０１は１割込
み要因が発生したサブチャネル１４００のサブチャネル
状態語を格納するレジスタである。

また、ＩＭＳＫレジスタ２３０２は、ＯＳをディスパッ
チする際にＳＩＥ命令のオペランドであるＳ　Ｄ　ｉ　
５００　ニ指示されたＩＭＳＫ１５６０を保持するレジ
スタ（第１２図（Ａ）参照）である。さらに、ＶＭモー
ドレジスタ２３０３は、５Ｄ１５００に指示されたＳ　
Ｄ−ＡＲＣＨ１５Ｌ　Ｏを保持するレジスタである。

本発明による割込み処理回路は、次のように４通りの処
理がある。

（ａ）第２２図のホスト割込み起動回路２２１０から信
号線６０００に起動信号が送られた場合には、ホスト割
込み処理２３２０を実行する。他の回路には、インバー
タ２３０７のため信号が反転されてＡＮＤ回路２３０８
がオフするため送られない。

（ｂ）第１５図のＢＣモード割込み起動回路２２３０か
ら信号線６００１に起動信号が送られた場合、および第
１４図のゲスト割込み起動回路２２２０から信号線６０
０２に起動信号が送られたが、この割込み情報がＩＭＳ
Ｋ１５６０で指定した割込み情報を含む場合には、ホス
トインタセブション処理２３３０を実行する。

（Ｑ）第１４図のゲスト割込み起動回路２２２０から信
号線６００２に起動信号が送られ、走行中のＶＭがＭモ
ードである場合に、Ｍモード割込み処理２３４０を実行
する。

（’ｄ）第１４図のゲスト割込み起動回路２２２０から
信号線６００２に起動信号が送られ、走行中のＶＭがＭ
／ＥＸモードである場合に、Ｍ／ＥＸモード割込み処理
２３５０を実行する。

複数の割込み要因が発生しても、上記４つの処理のうち
の１つの処理のみが実行される。優先順位は（ａ）が最
も高く、次に（ｂ）、（Ｑ）（ｄ）と続く。

次に、割込み処理の要因と、実行の状態を１種類ごとに
詳述する。

ホスト　゛み　　の−一 第１６図において、ホスト割込み起動回路２２１０から
信号線６０００に起動信号が送られると、ホスト割込み
処理２３２０が実行される。

ホスＩ・割込み処理２３２０においては、ホストのＰＳ
Ａにアクセスするために、プレフイクスレジスタＰＸＲ
にホスｌ−Ｐ　Ｓ　Ａアドレスをロードしくステップ２
３２１）、Ｉ１０割込みを報告するために、ホス１〜Ｐ
ＳＡによりＰＳＷスワップを行う（ステップ２３２２）
。次に、割込みパラメータをサブチャネルから得て、ホ
ストｌ）　Ｓ　Ａに格納した後（ステップ２３２３）、
このサブチャネルをＩ１０割込み要求キュー１２００（
第２１図参照）からデキューして、命令を実行する（ス
テップ２３６０）。これにより、ホストであるＶＭＣＰ
への割込み処理プログラムが実行される。

ホストインタセプション　　の ＢＣモード割込み起動回路２２３０から信号線６００１
に起動信号が送られると、その時にホスト割込み起動回
路２２１０から信号線６０００に起動信号が送られてい
ない場合には、インバータ２３０７の出力がＩｌ＋　と
なるため、ＡＮＤ回路２３０８が開いて、ホストインタ
セブシＪン処理２３３０が実行される。一方、ゲスト割
込み起動回路２２２０から信号線６００２に起動信号が
送られると、その時に、信号線６０００に起動信号が送
られておらず、またｓｃｓｗを保持する５ＣＳＷレジス
タ２３ρ１と５Ｄ１５００のＩＭＳＫ１５６０の内容を
保持するＩＭＳＫレジスタ２３０２の両出力が１１′で
、ＡＮＤ回路２３０４の出力が１′であれば、ＡＮＤ回
路２３０５．２３０６および２３０８が開いて、ホスト
インタセプション処理２３３０が実行される。

ホストインタセプション処理２３３０が実行されると、
先ず、プレフィクスレジスタＰＸＲにホストＰＳＡアド
レスをロードしくステップ２３３１）、５Ｄ１５００の
５ＵＢＩＤ１５７０に処理中の割込み要因を発生したサ
ブチャネル番号を格納する（ステップ２３３２）。また
、ＩＰＲＭ１５８０にそのサブチャネルの割込みパラメ
ータを格納する。次に、そのサブチャネルを１７０割込
み要求キュー１２００からデキューして、ホストＰＳＷ
２４１０に格納されているＳＩＥ命令の次の命令を実行
する（ステップ２３６０）。

このようにして、ホストであるＶＭＣＰのＳＩＥ命令の
次の命令から実行が開始され、ＶＭＣＰは５Ｄ１５００
内の情報によりＩ１０割込みの処理を行う。

琶％−１９禮と久瓜１ぷり（仕 ゲスト割込み起動回路２２２０から信号線６゜０２に起
動信号が送られると、その時に信号線６ｏＯＯと６００
１に起動信号が送られておらず、かつｓｃｓｗレジスタ
がＩＭＳＫ１５６０で指定された割込み情報を含まず、
ＶＭモードレジスタ２３０３にＭモードＶＭが走行中で
あることを示すＯ′が格納されているならば、インバー
タ２３０９．２３１１の各出力が１１″となるので、Ａ
ＮＤ回路２３０５，２３１０および２３１２の出力が全
て１′となって、Ｍモード割込み処理２３４０が実行さ
れる。

Ｍモード割込み処理２３４０が実行されると、ＶＭのＰ
ＳＡを用いてＰＳＷスワップを行い（ステップ２３４１
）、第１７図に示すように、ＶＭのＰＳＡにＣ８Ｗを格
納する（ステップ２３４２）。

次に、サブチャネル１４００内の割込み情報（ＳＣ８Ｗ
レジスタ２３０１）をクリアして（ステップ２３４３）
、？ブチャネ／Ｌ／　ｌ　４００をＩ１０割込み要求キ
ュー１４００からデキューした後、命令を実行する（ス
テップ２３６０）。

これにより、走行中ＯＳのＩ１０割込み処理プログラム
が実行される。

なお、ＶＭのＰＳＡに格納するＭの割込み情報は、割込
み要因を発生させたサブチャネル１４００のｓｃｓｗを
用いて、第１７図に示すように構成される。

（ａ）Ｃ８Ｗの保護キー（ＳＣ８Ｗの保護キー）（ｂ）
ｃｓｗのビット４（０） （ｃ）Ｃ８Ｗのログアウト保留ビット（０）（ｄ）Ｃ８
Ｗの遅延ＣＣ（ＳＣ８Ｗの遅延ＣＣ）（ｅ）Ｃ８ＷのＣ
ＣＷアドレス（ｓｃｓｗ内のＣＣＷアドレスのビット８
から３１まで）（ｆ）Ｃ８ＷのＤＳＢ（ＳＣ８ＷのＤＳ
Ｂ）（ｇ）ｃｓｗのｃＳＢ（Ｓｃｓｗの５ＳＢ）（ｈ）
Ｃ８Ｗのカウント（ｓ　ｃ　ｓ　ｗのカウント）（ｉ）
Ｉ１０アドレス（割込みパラメータのビット１６〜３１
） なお１ＭモードＶＭのＩ１０割込み時にログアウト保留
ビットＬが′ｔ″であっても、ＬＣＬの形成処理は行わ
ない。従って、ＭモードＶＭをディスパッチするときに
は、Ｌピッ！・に対応する５Ｄ１５００の１ＭＳＫ１５
６０のビット５を１″にして、ＳＩＥ命令を発行する。

このようにして、走行中のＭモードＶＭの専用サブクラ
スの割込みが直接に実行できる。

Ｍ／ＥＸモード　　み　　の ゲスト割込み起動回路２２２０から（ｉ号ＭＡ６゜０２
に起動信号が送られると、その時、信号ｖＡｆ３０ｏＯ
と６００１には起動信号が送られておらず。

かつ処理中の割込みのｓｃｓｗが１ＭＳＫ１５６０で指
定した割込み情報を含まず、しかもＶＭモードレジスタ
２３０３にＭ／ＥＸモードＶＭが走行中であることを示
す１″が格納されているならば、ＡＮＤ回路２３０５，
２３１０．２３１３の出力が全て１″となるため、Ｍ／
ＥＸモード割込み処理２３５０が実行される。

Ｍ／ＥＸモード割込み処理２３５０が実行されると、Ｖ
ＭのＰＳＡを用いてＰＳＷスワップを行い（ステップ２
３５１）、次に該当するサブチャネル１４００に格納さ
れている割込みパラメータをＶＭのＰＳＡに格納する（
ステップ２３５２）。そして、サブチャネル１４００を
Ｉ１０割込み要求キュー１２０ｏからデキューして１次
の命令を実行する（ステップ２３６０）。

この処理により、走行中のＯＳのＩ１０割込み処理プロ
グラムが実行できる。その結果、走行中のＭ／ＥＸモー
ドＶＭの専用サブクラスの割込みが直接実行できる。

なお、本実施例では、Ｍ／ＥＸ実計算機の下で、ＭとＭ
／ＥＸの２つのモードの入出力命令と入出力割込みを直
接実行させる処理について説明したが、３つ以上のモー
ドの入出力命令と入出力割込みを直接実行させる場合に
も、レジスタ等を増加するだけで、適用可能である。

〔発明の効果〕

以上説明したように、本発明によれば、　Ｍ／ＥＸモー
ド実計算機の下で、ＭモードとＭ／ＥＸモードＶＭの入
出力命令および入出力割込みを、ＶＭＣＰを介在させる
ことなく直接に実行することが可能となる。その結果、
ＭモードとＭ／ＥＸモードのＶＭを同時に走行させる場
合に、両Ｖ　Ｍ　Ｏ）入出力命令、入出力割込みを効率
よく実行させることができるので、仮想計算機システム
の性能向上を図ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す仮想計算機の入出力実
行装置の概略動作フローチャー１・、第２図は本発明の
一実施例を示す仮想計算機システムのブロック図、第３
図は本発明によるＳ　Ａ　Ｌ　Ｅ命令の説明図、第４図
は本発明によるＳ　Ｓ　ＣＨＥ命令の説明図、第５図は
本発明による５ＲＩＤ命令の説明図、第６図は本発明に
よるＴＰＴ命令、５ＴＣＰＳ命令、ＴＳＣＨ命令、５ｓ
ｃｒ−を命令およびＲ３ＣＨ命令の実行フローチャー１
・、第７図は本発明によるＴＰＩ命令の実行フローチャ
ート、第８図は本発明による５ＩＯＦ命令の実行フロー
チャート、第９図は本発明によるＳＴＥ命令の実行フロ
ーチャート、第１０図は本発明によるＬＣＴＬ命令の実
行フローチャート、第１１図は本発明による仮想ＣＣＷ
群実行の説明図、第１２図は本発明によるＳＤの説明図
、第１３図は５ＩＯＦ命令実行のためにサブチャネルに
設定する情報の説明図、第１４図は本発明によるゲスト
割込み起動回路の構成図、第１５図は本発明によるＢＣ
モード割込み起動回路の構成図、第１６図は本発明によ
る割込み処理回路の構成図、第１７図は本発明による割
込み情報の変換の説明図、第１８図は従来の計算機シス
テムのブロック図、第１９図は常駐ストレージモードＶ
Ｍの説明図、第２０図はＩ１０実行要求キューの説明図
、第２１図は１１０割込み要求キューの説明図、第２２
図はホスト割込み起動回路の構成図、第２３図は５ＳＣ
Ｈ命令の説明図、第２４図はＴ　Ｓ　ＣＨ命令の説明図
、第２５図は割込みコードの説明図、第２６図は５ＩＯ
Ｆ命令の説明図、第２７図はＭの割込み情報の説明図で
ある。 １０００　：主記憶装置、１１００：Ｉ１０実行要求キ
ュー、１２００：１１０割込み要求キュー１３００　：
　ＩＯＰ用アドアドレス変換テーブル４００：サブチャ
ネル、１４３０　：　５ＣＨ−８ＳＣＨＥビツト、１５
００：ＳＤ、１５４ｏ：サブクラス番号変換表、２００
０：ＣＰＵ、２１２０：命令実行回路、２２１０：ホス
ト割込み起動回路、２２２ｏニゲスト割込み起動回路、
２２３０：ＢＣモード割込み起動回路、２３００：割込
み処理回路、２４００：ＩＥモードピット、２４１０：
ホストＰＳＷ、２４２０：ホストＣＲ６，２４３０ニゲ
ストＰＳＷ、２４４０ニゲストＣＲ６，２４５０：Ｉ１
０直接直接用ゲストＣＲ６，３０００：ＩＯＰ、３１０
０：起点アドレスレジスタ設定回路、３２００　ニアド
レス変換回路、４０００　：ｒｏｃ、５ｏｏｏ　：入出
力装置。 第 図 第 牛 図 第 図 ５ＲＩＤ命令 止 に 凹 ＲＩ 第２１ペランドアドレス 第 図 （その１） 第 図 第 図 （その１） 第 図 （その２） ｌ０Ｐ３０００ 第 図 第 図 ＋９ １＝＝＝　　＝＝＝＝＝Ｊ 第 図 第 図 第 図 第 壬 図 第 図 第 図 第 図

Claims (1)

1. 【特許請求の範囲】 １、第１と第２のアーキテクチャの計算機上で動作する
   少なくとも１つのＯＳを、上記第１のアーキテクチャの
   実計算機と管理制御プログラムの下で同時に走行させる
   ために、上記実計算機の入出力装置対応に、該入出力装
   置がある特定のＯＳに専有されているか否かを判断する
   第１の手段と、該実計算機上で走行中のＯＳのアーキテ
   クチャを判断する第２の手段とを備えた仮想計算機シス
   テムにおいて、走行中のＯＳが入出力命令を発行したと
   き、上記第１の手段および第２の手段を参照して、該Ｏ
   Ｓが第１のアーキテクチャを有し、かつ該入出力命令の
   指定する入出力装置が、現走行ＯＳに専有されている場
   合には、該入出力命令を該入出力装置に対して発行し、
   一方、現走行ＯＳに専有されていない場合には、上記管
   理制御プログラムに割出すことを特徴とする仮想計算機
   の入出力実行方式。 ２、上記実計算機は、上記第１のアーキテクチャを有す
   るＯＳが、第２のアーキテクチャの入出力命令を発行し
   た場合、該入出力命令に対しては上記管理制御プログラ
   ムか、該ＯＳのいずれか一方に割出すことを特徴とする
   特許請求の範囲第１項記載の仮想計算機の入出力実行方
   式。 ３、上記実計算機は、第２のアーキテクチャの入出力命
   令を第１のアーキテクチャの入出力命令に変換する手段
   と、走行中のＯＳが発行した第２のアーキテクチャの入
   出力命令に対して、該ＯＳが第２のアーキテクチャを有
   し、かつ該入出力命令の指定する入出力装置が、現走行
   ＯＳに専有されている場合には、該第２のアーキテクチ
   ャの入出力命令を対応する第１のアーキテクチャの入出
   力命令に変換して、これを実行し、また該入出力装置が
   現走行ＯＳに専有されていないときには管理制御プログ
   ラムに割出すとともに、第２のアーキテクチャのＯＳが
   第１のアーキテクチャの入出力命令を発行した場合には
   、該入出力命令に対して管理制御プログラムか、該ＯＳ
   の一方に割出すことを特徴とする特許請求の範囲第１項
   または第２項記載の仮想計算機の入出力実行方式。 ４、上記実計算機は、入出力装置対応に専有状態を示す
   入出力直接実行ビットと、どの仮想計算機が専有するか
   を識別するための専有ＯＳ領域ＩＤフィールドと、上記
   入出力直接実行ビットと専有ＯＳ領域ＩＤフィールドを
   更新する手段を有し、ＯＳ走行開始命令により走行中Ｏ
   Ｓを識別するための走行中ＯＳ領域ＩＤを指示して、走
   行中ＯＳが入出力命令を発行したとき、該当する入出力
   装置の専有ＯＳ領域ＩＤフィールドの値と走行中ＯＳ領
   域ＩＤの値が異なったとき、および該入出力装置の入出
   力直接実行ビットが非専有状態を指示するときには、管
   理制御プログラムに割出すことを特徴とする特許請求の
   範囲第１項、第２項または第３項記載の仮想計算機の入
   出力実行方式。 ５、上記実計算機は、ＯＳの主記憶装置を実主記憶装置
   に常駐させて、該ＯＳの主記憶装置から該実主記憶装置
   へのアドレス対応関係を与えるアドレス変換手段を有し
   、ＯＳが入出力装置の入出力動作を指命するチャネル指
   令語（ＣＣＷ）を作成して、該入出力装置への入出力を
   起動するための入出力命令を発行したとき、現走行ＯＳ
   に専有されている入出力装置であり、かつ該入出力命令
   が該ＯＳのアーキテクチャの入出力命令であるときには
   、上記アドレス変換手段により上記ＯＳの作成したＣＣ
   Ｗのアドレスを該実主記憶装置のアドレスに変換して、
   その値を読み込み、該ＣＣＷ内のデータアドレスを上記
   実主記憶装置のアドレスに変換しながら、上記入出力命
   令を実行するとともに、走行中ＯＳの入出力の処理モー
   ドを指定するフラグを有し、該フラグが入出力直接実行
   を指示するときには、上記入出力実行処理を有効とし、
   一方、該フラグが入出力直接実行を指示していないとき
   には、ＯＳの全ての入出力命令を、入出力装置の専有、
   非専有にかかわりなく管理制御プログラムに割出すこと
   を特徴とする特許請求の範囲第１項、第２項、第３項ま
   たは第４項記載の仮想計算機の入出力実行方式。 ６、上記実計算機は、アドレス変換手段の内容を更新す
   るための命令を有し、該命令のオペランドは、ＯＳの主
   記憶装置の実主記憶装置における開始番地識別子と領域
   長識別子とＯＳを識別するための領域識別子とからなり
   、また、第１のアーキテクチャの入出力起動命令のオペ
   ランドに、さらに領域識別子をオペランドとして指定す
   る入出力起動命令を有し、該命令は、領域識別子により
   指定されたＯＳの領域上のＣＣＷのアドレスを、命令で
   指定した領域識別子に対応するアドレス変換手段を用い
   て実主記憶装置のアドレスに変換して、該値を読み込み
   、該ＣＣＷのデータアドレスを上記アドレス変換手段に
   より実主記憶装置のアドレスに変換しながら、上記入出
   力起動命令を実行していくことを特徴とする特許請求の
   範囲第１項ないし第４項または第５項記載の仮想計算機
   の入出力実行方式。 ７、上記実計算機は、現走行ＯＳのハードウェア割込み
   情報を格納する領域（プレフィクス）のアドレスを記憶
   する手段を有し、１つないし複数の割込みサブクラスを
   入出力直接実行用として有する第１のアーキテクチャの
   ＯＳにおいて、入出力割込み要因が現走行ＯＳの入出力
   直接実行用割込みサブクラスのものであり、かつ現走行
   ＯＳが指定するＩ／Ｏマスクおよび割込みサブクラスマ
   スクに割込み可能であることが示されているときには、
   現走行ＯＳのプレフィクスアドレス記憶手段により現走
   行ＯＳのプレフィクスを求め、該プレフィクスに該入出
   力割込みを反映させるとともに、該プレフィクスのアド
   レスを記憶する手段を有し、１つの割込みサブクラスを
   入出力直接実行用に有する第２のアーキテクチャのＯＳ
   で発生した入出力割込み要因が、現走行中の第２のアー
   キテクチャの入出力直接実行用割込みサブクラスのもの
   であり、該ＯＳの指定するＩ／Ｏマスクおよび入出力直
   接実行用入出力割込みサブクラスマスクに割込み可能状
   態が指示されているときには、現走行ＯＳのプレフィク
   スアドレス記憶手段により現走行ＯＳのプレフィクスを
   求め、該プレフィクス領域に第１のアーキテクチャの割
   込み情報を第２のアーキテクチャの割込み情報に変換し
   て、入出力割込みをＯＳに報告することを特徴とする特
   許請求の範囲第１項ないし第５項または第６項記載の仮
   想計算機の入出力実行方式。 ８、上記実計算機は、管理制御プログラムが指定するＩ
   ／Ｏマスクと、入出力割込み要因が発生した割込みサブ
   クラスで、管理制御プログラムが指定する割込みサブク
   ラスマスクに、割込み可能が示されているときには、管
   理制御プログラムに入出力割込みを報告する手段を有す
   るとともに、ＯＳ走行中に発生した入出力割込み要因が
   現走行ＯＳの入出力直接実行用割込みサブクラスのもの
   であり、かつ現走行ＯＳのＩ／Ｏマスクおよび該入出力
   直接実行用割込みサブクラスマスクに割込み可能が示さ
   れており、かつ管理制御プログラムが指定したＩ／Ｏマ
   スクと入出力割込み要因が発生した割込みサブクラスに
   、管理制御プログラムが割込み可能を指定しているとき
   には、現走行中ＯＳか管理制御プログラムかいずれか一
   方に、該入出力割込みを反映することを特徴とする特許
   請求の範囲第１項ないし第６項または第７項記載の仮想
   計算機の入出力実行方式。 ９、上記実計算機は、ＯＳのディスパッチ命令により割
   込み情報マスクを指示し、該ＯＳが走行中に発生した該
   当ＯＳに割込み可能な該ＯＳの入出力直接実行用の割込
   みサブクラスからの割込み要因に対して、該割込みの割
   込み情報が上記割込み情報マスクにより指定された割込
   み情報を含むときには、走行中のＯＳに割込むことなく
   、管理制御プログラムに割出す手段を有するとともに、
   第２のアーキテクチャのＯＳが走行中に発生する該当Ｏ
   Ｓの入出力直接実行用の割込みサブクラスからの割込み
   要因に対して、走行中のＯＳがＢＣモードを示すときに
   は、該割込みを管理制御プログラムに割出すことを特徴
   とする特許請求の範囲第１項ないし第７項または第８項
   記載の仮想計算機の入出力実行方式。 １０、上記実計算機は、ＯＳ割込みサブクラスレジスタ
   と、走行中ＯＳの入出力直接実行用の割込みサブクラス
   マスクの値を対応する実サブクラス番号の上記ＯＳ用割
   込みサブクラスレジスタに設定する手段と、上記ＯＳ用
   割込みサブクラスレジスタとＯＳのＩ／Ｏマスクにより
   走行中ＯＳが割込み可能か否かを判断する手段を有する
   とともに、割込みサブクラス番号の変換表を持ち、かつ
   第１のアーキテクチャのＯＳが走行中に発行した割込み
   サブクラスのマスク値変更命令に対しては、走行中ＯＳ
   の入出力直接実行用割込みサブクラスのマスク値を、上
   記変換表を用いて対応する割込みサブクラス番号を得て
   ＯＳ用割込みサブクラスレジスタに設定することを特徴
   とする特許請求の範囲第１項ないし第８項または第９項
   記載の仮想計算機の入出力実行方式。 １１、上記実計算機は、第１のアーキテクチャのＯＳを
   ディスパッチする命令により、該ＯＳの入出力直接実行
   用の割込みサブクラスのマスク値を、対応するＯＳ用割
   込みサブクラスレジスタに設定する手段を有するととも
   に、第１のアーキテクチャの入出力命令のうち、チャネ
   ルパスの状態を調べる命令を管理制御プログラムに割出
   すことなく、直接実行することを特徴とする特許請求の
   範囲第１項ないし第９項または第１０項記載の仮想計算
   機の入出力実行方式。 １２、上記実計算機は、第１のアーキテクチャのＯＳが
   発行した割込み可能が指示されている割込みサブクラス
   に保留中の割込みから、１つ割込み保留を解除する命令
   （ＴＰＩ命令）を管理制御プログラムに割出すか否かを
   判断するフラグを持ち、かつ第１のアーキテクチャのＯ
   Ｓが走行中に発行した上記命令（ＴＰＩ）に対して、上
   記フラグが割出しを指示するときには、管理制御プログ
   ラムに命令を割出し、上記フラグが管理制御プログラム
   への割出しを指示していないときには、走行中ＯＳの入
   出力直接実行用割込みサブクラスに関して、上記命令を
   実行するとともに、第１のアーキテクチャの入出力命令
   のうち、命令で指定した入出力装置の割込み保留状態を
   解除し、命令で指定した主記憶装置上の領域に割込み情
   報を格納する命令（ＴＳＣＨ命令）を、第１のアーキテ
   クチャのＯＳが該ＯＳが専有する装置に対して発行した
   ときには、管理制御プログラムに割出すことなく実行す
   ることを特徴とする特許請求の範囲第１項ないし第１０
   項または第１１項記載の仮想計算機の入出力実行方式。 １３、上記実計算機は、第２のアーキテクチャの入出力
   命令における入出力装置の識別子および入出力実行パス
   の識別子から、対応する第１のアーキテクチャの入出力
   命令での入出力装置の識別子および入出力実行パスの識
   別子への変換テーブルを有し、かつ第２のアーキテクチ
   ャのＯＳが走行中に発行した入出力命令を第１のアーキ
   テクチャの入出力命令に変換し、さらに上記変換テーブ
   ルにより対応する第１のアーキテクチャでの入出力装置
   の識別子および入出力実行パスの識別子を求めて、これ
   らの情報により上記対応する第２のアーキテクチャの入
   出力を実行するとともに、第２のアーキテクチャのＯＳ
   をディスパッチする命令において、該ＯＳの入出力直接
   実行用割込みサブクラスに対応するＯＳ用割込みサブク
   ラスレジスタに、該ＯＳのチャネルマスクが全て割込み
   可能を示すときには、割込み可能を指示し、上記以外の
   ときには、割込み不可能を指示することを特徴とする特
   許請求の範囲第１項ないし第１１項または第１２項記載
   の仮想計算機の入出力実行方式。