JPH02115941A - Information processor test system - Google Patents
Information processor test systemInfo
- Publication number
- JPH02115941A JPH02115941A JP63269801A JP26980188A JPH02115941A JP H02115941 A JPH02115941 A JP H02115941A JP 63269801 A JP63269801 A JP 63269801A JP 26980188 A JP26980188 A JP 26980188A JP H02115941 A JPH02115941 A JP H02115941A
- Authority
- JP
- Japan
- Prior art keywords
- exception
- instruction
- test
- random
- random test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 55
- 230000010365 information processing Effects 0.000 claims description 16
- 238000010998 test method Methods 0.000 description 23
- 238000000034 method Methods 0.000 description 19
- 238000010586 diagram Methods 0.000 description 15
- 238000007781 pre-processing Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置試験方式に関し、特にランダムに
生成された試験データおよび試験手順を用いる試験方式
に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an information processing device testing method, and particularly to a testing method using randomly generated test data and test procedures.
〔従来の技術］
従来、この種の試験方式は、乱数を用いランダムに生成
された試験データおよび試験手順とからなるランダム試
験プログラムを、被試験情報処理装置の先行制御を有効
にした状態で実行した結果と、先行制御を無効にした状
態で実行した結果とを比較し、良否を決めるという方式
が採られていた。[Prior Art] Conventionally, this type of test method executes a random test program consisting of test data and test procedures randomly generated using random numbers with advance control of the information processing device under test enabled. The method used was to compare the results obtained with the results of execution with advance control disabled and decide whether the process was good or bad.
〔発明が解決しようとする課題ｌ
上述した従来の情報処理装置試験方式は、一部の例外を
除いてはランダム試験手順の生成の際に例外が発生しな
いように考慮しているので、例外の試験は十分に行なわ
れていないという欠点がある。[Problem to be solved by the invention l The conventional information processing device testing method described above takes into consideration that exceptions will not occur when generating random test procedures, with some exceptions. The drawback is that it has not been sufficiently tested.
【課題を解決するための手段Ｊ
本発明の情報処理装置試験方式は、ランダム試験プログ
ラム生成手段と、該ランダム試験プログラム生成手段が
生成した命令列の中から例外を発生させる命令を選択す
る例外発生命令選択手段と、選択された命令の発生可能
な例外の中から試験対象例外を選択する例外選択手段と
、選択された前記試験対象例外が発生する環境を設定す
る例外命令設定手段と、ランダム試験プログラム起動手
段と、実行結果判定手段とを有している。[Means for Solving the Problems J] The information processing device testing method of the present invention includes a random test program generation means, and an exception generation method for selecting an instruction that causes an exception from among the instruction sequence generated by the random test program generation means. an instruction selection means, an exception selection means for selecting a test target exception from possible exceptions of the selected instruction, an exception instruction setting means for setting an environment in which the selected test target exception occurs, and a random test. It has a program starting means and an execution result determining means.
〔作用Ｊ
例外発生命令選択手段と例外選択手段と例外命令設定手
段を有することにより、例外の試験が可能になる。[Function J By having the exception generation instruction selection means, the exception selection means, and the exception instruction setting means, it becomes possible to test exceptions.
〔実施例］
次に、本発明の実施例について図面を参照して説明する
。[Example] Next, an example of the present invention will be described with reference to the drawings.
第１図は本発明の情報処理装置試験方式の一実施例を構
成するシステム構成図、第２図はランダム試験プログラ
ムの内容を示す図、第３図は試験対象命令テーブルの構
成を示す図、第４図は仮命令列テーブルの構成を示す図
、第５図はランダム試験タスクｌＯの処理を示す図、第
６図はランダム試験手順生成処理を示す図、第７図は例
外発生命令設定処理を示す図、第８図はランダム試験手
順テーブル生成処理を示す図である。FIG. 1 is a system configuration diagram configuring an embodiment of the information processing device testing method of the present invention, FIG. 2 is a diagram showing the contents of a random test program, and FIG. 3 is a diagram showing the configuration of a test target instruction table. FIG. 4 is a diagram showing the structure of the temporary instruction sequence table, FIG. 5 is a diagram showing the processing of the random test task IO, FIG. 6 is a diagram showing the random test procedure generation process, and FIG. 7 is the exception generation instruction setting process. FIG. 8 is a diagram showing random test procedure table generation processing.
情報処理装置試験方式が適用されたシステムは、第１図
に示すように、装置間インタフェース７で接続された試
験処理装置１と被試験情報処理装置２とからなる。As shown in FIG. 1, a system to which the information processing device testing method is applied includes a test processing device 1 and an information processing device under test 2 that are connected through an inter-device interface 7.
試験処理装置１には第１の主記憶３と第１の命令処理部
５とが含まれ、被試験情報処理装置２には第２の主記憶
４と第２の命令処理部６とが含まれている。試験処理装
置ｌの第１の主記憶３上には、ランダム試験プログラム
生成手段１１とランダム試験プログラム起動手段１５と
実行結果判断手段１６とシミュレータ１７とを有するラ
ンダム試験タスク１０と、オペレーティングシステム３
０が格納されている。ランダム試験プログラム生成手段
ＩＩは、ランダム試験プログラム生成手段１１が生成し
た命令列の中から例外を発生させる命令を選択する例外
発生命令選択手段１２と、選択された命令の発生可能な
例外の中から試験対象例外を選択する例外選択手段１３
と、選択された前記試験対象例外が発生する環境を設定
する例外命令設定手段１４とを含んでいる。シミュレー
タ１７は第３の主記憶１８と第３の命令処理部２０とを
含んでいる。The test processing device 1 includes a first main memory 3 and a first instruction processing unit 5, and the information processing device under test 2 includes a second main memory 4 and a second instruction processing unit 6. It is. On the first main memory 3 of the test processing device l, there is a random test task 10 having a random test program generating means 11, a random test program starting means 15, an execution result determining means 16, and a simulator 17, and an operating system 3.
0 is stored. The random test program generation means II includes an exception generation instruction selection means 12 that selects an instruction that causes an exception from among the instruction sequence generated by the random test program generation means 11, and an exception generation instruction selection means 12 that selects an instruction that causes an exception from among the exceptions that can be generated by the selected instruction. Exception selection means 13 for selecting test target exceptions
and an exception instruction setting means 14 for setting an environment in which the selected exception to be tested occurs. The simulator 17 includes a third main memory 18 and a third instruction processing section 20.
ランダム試験タスクｌＯが生成したランダム試験プログ
ラムは、第２図に示すように、乱数を用いて生成された
１００個の命令とランダム試験プログラムの終了を通知
する試験手順終了通知命令とからなるランダム試験手順
と、乱数を用いて生成されたレジスタ用データとメモリ
用データとからなるランダム試験データとを含んでいる
。As shown in Figure 2, the random test program generated by the random test task 1O is a random test consisting of 100 instructions generated using random numbers and a test procedure end notification instruction that notifies the end of the random test program. It includes a procedure and random test data consisting of register data and memory data generated using random numbers.
次に、本実施例の動作を説明する。Next, the operation of this embodiment will be explained.
まず、オペレーティングシステム３０はランダム試験タ
スクｌＯを第１の主記憶３にロードし、ランダム試験タ
スクＩＯを起動して、第５図に示した処理を行う。First, the operating system 30 loads the random test task IO into the first main memory 3, starts the random test task IO, and performs the processing shown in FIG. 5.
まず、第２図に示したランダム試験手順を生成し、さら
にランダム試験手順が使用するランダム試験データを乱
数を使用して生成し （ステップ１００）、生成された
ランダム試験プログラムを装置間インタフェース７を介
して第２の主記憶４上の第１のランダム試験プログラム
４０に移送するとともに、シミュレータ１７上の第３の
主記憶１８に第２のランダム試験プログラム１９として
移送する （ステップ１０１）、次に、装置間インタフ
ェース７を介して第１のランダム試験プログラム４０を
起動するように指示し （ステップ１０２）、シミュレ
ータ１７を起動し （ステップ１０３）、第２のランダ
ム試験プログラム１９を実行し、シミュレータ１７での
実行終了後、被試験情報処理装置２からの第１のランダ
ム試験プログラム４０の終了通知の通信を受けとるまで
待ち合わせる （ステップ１０４）。被試験情報処理装
置２の第１のランダム試験プログラム４０の終了通知を
受信したランダム試験タスクｌＯは第２の主記憶４に格
納された第１のランダム試験プログラム４０の実行結果
と第２のランダム試験プログラム１９の実行結果を比較
し （ステップ１０５）、両者が一致した時は、誤りは
ないと判断し、オペレーティングシステム３０からの終
了要求を検査し （ステップ１０７）、終了要求がなけ
ればステップ１００に戻り、ランダム試験を続行し、終
了要求があれば試験を終了する。一方、ステップ１０５
で実行結果を比較して、不一致であった時には、誤り箇
所をエラーメツセージとして出力し （ステップ１０６
）、オペレーティングシステム３０からの終了要求を検
査し （ステップ１０７）、終了要求がなければステッ
プ１００に戻り、ランダム試験を続行し、終了要求があ
れば試験を終了する。First, the random test procedure shown in FIG. 2 is generated, and the random test data used by the random test procedure is generated using random numbers (step 100). is transferred to the first random test program 40 on the second main memory 4 via the simulator 17, and transferred to the third main memory 18 on the simulator 17 as the second random test program 19 (step 101), and then , instructs to start the first random test program 40 via the inter-device interface 7 (step 102), starts the simulator 17 (step 103), executes the second random test program 19, and starts the simulator 17. After the execution is completed, the process waits until it receives a notification of completion of the first random test program 40 from the information processing device under test 2 (step 104). The random test task IO that has received the notification of completion of the first random test program 40 of the information processing device under test 2 executes the execution results of the first random test program 40 stored in the second main memory 4 and the second random test program. The execution results of the test program 19 are compared (step 105), and if they match, it is determined that there is no error, and a termination request from the operating system 30 is checked (step 107). If there is no termination request, step 100 is executed. Return to , continue the random test, and end the test if there is a request to end it. On the other hand, step 105
The execution results are compared in step 106, and if there is a discrepancy, the error is output as an error message (step 106).
), a termination request from the operating system 30 is checked (step 107), and if there is no termination request, the process returns to step 100 to continue the random test, and if there is a termination request, the test is terminated.
次に、第５図のステップ１００で行なわれるランダム試
験手順生成処理について第６図を用いて詳細に説明する
。Next, the random test procedure generation process performed in step 100 of FIG. 5 will be explained in detail using FIG. 6.
まず、乱数を用いて第３図に示す試験対象命令テーブル
よりランダムに命令を取り出し、第４図に示す仮命令列
テーブルに格納する （ステップ２００）、次に、仮命
令列テーブルに格納されている命令の個数を検査し （
ステップ２０１）、１００命令未満であればステップ２
０口に戻り、命令の格納を続行する。一方、ステップ２
０１ですでに１００命令が格納されていれば、試験手順
終了通知命令を仮命令列テーブルに格納する （ステッ
プ２０２）、続いて、例外を発生する命令を試験手順に
組み入れるかどうかを判断し （ステップ２０３）、例
外を発生する命令を組み入れるならば、例外を発生する
命令を組み入れるための処理を行い（ステップ２０４）
、さらに仮命令列テーブルの先頭から順に１つずつ命令
を取り出し、個々の命令のオペランドフィールドを設定
し、第２図に示すランダム試験手順に先頭から順に格納
する （ステップ２０５）、一方、ステップ２０３で例
外を発生する命令を組み入れないならばステップ２０５
に進み、処理を行う０次に、ランダム試験手順が使用す
るランダム試験データを乱数を用いて生成し （ステッ
プ２０６）、処理を終了する。First, instructions are randomly extracted from the test target instruction table shown in FIG. 3 using random numbers and stored in the temporary instruction sequence table shown in FIG. 4 (step 200). Check the number of instructions (
Step 201), if less than 100 instructions, step 2
Returns to 0 and continues storing instructions. On the other hand, step 2
If 100 instructions have already been stored in step 01, a test procedure end notification instruction is stored in the temporary instruction sequence table (step 202), and then it is determined whether or not to incorporate an instruction that causes an exception into the test procedure (step 202). Step 203), if an instruction that generates an exception is to be incorporated, a process for incorporating the instruction that generates an exception is performed (step 204).
, Furthermore, the instructions are taken out one by one from the head of the temporary instruction sequence table, the operand fields of each instruction are set, and the instructions are stored in order from the head in the random test procedure shown in FIG. 2 (step 205), while step 203 If no instruction that causes an exception is included, step 205
Next, random test data to be used in the random test procedure is generated using random numbers (step 206), and the process ends.
次に、第７図を用いて第６図の例外発生命令設定ステッ
プ２０４について詳細に説明する。Next, the exception generation instruction setting step 204 of FIG. 6 will be explained in detail using FIG.
まず、命令数１００を法とする乱数ｎを発生しくステッ
プ３００）、第４図に示す仮命令列テーブルよりｎ番目
の命令を取り出し、例外を発生する命令として表１に示
す例外テーブルをサーチし、例外を発生する命令の例外
情報を取り出す （ステップ３旧）。First, a random number n modulo the number of instructions 100 is generated (Step 300), the n-th instruction is extracted from the temporary instruction sequence table shown in FIG. 4, and the exception table shown in Table 1 is searched as an instruction that generates an exception. , extract the exception information of the instruction that generates the exception (step 3 old).
表１
続いて、取り出した例外情報があるかないかを判断し
（ステップ３０２）、例外情報がなければステップ３０
０に戻る。一方、例外情報があれば例外の種類と数Ｎを
法とする乱数ｎを発生し （ステップ３０３）、取り出
した例外情報の中でｎが示す例外があるかどうかを判断
し （ステップ３０４）、ｎが示す例外がなければステ
ップ３０３に戻る。一方、ｎが示す例外があれば発生す
る例外とし、ｎと発生する例外の情報を例外情報を保存
するエリアに格納し （ステップ３０５）、処理を終了
する。Table 1 Next, determine whether there is any extracted exception information or not.
(Step 302), if there is no exception information, step 30
Return to 0. On the other hand, if there is exception information, a random number n is generated modulo the type of exception and the number N (step 303), and it is determined whether there is an exception indicated by n among the extracted exception information (step 304). If there is no exception indicated by n, the process returns to step 303. On the other hand, if there is an exception indicated by n, it is assumed that the exception occurs, and information about n and the generated exception is stored in the exception information storage area (step 305), and the process is ended.
次に、第６図で行われているランダム試験手順生成ステ
ップ２０５のうち、例外の発生する命令がある場合につ
いて第８図を用いて詳細に説明する。Next, the case where there is an instruction that causes an exception in the random test procedure generation step 205 performed in FIG. 6 will be described in detail using FIG. 8.
まず、仮命令列テーブルの先頭から順に１つずつ命令を
取り出し （ステップ４００）、例外の発生する命令か
どうかを判断し （ステップ４０１）、例外の発生する
命令でないならば取り出した命令のオペランドフィール
ドを設定し、ランダム試験手順に格納する （ステップ
４０６） 、一方、取り出した命令が例外の発生する命
令ならば、保存しである例外情報を見て、発生する例外
のために前処理命令が必要かどうかを判断し （ステッ
プ４０２）、前処理命令が必要なければステップ４０４
に進む、一方、前処理命令が必要ならば、例外が発生す
るために必要な命令のオペランドフィールドを設定した
のち、ランダム試験手順に格納し （ステップ４０３）
、例外の発生する命令のオペランドフィールドを例外が
発生するように設定し、ランダム試験手順に格納する
（ステップ４０４）。続いて、仮命令列テーブルより次
の命令を取り出した時、試験手順終了通知命令かどうか
を判断し （ステップ４０５）、試験手順終了通知命令
でなければステップ４００に戻る。試験手順終了通知命
令であれば処理を終了する。First, instructions are fetched one by one from the beginning of the temporary instruction sequence table (step 400), and it is determined whether the instruction causes an exception (step 401). If the instruction is not an instruction that causes an exception, the operand field of the fetched instruction is is set and stored in the random test procedure (step 406). On the other hand, if the fetched instruction is an instruction that causes an exception, the stored exception information is checked and a preprocessing instruction is required for the exception that occurs. (step 402), and if a preprocessing instruction is not required, step 404
On the other hand, if a preprocessing instruction is required, set the operand field of the instruction necessary for the exception to occur, and then store it in the random test procedure (step 403).
, set the operand field of the instruction that causes the exception to occur, and store it in the random test procedure.
(Step 404). Subsequently, when the next instruction is retrieved from the temporary instruction sequence table, it is determined whether it is a test procedure end notification command (step 405), and if it is not a test procedure end notification command, the process returns to step 400. If it is a test procedure end notification command, the process ends.
ところで、本実施例では上記の一連の処理を試験処理装
置１上と被試験情報処理装置２上で行っているが、全て
の処理を被試験情報処理装置２上で行ってもよいことは
明らかである。また、本実施例では例外を発生する命令
を選択する時および発生する例外を選択する時に乱数を
用いているが、一定の規則に従って選択する方法を用い
てもよいことも明らかである。Incidentally, in this embodiment, the series of processes described above are performed on the test processing device 1 and the information processing device under test 2, but it is clear that all the processing may be performed on the information processing device under test 2. It is. Further, in this embodiment, random numbers are used when selecting an instruction to generate an exception and when selecting an exception to be generated, but it is clear that a method of selecting according to a certain rule may also be used.
〔発明の効果］
以上説明したように本発明は、ランダム試験プログラム
生成において、試験対象命令群より例外を発生する命令
を選択する例外発生命令選択手段と、選択された命令の
発生可能な例外の中から発生する例外を選択する例外選
択手段と、選択された例外が発生するための環境を設定
する例外命令設定手段とを設けることにより、従来の情
報処理装置試験でできなかった例外試験ができる効果が
ある。[Effects of the Invention] As described above, the present invention provides an exception generation instruction selection means for selecting an instruction that generates an exception from a group of instructions to be tested in random test program generation, and By providing an exception selection means for selecting an exception to occur from among them and an exception instruction setting means for setting an environment for the selected exception to occur, it is possible to perform an exception test that was not possible with conventional information processing equipment tests. effective.
第１図は本発明の情報処理装置試験方式の一実施例を構
成するシステム構成図、第２図はランダム試験プログラ
ムの内容を示す図、第３図は試験対象命令テーブルの構
成を示す図、第４図は仮命令列テーブルの構成を示す図
、第５図はランダム試験タスク１０の処理を示す図、第
６図はランダム試験手順生成処理を示す図、第７図は例
外発生命令設定処理を示す図、第８図はランダム試験手
順テーブル生成処理を示す図である。
ｌ・・・試験処理装置、
２・・・被試験情報処理装置、
３・・・第１の主記憶、
４・・・第２の主記憶、
５・・・第１の命令処理部、
６・・・第２の命令処理部、
７・・・装置間インタフェース、
０・・・ランダム試験タスク、
ｌ・・・ランダム試験プログラム生成手段、２・・・例
外発生命令選択手段、
３・・・例外選択手段、
４・・・例外命令設定手段、
５・・・ランダム試験プログラム起動手段、６・・・実
行結果判定手段、
７・・・シミュレータ、
８・・・第３の主記憶、
９・・・第２のランダム試験プログラム、２０・・・第
３の命令処理部、
３０・・・オペレーティングシステム、４０・・・第１
のランダム試験プログラム。FIG. 1 is a system configuration diagram configuring an embodiment of the information processing device testing method of the present invention, FIG. 2 is a diagram showing the contents of a random test program, and FIG. 3 is a diagram showing the configuration of a test target instruction table. FIG. 4 is a diagram showing the structure of a temporary instruction sequence table, FIG. 5 is a diagram showing the processing of random test task 10, FIG. 6 is a diagram showing the random test procedure generation process, and FIG. 7 is a diagram showing the exception generation instruction setting process. FIG. 8 is a diagram showing random test procedure table generation processing. l... Test processing device, 2... Information processing device under test, 3... First main memory, 4... Second main memory, 5... First instruction processing unit, 6 ...Second instruction processing unit, 7.Interface between devices, 0.Random test task, 1.Random test program generation means, 2.Exception generation instruction selection means, 3.. Exception selection means, 4. Exception instruction setting means, 5. Random test program starting means, 6. Execution result determination means, 7. Simulator, 8. Third main memory, 9. ...Second random test program, 20...Third instruction processing unit, 30...Operating system, 40...First
random testing program.
Claims (1)
験プログラム生成手段が生成した命令列の中から例外を
発生させる命令を選択する例外発生命令選択手段と、選
択された命令の発生可能な例外の中から試験対象例外を
選択する例外選択手段と、選択された前記試験対象例外
が発生する環境を設定する例外命令設定手段と、ランダ
ム試験プログラム起動手段と、実行結果判定手段とを有
する情報処理装置試験方式。1. Random test program generation means; exception generation instruction selection means for selecting an instruction that causes an exception from among the instruction sequence generated by the random test program generation means; An information processing device testing method comprising: an exception selection means for selecting an exception to be tested; an exception instruction setting means for setting an environment in which the selected exception to be tested occurs; a random test program starting means; and an execution result determination means. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63269801A JPH02115941A (en) | 1988-10-25 | 1988-10-25 | Information processor test system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63269801A JPH02115941A (en) | 1988-10-25 | 1988-10-25 | Information processor test system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02115941A true JPH02115941A (en) | 1990-04-27 |
Family
ID=17477358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63269801A Pending JPH02115941A (en) | 1988-10-25 | 1988-10-25 | Information processor test system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02115941A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011090517A (en) * | 2009-10-22 | 2011-05-06 | Nec Computertechno Ltd | Test device of information processor, method of testing by test device of information processor, and program |
-
1988
- 1988-10-25 JP JP63269801A patent/JPH02115941A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011090517A (en) * | 2009-10-22 | 2011-05-06 | Nec Computertechno Ltd | Test device of information processor, method of testing by test device of information processor, and program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6134690A (en) | Computerized automation system and method | |
| JPH02115941A (en) | Information processor test system | |
| JPH02115940A (en) | Information processor test system | |
| JPH02115942A (en) | Information processor test system | |
| JPS62203240A (en) | Test system for information processor | |
| JPS62100847A (en) | Test system for information processor | |
| CN115934542A (en) | Method and device for UI interface test, monitoring and early warning | |
| JPS62197828A (en) | Microprogram loading confirmation system | |
| JPS6149255A (en) | Initial program loading system of terminal equipment | |
| JPH0566957A (en) | Test system for information processor | |
| JPS6257034A (en) | Software test system using virtual device | |
| JP3466788B2 (en) | Instruction sequence testing device for information processing equipment | |
| JPS62100846A (en) | Test system for information processor | |
| JPH04102931A (en) | Testing system for information processor | |
| JPH0664539B2 (en) | Data processing device testing method | |
| JPH01255940A (en) | On-line system software testing system | |
| JPH08328893A (en) | Command processing and method therefor | |
| JPH04275638A (en) | System for testing information processor | |
| JPS61147347A (en) | Repair completion confirming system | |
| JPH064329A (en) | System testing system | |
| JPH04225442A (en) | Matching property check method for computer file system | |
| JPH05158599A (en) | Automatic execution device | |
| JPH01261738A (en) | Test module for interactive system | |
| JPH09330242A (en) | Test instruction string generation system for information processor | |
| JPH0314135A (en) | Testing system for information processor |