JPS62197828A - Microprogram loading confirmation system - Google Patents

Abstract

PURPOSE:To perform a fast test to decide whether a microprogram is loaded normally or not with no useless waiting time, by confirming the normal loading state of the microprogram by means of a program stored in a main memory. CONSTITUTION:When a power supply is applied to a computer system, a boot strap program stored in a ROM 14 of an SVP 8 is started and an SVP 15 of the SVP 8 is loaded from an SVP DSK 9. Then the IMPL is carried out to each unit of a main body 1A. The SVP 8 carries out the LCT in the same way as the conventional LCT against the microprogram required to load the program into an MMU 3 from an I/O 7. Then an initial program loading IPL is carried out to load a program 16 for LCT to the MMU 3. Thus the computer system starts execution of the program 16. This program 16 executes an instruction to read out the microprogram of each unit via an MPRU 21 and compares the read-out data with the expected value of the program 16.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、マイクロプログラムによって制御される内
部装置を持つ計算機システムにおいて。DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to a computer system having an internal device controlled by a microprogram.

初期の段階で必要となるマイクロプログラムのロードが
正しく行なわれたかどうかを確認するマイクロプログラ
ムのロード確認方式に関するものである。The present invention relates to a microprogram loading confirmation method for confirming whether or not a microprogram required at an initial stage has been correctly loaded.

〔従来の技術〕[Conventional technology]

第３図は従来の計算機システムを示すブロック図、第７
図は従来の計算機システムの動作手順を示すフローチャ
ート図である。Figure 3 is a block diagram showing a conventional computer system, Figure 7
The figure is a flowchart showing the operating procedure of a conventional computer system.

図において、（ハは計算機システムの本体ｃ以下、本体
と称する）であって、その内部装置として中央処理装置
（−）、主記憶装置（３）、主記憶制御装置（弘）。In the figure, (C is the main body c of the computer system, hereinafter referred to as the main body), and its internal devices include a central processing unit (-), a main memory device (3), and a main memory control device (Hiro).

データ転送制御装［（ｊ＋　、および入出力１ｕ制御装
置（６）を持っている。なお、中央処理装置（２）を以
下、ＣＰＵと称し、主記憶装置（３）を以下、ＭＭＵと
称し。It has a data transfer control unit (j+) and an input/output 1u control unit (6).The central processing unit (2) is hereinafter referred to as CPU, and the main storage unit (3) is hereinafter referred to as MMU.

これらＣＰＵＴ、２１およびＭＭＵ［、？ｌに接続され
た主記憶制御装置（ダ）を以下ＭＣＵと称し、ＣＰＵｆ
ハおよびＭＣＵ（り）に接続されたデータ転送制御装置
［ｒｌを以下、ＣＨＵと称し、このＣＨＵｆｊ＋に直結
されている入出力制御装置（６）を以下、工○Ｃと称す
る。（ワ）はプログラムが入っている媒体および入出力
デバイスであって。These CPUs, 21 and MMU [,? The main memory control unit (da) connected to l is hereinafter referred to as MCU, and CPU f
The data transfer control device (rl) connected to C and MCU (ri) is hereinafter referred to as CHU, and the input/output control device (6) directly connected to CHUfj+ is hereinafter referred to as C. (W) is the medium containing the program and the input/output device.

以下、プログラムおよび工１０と称され、本体（ハ中の
Ｉ　ＯＣ（Ａｌに接続されている。（ざ）は本体（ハに
接続されたサービスプロセッサで、以下、ｓｖｐと称さ
れる。（デ１はこのＢｖＰ（Ｅｌに接続され、各ユニッ
ト用のマイクロプログラムが入っているＳＶＰ（ｇ＋の
外部記憶装置で、以下、ＳＶＰ＠ＤＳＫと称される。（
１０）４ＳＶＰ（Ｋｌに、接続されたオペレータインタ
ーフェイス用のディスプレイおよびキーボード装置で、
以下、ＣＮ８Ｌと称される。（／ｌ）はＣＰＵ（コ）を
機能させるためのマイクロプログラムで、以下、　ＣＰ
Ｕμと称される。（／λ）は同様にＭ　ＣＵ（ｆｌのマ
イクロプログラムで、以下、ＭＣＵμと称される。（１
３）も同様にＣＨＤ（ｊｌのマイクロプログラムで、以
下。Hereinafter, it is referred to as the program and process 10, and is connected to the IOC (Al in the main body). 1 is connected to this BvP (El and is an external storage device of SVP (g+) that contains microprograms for each unit, and is hereinafter referred to as SVP@DSK. (
10) 4SVP (display and keyboard device for operator interface connected to Kl,
Hereinafter, it will be referred to as CN8L. (/l) is a microprogram to make the CPU function, hereinafter referred to as CP
It is called Uμ. Similarly, (/λ) is a microprogram of MCU(fl, hereinafter referred to as MCUμ.(1
3) Similarly, the CHD (jl microprogram) is as follows.

ＣＨＵμと称される。（ハ０は５ＶＰ（ざ）にこれ自体
のマイクロプログラムをロードするための不揮発性のプ
ログラムで、以下、ＲＯＭと称される。（１ｇ）ｉ８Ｖ
Ｐｌｆｆｌのマイクロプログラムで、以下、ｓｖｐμと
称される。（／６）はプログラムおよびＩ　／　Ｏ（７
１からロードされ、ＣＰＵ（りによって実行されるプロ
グラムである。It is called CHUμ. (Ha0 is a non-volatile program for loading its own microprogram into the 5VP, hereinafter referred to as ROM. (1g) i8V
This is a Plffl microprogram, hereinafter referred to as svpμ. (/6) is the program and I/O (7
This is a program that is loaded from 1 and executed by the CPU.

従来の計算機システムは上述したように構成されており
、まず計算機システムに電源が投入されろが、その時点
では本体（１）の各ユニット［ＣＰＵ（，２１゜Ｍ　Ｃ
Ｕ（９１、ＣＨＵ（ｔｌなど〕にそれぞれのマイクロプ
ログラムがまだロードされていない。Ｓ　Ｖ　ｐ（ｒｌ
のＲＯＭ（ハ・に予め書き込まれていたプートストラッ
ププログラムが実行され、５ＶＰ−ＤＳＫ（ｑｌよりＳ
　Ｖ　Ｐ（Ａ’１のＳｖＰμ（１５）が初期マイクロプ
ログラムロード（ＩＭＰＬ）され、その後５ＶＰ（ｆｌ
の通常の動作が開始される〔第グ図のステップ（１７ａ
）〕。続いて、各サブシステムの初期マイクロプログラ
ムロード（ＩＭＰＬ）が行なわれる。ｔず５ｖｐ（ｙ）
はＳ　Ｖ　Ｐ　−ａ８Ｋ（９）より各ユニットのマイク
ロプログラムをある単位で読み出し〔第グ図のステップ
（／７ｂ〕〕、該当のユニットの所定の場所ヘロードさ
れる〔第９図のステップ（／７Ｃ））。全ユニットのマ
イクロプログラムのロードが終るまでこのループ（／？
ｂ）−（／りｃ）−（／７ａ）を繰り返す。この様忙し
て、初期マイクロプログラムロードｒＩＭＰＬ）が終了
する（ステップ／７ｄ）と１次にこのＩＭＰＬにより正
しくマイクロプログラムが各ユニットに格納されたかど
うかをチェックするためにロードチェラクチス）　（Ｌ
ＣＴ）が開始される。５ＶＰ（ざ）はまず各二ニットか
ら一旦格納されたマイクロプログラムを３　Ｖ　Ｐ（ｆ
ｆ＋へ読み出す〔第弘図のステップ（ｉｑｅ）１゜さら
にそれに該当する部分を５ＶＰ−ＤＳＫ（９１のもとも
とのデータから読み出すＣＭｑ図のステップ（／７ｆ）
〕。書き込むべきデータと、実際に書き込んでもう一度
読み出したデータとを比較する〔第参図のステップ（１
７ｇ）１゜これを各ユニットの全マイクロプログラムに
ついて実行する〔第９図のステップ（／りｅ）−（／り
夕’）−（１７ｇ）−（／７ｈ）１゜〔発明が解決しよ
うとする問題点〕 従来のマイクロプログラムのロード確認方式では、ｓｖ
ｐが５ＶＰ−ＤＳＫから７度に読み出すことのできるデ
ータ量は比較的小さく、′また通常は各ユニットにロー
ドされるマイクロプログラム量がかなり大きいので、初
期プログラムロード（ＩＭＰＬ）が正しく行なわれたこ
とをチェックするのにかなりの時間を要するという問題
点があった。A conventional computer system is configured as described above, and when the power is first turned on to the computer system, at that point, each unit [CPU (,21゜M C
U(91, CHU(tl, etc.) have not yet been loaded with their respective microprograms.S V p(rl
The bootstrap program written in advance in the ROM (c) is executed, and the 5VP-DSK (s
VP(A'1's SvPμ(15) is initial microprogram loaded (IMPL), and then 5VP(fl
normal operation is started [step (17a) in Fig.
)]. Subsequently, an initial microprogram load (IMPL) of each subsystem is performed. tzu5vp(y)
reads the microprogram of each unit from SVP-a8K (9) in a certain unit [step (/7b in Figure 9)], and loads it to a predetermined location in the corresponding unit [step (/7b in Figure 9)]. 7C)). This loop continues (/?) until the microprograms of all units have been loaded.
Repeat b)-(/ric)-(/7a). In this busy state, when the initial microprogram load (IMPL) is completed (step/7d), the first load check (L
CT) is started. 5VP(za) first stores the microprogram once stored from each 2 nits into 3VP(f
Read out to f+ [Step (iqe) 1 in Figure 1゜Furthermore, read the corresponding part from the original data of 5VP-DSK (Step (/7f) in Figure CMq)
]. Compare the data to be written with the data that was actually written and read out again [Step (1) in Figure
7g) 1゜This is executed for all microprograms of each unit [Steps (/ri e) - (/riyu') - (17g) - (/7h) in Fig. 9 1゜ [The invention is intended to solve [Problems] In the conventional microprogram load confirmation method, sv
Since the amount of data that p can read from a 5VP-DSK at 7 degrees is relatively small, and the amount of microprograms loaded into each unit is usually quite large, it is important that the initial program load (IMPL) is done correctly. There was a problem in that it took a considerable amount of time to check.

この発明は上記のような問題点を解決するためになされ
たもので、マイクロプログラムが正常にロードされたか
どうかのテストを高速で実行でき、使用者の無駄な待ち
時間を無くすことを目的とする。This invention was made in order to solve the above-mentioned problems, and the purpose is to be able to quickly test whether a microprogram has been loaded normally, and to eliminate unnecessary waiting time for the user. .

〔問題点を解決するための手段〕[Means for solving problems]

この発明にかかるマイクロプログラムのロード確認方式
は、本体（ハの各ユニットのマイクロプログラムを読み
出すためのＣＰＵで実行される命令と、それを実行する
ハードウェアとを本体に追加するとともに、初期マイク
ロプログラムロー）’　（ＩＭＰＬ）直後のＳｖＰから
のロードチェラクチス）　（ＬＣＴ）を最小限にとどめ
、一旦計算機システムを動作させ１本体のＩｌｏよりプ
ログラムをＭＭＵヘロードし、そのプログラムを実行し
てＬＣＴを行なうようにしたものである。The microprogram load confirmation method according to the present invention adds an instruction to be executed by the CPU for reading the microprogram of each unit of the main body (C) and hardware for executing it to the main body, and also adds an initial microprogram to the main body. (LO)' (load check from SvP immediately after IMPL) (LCT) is kept to a minimum, the computer system is operated once, a program is loaded from one ILO to the MMU, and the program is executed to perform LCT. This is how it was done.

〔作　用〕[For production]

この発明においては、ＩＭＰＬ後、ＳＶＰからの簡単な
テストで保証された、本体の部分を使い、工／′０よｉ
）ＭＭＵにロードされたプログラムによって実施され、
高速にテストが可能になる。In this invention, after IMPL, we use parts of the main body that are guaranteed by a simple test from SVP, and
) is carried out by a program loaded into the MMU,
Tests can be performed quickly.

〔実施例〕〔Example〕

以下、この発明の一実施例を第１図および第２図につい
て説明する、第１図はこの発明の一実施例によるマイク
ロプログラムロード確認テストを実行する計算機システ
ムのブロック図、第２図はこの発明を実施する手順を示
すフローチャート図である。An embodiment of the present invention will be described below with reference to FIGS. 1 and 2. FIG. 1 is a block diagram of a computer system that executes a microprogram load confirmation test according to an embodiment of the present invention, and FIG. FIG. 3 is a flowchart diagram showing a procedure for carrying out the invention.

図において、（ｓｌ）は各ユニットにロードされている
マイクロプログラムを読み出すためのハードウェアで、
以下、ＭＰＲＵと称される。なお、第３図と同一符号は
同−又は相当部分を示していて、上述したのでその説明
を省略する。In the figure, (sl) is hardware for reading the microprogram loaded in each unit,
Hereinafter, it will be referred to as MPRU. Note that the same reference numerals as in FIG. 3 indicate the same or corresponding parts, and since they have been described above, their explanation will be omitted.

まず、計算機システムに電源が投入されるとＳ　Ｖ　Ｐ
（ｆｆｌのＲＯＭ（／μ）にあるブートストラッププロ
グラムが起動され、　５ＶＰ（ｆｆｌのＳＶＰμ（／ｊ
）が５ｖｐ−Ｄ　Ｓ　Ｋｆｑ＋からロードされる〔第一
図のステップ（１７ａ）１゜続いて本体（／Ａ）の各ユ
ニットに対するＩＭＰＬが行なわれる〔第２図のステッ
プ（ｉｑｂ）、（／７Ｃ）。First, when the power is turned on to the computer system, S V P
(The bootstrap program in the ROM (/μ) of ffl is started, and the 5VP (SVPμ (/j
) is loaded from 5vp-D S Kfq+ [Step (17a) 1 in Figure 1] Then, IMPL is performed for each unit of the main body (/A) [Step (iqb) in Figure 2, (/7C ).

（／７ｄ）〕。次に、プログラムをプログラムおよびＩ
　／　Ｏ（７１からＭＭＵ＋、７１にロードするために
必要なマイクロプログラムに対するＬＣＴを従来のＬＣ
Ｔと同じ方法で３ｖｐ（ざ）が実施する〔第一図のステ
ップ（２２ａ））。その後初期プログラムロード（ＩＰ
Ｌ）が実施され〔第二図のステップ（２２ｂ〕〕、ＬＣ
Ｔ用のプログラム（／６）がＭ　Ｍ　Ｕ（，７１ヘロー
ドされる。計算機システムはそのプログラム（／６）の
実行を開始させる。(/7d)]. Then program the program and I
/ O (LCT for the microprogram required to load from 71 to MMU+, 71 to conventional LC
3vp (za) carries out the same method as T [step (22a) in Figure 1]. After that, the initial program load (IP
L) is performed [step (22b] in Figure 2)], and LC
The program (/6) for T is loaded into MMU (,71). The computer system starts executing the program (/6).

ＬＣＴプログラム（／６）では各ユニットのマイクロプ
ログラムをＭＰＲＵ（，２／）を使って読み出す命令を
実行し、読み出したデータとＬＣＴプログラム（１６）
で持っている期待値とを比較する。これを３　Ｖ　Ｐ（
７１でＬＣ’Ｔをした以外の全マイクロプログラムに対
して行い〔第２図のステップ（２２ｃ））、エラーが無
ければ〔第一図のステップ（２コｄ）〕終了する。エラ
ーが発見されるとＤＩＡＧ命令などで５ＶＰ（ｆｆｌＫ
連絡し、５ＶＰ（ざ）はりカバリを行う〔第２図のステ
ップ（２コｅ）１゜ なお、上記実施例では、ＭＰＲＵという各二ニットとは
独立した装置を示したが、この機能を夫々のユニットの
中に分割して持ってもよい。また、本体のユニットの種
類およびマイクロプログラムの種類や個数も、特に限定
されるものではない。The LCT program (/6) executes an instruction to read the microprogram of each unit using the MPRU (,2/), and reads the read data and the LCT program (16).
Compare it with the expected value you have. This is 3V P (
The process is performed on all microprograms other than those subjected to LC'T in step 71 [step (22c) in FIG. 2], and if there is no error, the process ends [step (2d) in FIG. 1]. When an error is discovered, 5VP (fflK
Contact and perform 5VP repair [Step (2 e) in Figure 2 1] Note that in the above embodiment, a device called MPRU is shown as being independent from each unit, but this function can be performed separately. It may be divided into units. Further, the type of unit of the main body and the type and number of microprograms are not particularly limited.

〔発明の効果〕〔Effect of the invention〕

以上に説明したように、この発明のマイクロプログラム
のロード確認方式は、マイクロプログラムの正常なロー
ドを主記憶装置内のプログラム・で確認するようにした
ので、ＬＣＴ時にＳＶＰがいちいち５ＶＰ−ＤＳＫから
データを読み出すという時間のかかる処理を不要にし、
ひいてはＬＣＴに要する時間を短縮できる効果がある。As explained above, in the microprogram load confirmation method of the present invention, the normal loading of the microprogram is confirmed by the program in the main storage device, so that the SVP receives data from the 5VP-DSK one by one during LCT. This eliminates the need for the time-consuming process of reading out the
This has the effect of shortening the time required for LCT.

【図面の簡単な説明】[Brief explanation of drawings]

第１図はこの発明の一実施例によるマイクロプログラム
ロード確認テストを実行する計算機システムのブロック
図、第２図はその手順を示すフローチャート図、第３図
は従来の計算機システムの構成図、第弘図は従来の手順
を示すフローチャート図である。 図に２いて、 （／Ａ）・・本体、（コ）・・ＣＰＵ、ｆ、？１・−Ｍ
ＭＵ、陣）−−ＭＣＵ、　（、！ｉｌ　−−ＣＨＵ、（
６１ａ　会ＩＯＣ，＋７１　＠　−プログラムおよびＩ
ｌｏ、（ｆｌ−＠ＳＶＰ、（９１−−８ＶＰ　−ＤＳＫ
、（１０）−−ＣＮ５Ｌ、（／／）−−ＣＰＵμ。 （／コ）・　−ＭＭＵμ、（１３）・・ＣＨＵμ、（／
弘）・・ＲＯＭ、（／り＊　＠　ＳＶＰμ、（＃）−−
プログラムである。 なお１図中、同一符号は、同−又は相当部分を示す。 代理人　　　曾　我　道　照、５１、・懲１図 ５ＶＰ−ＤＳＫ ６２図 ＰＰ）３図 ５ＶＰ−ＤＳＫ ？？’＋４図FIG. 1 is a block diagram of a computer system that executes a microprogram load confirmation test according to an embodiment of the present invention, FIG. 2 is a flowchart showing the procedure, and FIG. 3 is a configuration diagram of a conventional computer system. The figure is a flowchart showing a conventional procedure. In the figure 2, (/A)...main body, (ko)...CPU, f,? 1・-M
MU, camp) --MCU, (,!il --CHU, (
61a Association IOC, +71 @-Program and I
lo, (fl-@SVP, (91--8VP-DSK
, (10)--CN5L, (//)--CPUμ. (/ko)・-MMUμ, (13)・・CHUμ, (/
Hiroshi)...ROM, (/ri* @ SVPμ, (#) --
It is a program. In addition, in FIG. 1, the same reference numerals indicate the same or corresponding parts. Agent Zeng Wa Do Teru, 51, 1 Figure 5 VP-DSK 62 Figure PP) 3 Figure 5 VP-DSK? ? '+4 figure

Claims (2)

【特許請求の範囲】[Claims] （１）計算機システムの本体内の各ユニットの制御用マ
イクロプログラムがサービスプロセッサによつてロード
される計算機システムにおいて、前記マイクロプログラ
ムが正常にロードされていることを、前記各ユニットの
１つである主記憶装置内に在りかつ前記各ユニットの他
の１つである中央処理装置によつて実行されるプログラ
ムにより、確認するマイクロプログラムのロード確認方
式。(1) In a computer system in which a control microprogram for each unit in the main body of the computer system is loaded by a service processor, it is confirmed that the microprogram is normally loaded in one of the units. A microprogram load confirmation method in which the confirmation is performed by a program that resides in the main memory and is executed by a central processing unit that is another one of the units. （２）制御用マイクロプログラムを、主記憶装置内に在
るプログラム中に書かれた命令によつて前記主記憶装置
へ読み出すことのできる手段を持つことを特徴とする特
許請求の範囲第１項記載のマイクロプログラムのロード
確認方式。(2) Claim 1, characterized in that it has means capable of reading a control microprogram into the main storage device according to an instruction written in a program stored in the main storage device. The microprogram load confirmation method described.