JPS62100846A - Test system for information processor - Google Patents
Test system for information processorInfo
- Publication number
- JPS62100846A JPS62100846A JP60240548A JP24054885A JPS62100846A JP S62100846 A JPS62100846 A JP S62100846A JP 60240548 A JP60240548 A JP 60240548A JP 24054885 A JP24054885 A JP 24054885A JP S62100846 A JPS62100846 A JP S62100846A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- test
- instructions
- random test
- random
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置の試験方式に関し、特Gこランダ
ムに生成した試験データ及び試験手順を用いる試験方式
に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a test method for an information processing device, and more particularly to a test method using randomly generated test data and test procedures.
従来、この種の情報処理装置の試験方式は、全試験対象
命令又は−命令ずつ入力して設定される任意の個数の全
命令について、乱数を用いランダムに生成された試験デ
ータ及び試験手順とから成るランダム試験プログラムを
、例えば被試験情報処理装置の先行制御を有効にした状
態で実行した結果と、先行詞+’lnを無効にした状態
で実行した結果とを比較し、良否を決定するようにして
いた。Conventionally, a test method for this type of information processing device has been to test all instructions to be tested or an arbitrary number of instructions set by inputting -instructions one by one, using test data and test procedures randomly generated using random numbers. For example, a random test program consisting of I was doing it.
上述した従来の情報処理装置の試験方式は、試験可能な
全命令又は−命令ずつ入力して設定された任意の個数の
全命令を試験対象命令としているので、特定の命令のみ
を試験対象命令から除外したいときには容易に指定でき
ないという欠点があった。In the conventional information processing device testing method described above, all testable instructions or an arbitrary number of all instructions set by inputting each -instruction are set as test target instructions, so only specific instructions are selected from the test target instructions. The drawback is that it is not easy to specify when you want to exclude something.
本発明はこのような従来の欠点を解決したちので、その
目的は、特定の命令のみを試験対象命令から除外したラ
ンダム試験が容易に行ない得るようにすることある。The present invention has solved these conventional drawbacks, and its purpose is to make it possible to easily perform a random test in which only specific instructions are excluded from the instructions to be tested.
本発明は上記目的を達成するために、主記憶装置に接続
される情報処理装置を試験するためのランダム試験プロ
グラムを前記主記憶装置に生成し実行する情報処理装置
の試験方式において、抑止命令指定手段と、
該抑止命令指定手段で指定された命令を試験対象から除
いたランダム試験プログラムを生成するランダム試験プ
ログラム生成手段と、
該生成手段により生成されたランダム試験プログラムを
実行する試験命令実行手段と、該試験命令実行手段によ
り実行されたランダム試験プログラムの実行結果を判定
する実行結果判定手段とを備える。In order to achieve the above object, the present invention provides a method for testing an information processing device in which a random test program for testing an information processing device connected to a main storage device is generated in the main storage device and executed, in which a suppression command is specified. means, random test program generating means for generating a random test program excluding the instructions specified by the inhibition instruction specifying means from the test target, and test command execution means for executing the random test program generated by the generating means. , and execution result determination means for determining the execution result of the random test program executed by the test instruction execution means.
予め用意された試験対象命令のうち成る命令を試験対象
から除く指定が抑止命令指定手段から入力されると、ラ
ンダム試験プログラム生成手段はこの指定された命令を
試験対象から除いたランダム試験プログラムを生成し、
試験命令実行手段により実行される。When a designation for excluding instructions prepared in advance from among the test target instructions is input from the inhibition instruction designating means, the random test program generating means generates a random test program excluding the specified instructions from the test targets. death,
It is executed by the test instruction execution means.
次に、本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
第1図は本発明の一実施例の要部ブロック図であり、1
は主記憶装置、2は被試験情報処理装置である。主記憶
装置1には、抑止命令指定手段21゜ランダム試験プロ
グラム生成手段22.試験命令実行手段23.実行結果
判定手段24を有するランダム試験タスク20と、この
ランダム試験タスク20が生成するランダム試験手順お
よびランダム試験データとから成るランダム試験プログ
ラム30と、オペレーティング・システム10とが格納
され、この主記憶装置工に被試験情報処理装置2が接続
されている。FIG. 1 is a block diagram of a main part of an embodiment of the present invention.
2 is a main storage device, and 2 is an information processing device under test. The main storage device 1 includes a suppression command designation means 21, a random test program generation means 22. Test command execution means 23. A random test task 20 having an execution result determination means 24, a random test program 30 consisting of a random test procedure and random test data generated by this random test task 20, and an operating system 10 are stored in this main storage. The information processing device under test 2 is connected to the equipment.
第2図は、ランダム試験手順を生成するための゛情報が
格納されている生成命令制御テーブルの一例を示す構成
説明図であり、各命令名称(a命令。FIG. 2 is a configuration explanatory diagram showing an example of a generated instruction control table in which information for generating a random test procedure is stored, and each instruction name (a instruction.
b命令、C命令、d命令、−、z命令)のそれぞれに対
応して、そのグループ番号、前処理命令。b instruction, C instruction, d instruction, -, z instruction), and its group number and preprocessing instruction.
後処理命令および生成可否の情報が格納されている。な
お、この生成命令制御テーブルは例えば図示しない外部
記憶装置等に格納されている。Post-processing instructions and information on generation availability are stored. Note that this generation command control table is stored in, for example, an external storage device (not shown).
第3図は、抑止命令を除外した試験対象命令を示す試験
命令テーブルの一例を示す構成図であり、図ではb命令
が除外されている状態を示している。FIG. 3 is a configuration diagram showing an example of a test instruction table showing instructions to be tested excluding inhibit instructions, and the figure shows a state in which the b instruction is excluded.
第4図は、ランダム試験タスク20が生成したランダム
試験プログラム30のうちランダム試験手順の内容の一
例を示す図であり、乱数を用いて生成した100個以上
の命令と試験手順終了通知命令とが含まれている。FIG. 4 is a diagram showing an example of the contents of a random test procedure in the random test program 30 generated by the random test task 20, in which more than 100 instructions generated using random numbers and a test procedure end notification instruction are shown. include.
また、第5図はランダム試験タスク20の処理の流れを
示す図、第6図は生成命令制御テーブルの内容を変更す
る処理のより詳しい流れ図、第7図はランダム試験手順
を生成する処理のより詳しい流れ図であり、100〜1
08.200〜209.300〜306は各ステ、ブを
示す。以下、各図を参照して本実施例の動作を説明する
。Also, FIG. 5 is a diagram showing the processing flow of the random test task 20, FIG. 6 is a more detailed flowchart of the processing to change the contents of the generated instruction control table, and FIG. 7 is a more detailed flowchart of the processing to generate the random test procedure. It is a detailed flowchart, 100 to 1
08.200-209.300-306 indicate each step. The operation of this embodiment will be explained below with reference to each figure.
先ず、オペレーティング・システム10は、ランダム試
験タスク20を図示しない外部記憶装置から主記憶装置
1にロードし、このランダム試験タスク20を起動する
。First, the operating system 10 loads the random test task 20 from an external storage device (not shown) into the main storage device 1, and starts this random test task 20.
起動されたランダム試験タスク20は、第5図に示した
ように、先ず第2図に示した生成命令制御テーブルのう
ち試験可能な全命令毎に生成可否を示す項目を操作員の
指示に従って変更しく100)、生成命令制御テーブル
が生成可能を示す全命令を取出して第3図に示した試験
命令テーブルを作成する(101)。次に、試験命令テ
ーブルから乱数を用いランダムに命令を取出して第4図
に示したようなランダム試験手順を生成しく102)
、次にこのランダム試験手順が使用するランダム試験デ
ータを乱数を使用して生成しく103) 、被試験情報
処理装置2の先行制御を有効にした状態でランダム試験
手順を実行しその実行結果を主起tα装置1上のワーク
エリアに退避しておく (104)。即ち、ランダム試
験手順の第1命令から試験手順終了通知命令までを連続
して実行し、試験手順終了通知命令によりランダム試験
手j1(資)の実行終了を通知されたランダム試験タス
ク20は、終了通知を受けた時点のソフトウェアに可視
なレジスタおよびランダム試験手順がアクセスしたメモ
リの内容を実行結果として主記憶装置1上のワークエリ
アに退避するものである。なお、上記の例はランダム試
験手順の第1命令から第100命令までを実行させたが
、その命令開始番地は必ずしも第1命令でなく任意の番
地から実行し得るものであり、また実行命令数も任意の
数とすることができる。As shown in FIG. 5, the activated random test task 20 first changes the item indicating whether generation is possible for each testable instruction in the generation instruction control table shown in FIG. 2 according to the operator's instructions. 100), all instructions that the generation instruction control table indicates are generable are extracted, and the test instruction table shown in FIG. 3 is created (101). Next, use random numbers to randomly extract instructions from the test instruction table to generate a random test procedure as shown in FIG. 4 (102).
Next, the random test data to be used by this random test procedure is generated using random numbers (103), and the random test procedure is executed with advance control of the information processing device under test 2 enabled, and the execution results are used as the main data. The data is saved in the work area on the starting tα device 1 (104). In other words, the random test task 20 that continuously executes the first command of the random test procedure to the test procedure end notification command and is notified of the end of execution of random test hand j1 (equipment) by the test procedure end notification command is completed. The registers visible to the software at the time of receiving the notification and the contents of the memory accessed by the random test procedure are saved in the work area on the main storage device 1 as execution results. Note that in the above example, the 1st to 100th instructions of the random test procedure were executed, but the instruction start address is not necessarily the 1st instruction, but can be executed from any address, and the number of executed instructions may vary. can also be any number.
次に、被試験情報処理装置2の先行制御を無効にした状
態でランダム試験手順を実行し、その実行結果を主記憶
装置1上のワークエリアに退避する(105)。ここで
、ステップ105は先行制御を無効にする方法としてラ
ンダム試験手順の各命令を実行毎にランダム試験タスク
20に割込みを発生することで実現している以外はステ
ップ104 と同様の処理を行なう。Next, a random test procedure is executed with the advance control of the information processing device under test 2 disabled, and the execution results are saved in the work area on the main storage device 1 (105). Here, step 105 performs the same processing as step 104 except that the method for disabling advance control is realized by generating an interrupt to the random test task 20 every time each instruction of the random test procedure is executed.
次に、ステップ104 とステップ105で退避したラ
ンダム試験手順の実行結果を比較しく106) 、一致
していればステップ+08に進む。一方、不一致であれ
ば、比較エラーを検出した旨、ステ、プ102゜103
で生成したランダム試験手順とランダム試験データとか
ら構成されるランダム試験プログラム及びステップ10
4.105で主記憶装置1に退避したランダム試験プロ
グラム30の実行結果をエラー情報としてオペレーティ
ング・システムlOを経由して例えば外部記憶’AX等
に出力しく107) 、ステップ108に進む。ステッ
プ108では、オペレーティング・システム10からの
終了要求を検査し、終了要求が有れば処理を終了し、無
ければステップ102に戻ってランダム試験を続行する
。Next, compare the execution results of the random test procedure saved in step 104 and step 105 (106), and if they match, proceed to step +08. On the other hand, if there is a mismatch, a message indicating that a comparison error has been detected is displayed in steps 102 and 103.
A random test program and step 10 consisting of a random test procedure and random test data generated in
4. The execution result of the random test program 30 saved in the main storage device 1 in step 105 is output as error information to, for example, an external storage 'AX' via the operating system IO (107), and the process proceeds to step 108. In step 108, a termination request from the operating system 10 is checked, and if there is a termination request, the process is terminated, and if not, the process returns to step 102 to continue the random test.
次に、第5図のステップ+00で行なわれる生成命令制
御テーブル変更処理について第2図および第6図を参照
して詳細に説明する。Next, the generated instruction control table changing process performed at step +00 in FIG. 5 will be described in detail with reference to FIGS. 2 and 6.
ランダム試験タスク20は、操作員に対しIIII止命
令を入力するようオペレーティング・システム10を介
してメツセージを出力しく200) 、これに応答して
操作員が抑止命令用に用意されたある指定を入力すると
これを検査しく201) 、指定が命令名称−であれば
第2図の命令名称が一敗する命令の生成可否を“不可”
に変更しく202) 、指定された命令が前処理命令と
して登録されている命令の生成可否を“不可”に変更し
く203) 、指定された命令が後処理命令として登録
されている命令の生成可否を“不可”に変更した後(2
04) 、ステップ200に戻る。例えば、第2図の例
において、b命令が抑止命令として指定されたときは、
先ずb命令の生成可否を“不可”に変更し、前処理命令
をb命令でサーチする。しかし、b命令を前処理命令と
する命令はこの場合ないのでステップ203では生成制
御テーブルは変更されない6次に、後処理命令をb命令
でサーチし、b命令を後処理命令とする命令はd命令の
みであるので、ステップ204でd命令の生成可否を“
不可”に変更する。The random test task 20 outputs a message (200) via the operating system 10 requesting the operator to input a III-stop command, and in response the operator inputs a certain designation provided for the restrain command. Then, if you check this (201), if the instruction name is -, the instruction name in Figure 2 will indicate whether or not it is possible to generate a one-fail instruction.
202) Change the generation possibility of an instruction in which the specified instruction is registered as a pre-processing instruction to "not possible" 203), the generation possibility of an instruction in which the specified instruction is registered as a post-processing instruction. After changing to “not possible” (2
04), return to step 200. For example, in the example shown in Figure 2, when the b instruction is specified as a deterrent instruction,
First, the generation possibility of the b instruction is changed to "impossible", and the preprocessing instruction is searched for by the b instruction. However, in this case, there is no instruction that uses the b instruction as a preprocessing instruction, so the generation control table is not changed in step 203.Next, the postprocessing instruction is searched for using the b instruction, and the instruction that uses the b instruction as a postprocessing instruction is d. Since it is only an instruction, in step 204 it is determined whether the d instruction can be generated or not.
Change it to “No”.
また、第6図のステップ201において抑止命令の指定
がグループ番号であると判1析したときは、指定された
グループ番号の命令で未だりn理されていない命令が残
っているか否かを検n L (205)、残っていれば
その命令を求め(206) 、この求めた命令の生成可
否を“不可”に変更しく207) 、またその求めた命
令を前処理命令とする命令の生成可否を“不可”に変更
しく208) 、更にその求めた命令を後処理命令とす
る命令の生成可否を′不可”に変更した後(209)
、ステップ205に戻り、指定されたグループ番号の命
令が全て処理されたときはステップ200に戻る。例え
ば、第2図の例においてグループ番号として「3」が指
定されたとき、グループ番号「3」はd命令だけなので
ステップ206ではd命令の生成可否のみが“不可゛に
設定され、またd命令を前処理命令とする命令や後処理
命令とする命令はないので、ステップ208.209で
は生成命令制御テーブルが変更されることはない。Further, when it is determined in step 201 of FIG. 6 that the specification of the inhibit instruction is a group number, it is checked whether there are any instructions with the specified group number that have not yet been processed. n L (205), if there are any remaining instructions, obtain that instruction (206), change the generation possibility of the obtained instruction to "impossible" (207), and determine whether it is possible to generate an instruction that uses the obtained instruction as a preprocessing instruction. 208), and after changing the possibility of generation of an instruction that uses the requested instruction as a post-processing instruction to ``impossible'' (209).
, returns to step 205, and returns to step 200 when all instructions of the designated group number have been processed. For example, when "3" is specified as the group number in the example of FIG. Since there is no instruction for which the pre-processing instruction or post-processing instruction is used, the generated instruction control table is not changed in steps 208 and 209.
第6図のステップ201において、抑止命令の指定が終
了要求であると判断されたときは、この生成命令制御テ
ーブル更新処理は終了する。If it is determined in step 201 of FIG. 6 that the specification of the inhibited instruction is a termination request, this generation instruction control table update process is terminated.
次に、第5図のステップ102で行なわれるランダム試
験手順生成処理について第7図を参照して詳細に説明す
る。Next, the random test procedure generation process performed in step 102 of FIG. 5 will be described in detail with reference to FIG. 7.
ランダム試験タスク10は、先ず第3図に示した試験命
令テーブルに登録されている命令の個数Nを求め(30
0) 、Nを法とする乱数nを発生しく301)、試験
命令テーブルのn番目の命令の命令名称を求めてこの命
令名称で第2図の生成命令制御テーブルをサーチしその
命令の前処理命令を求め、前処理命令が指定されていれ
ばその前処理命令を第4図に示したランダム試験手順に
登録する(302) 。Random test task 10 first calculates the number N of instructions registered in the test instruction table shown in FIG. 3 (30
0), generate a random number n modulo N, 301), find the instruction name of the nth instruction in the test instruction table, search the generated instruction control table in Figure 2 with this instruction name, and preprocess that instruction. A command is obtained, and if a preprocessing command is specified, the preprocessing command is registered in the random test procedure shown in FIG. 4 (302).
次に、試験命令テーブルの上記n番目の命令をランダム
試験手順に登録しく303) 、次いでn番目の命令の
後処理命令をステップ302と同様にサーチして求めて
ランダム試験手順に登録する(304)。Next, the n-th instruction in the test command table is registered in the random test procedure (303), and the post-processing command for the n-th instruction is searched and found in the same manner as in step 302, and registered in the random test procedure (304). ).
なお、n番目の命令の前処理命令、後処理命令がない場
合にはそれらの登録は行なわない。以上のような処理は
ランダム試験手順に登録される命令の個数が100を越
えるまで続行され(305) 、100命令以上が登録
されると、試験手順終了通知命令をランダム試験手順に
登録しく306)、このランダム試験手順生成処理を終
了する。Note that if there are no preprocessing instructions or postprocessing instructions for the n-th instruction, they are not registered. The above process continues until the number of instructions registered in the random test procedure exceeds 100 (305), and when 100 or more instructions are registered, a test procedure end notification command is registered in the random test procedure (306). , this random test procedure generation process ends.
以上、本発明の一実施例について説明したが、本発明は
以上の実施例にのみ限定されずその他各種の付加変更が
可能である。例えば、被試験情報処理装置とは別にこれ
を試験するための試験処理装置を設け、この試験処理装
置で抑止命令の指定処理、ランダム試験プログラムの生
成、この生成したランダム試験プログラムの被試験情報
処理装置へのロードと起動1被試験情報処理装置におけ
る実行結果の採取と比較判定、エラー情報の出力等を行
なわせるようにしても良い。更に、先行制御を有効、無
効に切換えてその実行結果を比較判定する試験内容以外
の試験を行なわせるようにしても良い。Although one embodiment of the present invention has been described above, the present invention is not limited to the above embodiment, and various other additions and changes are possible. For example, a test processing device for testing the information processing device under test may be provided separately from the information processing device under test, and this test processing device may process the specification of the inhibition command, generate a random test program, and process the information under test of the generated random test program. Loading to the device and startup 1 The execution results of the information processing device under test may be collected, compared and judged, and error information outputted. Furthermore, tests other than the test content in which the advance control is switched between valid and invalid and the execution results are compared and judged may be performed.
以上説明したように、本発明は、抑止命令指定手段と抑
止された命令を試験対象から除いてランダム試験手順を
生成するランダム試験プログラム生成手段とを備えてい
るので、特定の命令のみを試験対象から容易に除外でき
、試験効率を高めることができる効果がある。As explained above, the present invention includes a suppressed instruction designation means and a random test program generating means that generates a random test procedure by excluding suppressed instructions from the test subjects, so that only specific instructions are tested. This has the effect of increasing testing efficiency.
第1図は本発明の一実施例の要部ブロック図、第2図は
生成命令制御テーブルの構成例を示す図、
第3図は試験命令テーブルの構成例を示す図、第4図は
ランダム試験タスク20が生成したランダム試験プログ
ラム30のうちランダム試験手順の内容の一例を示す図
、
第5図はランダム試験タスク20の処理例を示す流れ図
、
第6図は生成命令テーブルの内容変更処理例を示す流れ
図および〜
第7図はランダム試験手順の生成処理例の流れ図である
。
図において、1は主記憶装置、2は被試験情報処理装置
、10はオペレーティング・システム、20はランダム
試験タスク、21は抑止命令指定手段、22はランダム
試験プログラム生成手段、23は試験命令実行手段、2
4は実行結果判定手段、30はランダム試験プログラム
である。
本発明の一実施例の要部ブロック図
第1図
生成命令制御テーブルの構成例を示す図第2図
試験命令テーブルの構成例を示す因
業3図
ランダム試験手順の内容例を示す図
第4図
ランダム試験タスク20の処理例を示す流4図第5図
生成命令テーブルの内容変史処理例を示す流れ図第6図FIG. 1 is a block diagram of the main part of an embodiment of the present invention, FIG. 2 is a diagram showing an example of the configuration of a generated command control table, FIG. 3 is a diagram showing an example of the configuration of a test command table, and FIG. 4 is a random diagram. A diagram showing an example of the content of a random test procedure in the random test program 30 generated by the test task 20, FIG. 5 is a flowchart showing a processing example of the random test task 20, and FIG. 6 is an example of processing for changing the contents of the generated command table. FIG. 7 is a flowchart of an example of a random test procedure generation process. In the figure, 1 is a main storage device, 2 is an information processing device under test, 10 is an operating system, 20 is a random test task, 21 is an inhibition instruction designation means, 22 is a random test program generation means, and 23 is a test instruction execution means. ,2
4 is an execution result determination means, and 30 is a random test program. Figure 1 is a block diagram of the main parts of an embodiment of the present invention. Figure 2 shows an example of the configuration of a generation command control table. Figure 3 shows an example of the configuration of a test command table. Figure 4 shows an example of the contents of a random test procedure. Figure 4 shows a flowchart showing an example of the processing of the random test task 20.
Claims (1)
ランダム試験プログラムを前記主記憶装置に生成し実行
する情報処理装置の試験方式において、 抑止命令指定手段と、 該抑止命令指定手段で指定された命令を試験対象から除
いたランダム試験プログラムを生成するランダム試験プ
ログラム生成手段と、 該生成手段により生成されたランダム試験プログラムを
実行する試験命令実行手段と、 該試験命令実行手段により実行されたランダム試験プロ
グラムの実行結果を判定する実行結果判定手段とを具備
したことを特徴とする情報処理装置の試験方式。[Scope of Claim] A testing method for an information processing device that generates and executes a random test program in the main storage device for testing an information processing device connected to the main storage device, comprising: a suppression command designation means; Random test program generation means for generating a random test program excluding the instructions specified by the instruction designation means from the test target; Test instruction execution means for executing the random test program generated by the generation means; and Test instruction execution means for executing the random test program generated by the generation means. 1. A testing method for an information processing device, comprising: execution result determining means for determining an execution result of a random test program executed by the means.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60240548A JPS62100846A (en) | 1985-10-29 | 1985-10-29 | Test system for information processor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60240548A JPS62100846A (en) | 1985-10-29 | 1985-10-29 | Test system for information processor |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62100846A true JPS62100846A (en) | 1987-05-11 |
Family
ID=17061163
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60240548A Pending JPS62100846A (en) | 1985-10-29 | 1985-10-29 | Test system for information processor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62100846A (en) |
-
1985
- 1985-10-29 JP JP60240548A patent/JPS62100846A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5133063A (en) | Method and system for outputting program change effect information to a user | |
US6134690A (en) | Computerized automation system and method | |
JPS62100846A (en) | Test system for information processor | |
JPS62100847A (en) | Test system for information processor | |
JPH02115941A (en) | Information processor test system | |
JPS62231342A (en) | Down load control system for micro test program | |
JPH02220145A (en) | Program tracing system | |
CN114840244A (en) | Analysis engine generation method, device, equipment and storage medium | |
JP3120434B2 (en) | Program operation analysis method | |
JPH0588879A (en) | Program development supporting system | |
CN117093339A (en) | Implementation method, device, equipment and medium of embedded equipment daemon | |
JPH07191876A (en) | Program testing device and using method for the same | |
JPH01307825A (en) | System for executing dynamic link through interface module | |
JPH02115940A (en) | Information processor test system | |
JPH01188938A (en) | Collective batch processing system | |
JPS62100844A (en) | Test system for information processor | |
JPH09128261A (en) | Automatic test device for computer system | |
JPS6123248A (en) | Test system of data processor | |
JPS62184545A (en) | Control system for execution of test program | |
JPH03129538A (en) | Program evaluation system | |
JPH01244546A (en) | Function diagnosing system for data processor | |
JPS61110244A (en) | Testing system of information processor | |
JPH04247534A (en) | Testing system for information processor | |
JPH02113343A (en) | Generation system for test program execution control procedure | |
JPH01287486A (en) | Test pattern program generating device |