JPH02112242A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH02112242A
JPH02112242A JP63264189A JP26418988A JPH02112242A JP H02112242 A JPH02112242 A JP H02112242A JP 63264189 A JP63264189 A JP 63264189A JP 26418988 A JP26418988 A JP 26418988A JP H02112242 A JPH02112242 A JP H02112242A
Authority
JP
Japan
Prior art keywords
lead
base
electrode region
electrode
metal wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63264189A
Other languages
English (en)
Inventor
Hitoshi Furukawa
仁志 古川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP63264189A priority Critical patent/JPH02112242A/ja
Publication of JPH02112242A publication Critical patent/JPH02112242A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、半導体装置に関し、特にボンディングパラ１
くの形成位１？°ｊの改良に関するものである。
（従来の技術） 従来の半導体装１１（〔のボンディングパ７＋−の形１
戊に関しては、同一金属電極トに１個だけ形成していた
。
以ド、従来の半導体装置に−）いて説明する。
第；３図は、従来の半導体装置の組立図である。
第；３図にＪ′？いて、２】はエミッタ・リード、２２
はベース・リード、２：３はコレクタ・リ−１〜、２３
ａはチップ載１１イ部、２４はエミッタ・ボンディング
パッド、２５はベース・ボンディングパッド、２６は金
属ワイＡノー、２７はパッケージ、２８は１〜ランジス
タ素子である。。
第４図は、従来の半導体装置の１個の１−ランノ■ スタ素子の拡大図である。第４図において、２４はエミ
ッタ・ボンディングパッド、２５はベース・ボンディン
グパッド、２８は１ヘランジスタ素子、２４１はベース
電極領域、３０はエミッタ電極領域であり、ボンディン
グパッドが同一金属電極１・に１個だｃｌ形成されてい
るのがわかる。
（発明が解決しようとする課題） このような従来の構成では、Ｉ〜ランジスタ素了・を複
数個チップ載置部にいかなる方向で接着してキハいずれ
かの素子においてエミッタ・ボンディングパッドとエミ
ッタ・リードとの距離、またはベース・ボンディングパ
ッドとベース・リードとの距離のどちらかが長くなり、
そのため、そこに使用される金属ワイヤーも長くなり、
金属ワイヤーが倒れ、チップ載置部（コレクタ）と短絡
したり、また、金属ワイヤーが長いため、原価も１高く
なるという問題かぁ−】だ。
本発明は、このような問題点を解決するもので、金属ワ
イヤー長を最短にすること髪目的とするものである。
（課題を解決するための手段） この問題を解決するために、本発明は、表面が第１電極
領域と第２電極領域に区分けされ、前記第２電極領域内
に複数のボンティングパッドが形成され、かつ裏面がコ
レクタ電極となった複数の１〜ランジスタ素子と、 チップ載置部を有するコレクタリードと、前記チップ載
置部の互いに直交する２辺に近接する位置にそれぞれ配
置された第１リードと第２リードとを有するリードフレ
ームと、 を備え、 前記各トランジスタ素子を、その第１電極領域が１）１
」記第１リード側に、第２電極領域が前記第１リードと
は反対の側に位置するように前記チップ載置部に接着し
、前記第１リードと１ＴＪ記第１電極領域十のボンティ
ングパッドとを金属ワイヤーで接続するとともに、前記
第２電極領域−［−に形成した複数のボンディングパッ
ドのうち、前記第２１１−に最も近いボンティングパッ
ドと前記第２リーＩ〜とを金属ワイヤーで接続すること
により、金：匁 属ワイヤー長を最短にする構成を有している。。
（作　用） この構成により、金属ワイヤー長は最短になＩｌ、金属
ワイヤーの倒れによるコレクタ部との短絡不良は低減さ
れ、また、金属ワイヤーの使用１１（、も減り、原価を
低減することができろ。
（実施例） 以下、本発明の一実施例について、図面を参照しながら
説明する。
第１図は、本発明の実施例にｊ′？けろ゛Ｉ′机ｆ体装
置の組立図を示すものである。同図に才ｊいて、１はエ
ミッタ・リード１２はベース・リ−１く、：３はコレク
タ・リード、：３ａはチップ載置部、４はエミッタ・ボ
ンディングパッド．５は金属ワイヤー６はパッケージ、
７は＋−ランシスタ素子、８はベース・ボンディングバ
ット（１）であり、９はベス・ボンディングパット（２
）である。
第２図は、本発明の実施例における゛１Δ導体装置の１
個の１〜ランジスタ素子の拡大図である１、同図におい
て、４はエミッタ・ボンデインクバラ１へ、７は１〜ラ
ンジスタ素子、８はベース・ボンデインクバラＦ（１）
、９はベース・ボンディングパッド（２）、１０はベー
ス電極領域であり、１１はエミッタ電極領域である。
以十のように、本実施例によれば、ベース電極領域１０
内に複数のボンディングパッド８，９を形成することに
より、チップ載置部３ａ１・の全てのトランジスタ索了
７において、金属ワイヤー５でベース・リード２とベー
ス電極領域とを接続する際に、ベース・リ−１＜　２に
最も近いボンディングパッドを使用し、金属ワイヤー長
を最短にすることができる。
なお、実施例において、１，４．、ＩＩをエミッタとし
、２，８．９．１０をベースとしたが、１，４゜１１を
ベース、２，８，９．１０をエミッタとしてもよい、。
（発明の効果） 以１−のように本発明は、第２電極領域内に複数のボン
ティングパッドを形成することにより、金属ワイヤー長
を最少（！にすることができる優れた半導体装置を実現
できるものである。
【図面の簡単な説明】
第１図は本発明の実施例における甲、導体装Ｍ＋’、の
組立図、第２図は本発明の実施例における゛１４導体装
置の１個の１〜ランジスタ素子の拡大図、第３１！１は
従来の半導体装同の組−’／、ｌン１、第４図は従来の
゛Ｉ″導体装置の１個のトランジスタ素子の拡大図であ
る。 １・・・エミッタ・リード、　　２　・ベース・リード
、　　３　コレクタ・リード、　　：３８・チップ載置
部、　４・エミッタ・ボンディングバラ１−１　５　金
属ワイヤー、　６パツケージ、　　７・　トランジスタ
素子、８・・・ベース・ボンディングパソド（１）、９
・・・ベース・ボンデインクハラＦ　Ｃ２）、１０・・
ベース電極領域、　１１・・エミッタ電極領域。 特許出願人　松ド電子工業株式会社

Claims (1)

  1. 【特許請求の範囲】 表面が第１電極領域と第２電極領域に区分けされ、前記
    第２電極領域内に複数のボンディングパッドが形成され
    、かつ裏面がコレクタ電極となった複数のトランジスタ
    素子と、 チップ載置部を有するコレクタリードと、前記チップ載
    置部の互いに直交する２辺に近接する位置にそれぞれ配
    置された第１リードと第２リードとを有するリードフレ
    ームと、 を備え、 前記各トランジスタ素子を、その第１電極領域が前記第
    １リード側に、第２電極領域が前記第１リードとは反対
    の側に位置するように前記チップ載置部に接着し、前記
    第１リードと前記第１電極領域上のボンディングパッド
    とを金属ワイヤーで接続するとともに、前記第２電極領
    域上に形成した複数のボンディングパッドのうち、前記
    第２リードに最も近いボンディングパッドと前記第２リ
    ードとを金属ワイヤーで接続したことを特徴とする半導
    体装置。
JP63264189A 1988-10-21 1988-10-21 半導体装置 Pending JPH02112242A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63264189A JPH02112242A (ja) 1988-10-21 1988-10-21 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63264189A JPH02112242A (ja) 1988-10-21 1988-10-21 半導体装置

Publications (1)

Publication Number Publication Date
JPH02112242A true JPH02112242A (ja) 1990-04-24

Family

ID=17399714

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63264189A Pending JPH02112242A (ja) 1988-10-21 1988-10-21 半導体装置

Country Status (1)

Country Link
JP (1) JPH02112242A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6049126A (en) * 1995-12-14 2000-04-11 Nec Corporation Semiconductor package and amplifier employing the same
KR20020026026A (ko) * 2000-09-30 2002-04-06 한백상 실내 바닥 청소장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6049126A (en) * 1995-12-14 2000-04-11 Nec Corporation Semiconductor package and amplifier employing the same
KR20020026026A (ko) * 2000-09-30 2002-04-06 한백상 실내 바닥 청소장치

Similar Documents

Publication Publication Date Title
US6271582B1 (en) Interdigitated leads-over-chip lead frame, device, and method for supporting an integrated circuit die
EP0590986A1 (en) Lead-on-chip inner lead bonding lead frame, bonding method and apparatus
JP2002134685A (ja) 集積回路装置
JPH02112242A (ja) 半導体装置
JPS622628A (ja) 半導体装置
JP2908350B2 (ja) 半導体装置
JPH061801B2 (ja) リ−ドフレ−ム
JPH05315520A (ja) 表面実装型半導体装置及びそのアウターリードの折り曲げ加工方法
JPS6020936Y2 (ja) 半導体装置
JPS62296528A (ja) 樹脂封止型半導体装置
JPS63152161A (ja) 半導体装置
JP2587722Y2 (ja) 半導体装置
JP2973712B2 (ja) 平行平板型コンデンサの電極取り付け構造
JPS5874048A (ja) 半導体集積回路の実装方式
JPS6081852A (ja) 半導体装置
JP2629461B2 (ja) 樹脂封止形半導体装置
JPS6060743A (ja) リ−ドフレ−ム
JPH02164056A (ja) 半導体装置
JPH0637234A (ja) 半導体装置
JPH0414250A (ja) ワイヤボンディングリード
JPS624353A (ja) 対面接合型集積回路装置
JPS62109351A (ja) 半導体装置
JPH01298757A (ja) リードフレーム
JPH01185932A (ja) 半導体装置
JPS61137334A (ja) 半導体装置