JPH02102553A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPH02102553A JPH02102553A JP63256256A JP25625688A JPH02102553A JP H02102553 A JPH02102553 A JP H02102553A JP 63256256 A JP63256256 A JP 63256256A JP 25625688 A JP25625688 A JP 25625688A JP H02102553 A JPH02102553 A JP H02102553A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- lead
- leads
- circuit chip
- main body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 3
- 239000011889 copper foil Substances 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 2
- 238000007747 plating Methods 0.000 abstract 1
- 238000005452 bending Methods 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は集積回路チップに設けたバンプ電極に対してテ
ープ状に形成したリードフレームを直接接続する構成の
集積回路装置に関する。
ープ状に形成したリードフレームを直接接続する構成の
集積回路装置に関する。
従来、TAB方式と称される集積回路装置は、集積回路
チップに設けたバンプ電極をテープ状に形成したリード
フレームに直接接続し、その後にリードフレームをテー
プから切断分離することでリードを備えた集積回路チッ
プを構成し、このリードを利用して集積回路チップの実
装を可能としている。
チップに設けたバンプ電極をテープ状に形成したリード
フレームに直接接続し、その後にリードフレームをテー
プから切断分離することでリードを備えた集積回路チッ
プを構成し、このリードを利用して集積回路チップの実
装を可能としている。
第8図及び第9図は従来のこの種の集積回路装置の製造
工程途中の平面図、及びそのC−C線断面図である0図
において、1は集積回路チップであり、その表面の周辺
位置には多数個のバンプ電極2を有している。また、3
は絶縁材からなるテープ本体であり、集積回路チップ1
よりも大きなデバイスホール4を開設し、このデバイス
ホール4に臨んで導電性部材からなるリードフレーム5
を取着している。
工程途中の平面図、及びそのC−C線断面図である0図
において、1は集積回路チップであり、その表面の周辺
位置には多数個のバンプ電極2を有している。また、3
は絶縁材からなるテープ本体であり、集積回路チップ1
よりも大きなデバイスホール4を開設し、このデバイス
ホール4に臨んで導電性部材からなるリードフレーム5
を取着している。
この構成では、集積回路チップ1のバンプ電極2をリー
ドフレーム5の内側先端部に直接接続し、しかる後にリ
ードフレーム5をテープ本体3から切断することにより
、リードフレームを一体化した集積回路チップが形成さ
れる。
ドフレーム5の内側先端部に直接接続し、しかる後にリ
ードフレーム5をテープ本体3から切断することにより
、リードフレームを一体化した集積回路チップが形成さ
れる。
なお、6は配線パターン、7は試験用電極、8Aは後述
するリード支持固定部、9はスプロケットである。
するリード支持固定部、9はスプロケットである。
上述した従来の集積回路装置では、バンプ電極2が多数
の場合には、バンプ電極2とリードフレーム5とを正し
く対向位置させて接続することが難しくなる。特に、リ
ードフレーム5は薄い金属板で形成されているため、リ
ードピッチの不揃いや曲げ等が生じ易く、これらによっ
てバンプ電極2に対してリードフレーム5が位置ずれを
起こし、或いは両者の接続不良が生じるという問題があ
る。
の場合には、バンプ電極2とリードフレーム5とを正し
く対向位置させて接続することが難しくなる。特に、リ
ードフレーム5は薄い金属板で形成されているため、リ
ードピッチの不揃いや曲げ等が生じ易く、これらによっ
てバンプ電極2に対してリードフレーム5が位置ずれを
起こし、或いは両者の接続不良が生じるという問題があ
る。
このため従来では、第8図、第9図に示したように、テ
ープ本体3の一部をデバイスホール5の内方位置にまで
延長させて枠状部を形成し、この枠状部をリード支持固
定部8Aとしてリードフレーム5の先端を支持させる構
成がとられている。
ープ本体3の一部をデバイスホール5の内方位置にまで
延長させて枠状部を形成し、この枠状部をリード支持固
定部8Aとしてリードフレーム5の先端を支持させる構
成がとられている。
この構成により、リードフレーム5の先端におけるピッ
チずれや曲げ等を防止でき、多数のバンプ電極に対処で
きる。
チずれや曲げ等を防止でき、多数のバンプ電極に対処で
きる。
しかしながら、このリード支持固定部8Aを設けたこと
により、リードフレーム5の切断箇所はリード支持固定
部8Aの外側とデバイスホール4の内側縁との間に限定
されることになり、それだけ切断後のリードが長いもの
になる。このように、リードが長くなると、集積回路チ
ップ構体のパッケージの小型化が難しくなり、かつリー
ドにおける電気抵抗が増加して電圧降下が著しくなり、
集積回路の高速動作が阻害されるという問題がある。
により、リードフレーム5の切断箇所はリード支持固定
部8Aの外側とデバイスホール4の内側縁との間に限定
されることになり、それだけ切断後のリードが長いもの
になる。このように、リードが長くなると、集積回路チ
ップ構体のパッケージの小型化が難しくなり、かつリー
ドにおける電気抵抗が増加して電圧降下が著しくなり、
集積回路の高速動作が阻害されるという問題がある。
本発明はリードを短く切断することを可能にした集積回
路装置を提供することを目的とする。
路装置を提供することを目的とする。
本発明の集積回路装置は、テープ本体の一部をデバイス
ホールの内側にまで延長してリードの先端を支持するリ
ード支持固定部を、集積回路チップのバンプ電極よりも
内側に配設した構成としている。
ホールの内側にまで延長してリードの先端を支持するリ
ード支持固定部を、集積回路チップのバンプ電極よりも
内側に配設した構成としている。
上述した構成では、リード支持固定部が集積回路チップ
の外側に位置されることはなく、リードを任意の位置で
切断でき、短いリードの集積回路チップ構体を構成でき
る。
の外側に位置されることはなく、リードを任意の位置で
切断でき、短いリードの集積回路チップ構体を構成でき
る。
次に、本発明を図面を参照して説明する。
第1図は本発明の一実施例の平面図、第2図はそのA−
A線に沿う断面図である。図において、1は集積回路チ
ップ、2はこの集積回路チップ1の表面の周辺部に形成
した多数個のバンプ電極である。また、3は絶縁フィル
ム等からなるテープ本体であり、このテープ本体3を打
抜き加工することにより、前記集積回路チップ1に対応
する方形のデバイスホール4.及びスプロケットホール
9を開設している。このとき、デバイスホール4内には
テープ本体3の一部を延長して方形の枠状部を形成し、
この枠状部をリード支持固定部8として構成している。
A線に沿う断面図である。図において、1は集積回路チ
ップ、2はこの集積回路チップ1の表面の周辺部に形成
した多数個のバンプ電極である。また、3は絶縁フィル
ム等からなるテープ本体であり、このテープ本体3を打
抜き加工することにより、前記集積回路チップ1に対応
する方形のデバイスホール4.及びスプロケットホール
9を開設している。このとき、デバイスホール4内には
テープ本体3の一部を延長して方形の枠状部を形成し、
この枠状部をリード支持固定部8として構成している。
なお、このリード支持固定部8は前記集積回路チップ1
のバンプ電極2の内側に位置するように形成している。
のバンプ電極2の内側に位置するように形成している。
更に、前記テープ本体3には銅箔を密着させ、これを所
要パターンにエツチングしかつメツキ処理することでリ
ードフレーム5.及びこれに繋がる配線パターン6、試
験用電極7を形成している。
要パターンにエツチングしかつメツキ処理することでリ
ードフレーム5.及びこれに繋がる配線パターン6、試
験用電極7を形成している。
このリードフレーム5は前記デバイスホール4に臨んで
形成し、多数本のリード5aは前記バンプ電極2に対応
するように配置している。また、各リード5aの先端は
前記リード支持固定部8に支持させており、そのリード
ピッチを揃えるとともにリード曲げ等を防止している。
形成し、多数本のリード5aは前記バンプ電極2に対応
するように配置している。また、各リード5aの先端は
前記リード支持固定部8に支持させており、そのリード
ピッチを揃えるとともにリード曲げ等を防止している。
この構成によれば、集積回路チップ1はバンプ電極2を
リードフレーム5の各リード5aに対応位置させ、両者
を熱圧着させることで接続が実現できる。このとき、各
リード5aは先端がリード支持固定部8で支持されて位
置ずれや曲げ等が防止されているため、両者を正確に位
置合わせして好適に接続を行うことが可能となる。
リードフレーム5の各リード5aに対応位置させ、両者
を熱圧着させることで接続が実現できる。このとき、各
リード5aは先端がリード支持固定部8で支持されて位
置ずれや曲げ等が防止されているため、両者を正確に位
置合わせして好適に接続を行うことが可能となる。
そして、その後デバイスホール4内において、各リード
5a及びリード支持固定部8を集積回路チップ1の周縁
に可及的に近い箇所で切断することで、第3図に示すよ
うに、リード5aを一体化させた集積回路チップ構造が
形成できる。このとき、リード支持固定部8はバンプ電
極2よりも内側に位置しているので、リード5aの切断
箇所に限定を受けることはなく、任意のリード長さに切
断できる。したがって、リードが長くなることによる種
々の不具合を解消できる。
5a及びリード支持固定部8を集積回路チップ1の周縁
に可及的に近い箇所で切断することで、第3図に示すよ
うに、リード5aを一体化させた集積回路チップ構造が
形成できる。このとき、リード支持固定部8はバンプ電
極2よりも内側に位置しているので、リード5aの切断
箇所に限定を受けることはなく、任意のリード長さに切
断できる。したがって、リードが長くなることによる種
々の不具合を解消できる。
なお、このように構成した集積回路チップ1の構体は、
第4図に示すようにリード5aを利用してセラミック基
板10に形成した配線パッド11に接続し、配線12に
より所要の回路を構成することができる。なお、13は
接続パッド、14はキャップ、15は放熱フィン、16
,17.18は接着材である。
第4図に示すようにリード5aを利用してセラミック基
板10に形成した配線パッド11に接続し、配線12に
より所要の回路を構成することができる。なお、13は
接続パッド、14はキャップ、15は放熱フィン、16
,17.18は接着材である。
ここで、リード支持固定部8は枠状に形成する必要はな
く、第5図に示すように、方形の板状に形成してもよい
。但し、この場合でもリード支持固定部8の大きさはバ
ンプ電極2よりも小さくすることが肝要である。
く、第5図に示すように、方形の板状に形成してもよい
。但し、この場合でもリード支持固定部8の大きさはバ
ンプ電極2よりも小さくすることが肝要である。
更に、第6図及び第7図に夫々平面図、及びそのB−B
線断面図を示すように、テープ本体3に形成するリード
フレーム5.配線パターン6、試験用電極7をテープ本
体3の裏面側に形成してもよい。
線断面図を示すように、テープ本体3に形成するリード
フレーム5.配線パターン6、試験用電極7をテープ本
体3の裏面側に形成してもよい。
この実施例ではリード切断後の集積回路チップ1では、
リード5aの内側にリード支持固定部8が位置される点
が第1図の実施例のものと相違する他は全て同じであり
、前記実施例と同じ効果を得ることができる。
リード5aの内側にリード支持固定部8が位置される点
が第1図の実施例のものと相違する他は全て同じであり
、前記実施例と同じ効果を得ることができる。
以上説明したように本発明は、リードの先端を支持する
リード支持固定部を、集積回路チップのバンプ電極より
も内側に配設しているので、リード支持固定部が集積回
路チップの外側に位置されることはなく、リードを任意
の位置で切断でき、短いリードの集積回路チップ構体を
構成できる。
リード支持固定部を、集積回路チップのバンプ電極より
も内側に配設しているので、リード支持固定部が集積回
路チップの外側に位置されることはなく、リードを任意
の位置で切断でき、短いリードの集積回路チップ構体を
構成できる。
これにより、集積回路装置のパッケージの小型化が実現
できるとともに、リードの電気抵抗を低減して装置動作
の高速化を達成できる効果がある。
できるとともに、リードの電気抵抗を低減して装置動作
の高速化を達成できる効果がある。
第1図は本発明の一実施例の平面図、第2図は第1図の
A−A線断面図、第3図はリードフレームを切断した状
態の平面図、第4図は集積回路チップを実装した状態の
断面図、第5図は変形例の要部平面図、第6図は本発明
の他の実施例の平面図、第7図は第6図のB−B線断面
図、第8図は従来構成の平面図、第9図は第8図のC−
C線断面図である。 ■・・・集積回路チップ、2・・・バンプ電極、3・・
・テープ本体、4・・・デバイスホール、5・・・リー
ドフレーム、5a・・・リード、6・・・配線パターン
、7・・・試験用電極、8,8A・・・リード支持固定
部、9・・・スプロケットホール、10・・・セラミッ
ク基板、11・・・配線パッド、12・・・配線、13
・・・接続パッド、14・・・キャップ、15・・・放
熱フィン、16,17゜18・・・接着材。 第3図 第4図 第 図 第2 図 第6 図 第7 図 第8 図 第9 図
A−A線断面図、第3図はリードフレームを切断した状
態の平面図、第4図は集積回路チップを実装した状態の
断面図、第5図は変形例の要部平面図、第6図は本発明
の他の実施例の平面図、第7図は第6図のB−B線断面
図、第8図は従来構成の平面図、第9図は第8図のC−
C線断面図である。 ■・・・集積回路チップ、2・・・バンプ電極、3・・
・テープ本体、4・・・デバイスホール、5・・・リー
ドフレーム、5a・・・リード、6・・・配線パターン
、7・・・試験用電極、8,8A・・・リード支持固定
部、9・・・スプロケットホール、10・・・セラミッ
ク基板、11・・・配線パッド、12・・・配線、13
・・・接続パッド、14・・・キャップ、15・・・放
熱フィン、16,17゜18・・・接着材。 第3図 第4図 第 図 第2 図 第6 図 第7 図 第8 図 第9 図
Claims (1)
- 1、絶縁性のテープ本体に設けたデバイスホールに臨ん
でリードフレームを配設し、このリードフレームのリー
ドに集積回路チップのバンプ電極を接続し、かつ該リー
ドを切断してリード及び集積回路チップを前記テープ本
体から分離させるように構成した集積回路において、前
記テープ本体の一部をデバイスホールの内側にまで延長
して前記リードの先端を支持するリード支持固定部を形
成し、かつこのリード支持固定部を前記集積回路チップ
のバンプ電極よりも内側に配設したことを特徴とする集
積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63256256A JPH02102553A (ja) | 1988-10-12 | 1988-10-12 | 集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63256256A JPH02102553A (ja) | 1988-10-12 | 1988-10-12 | 集積回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02102553A true JPH02102553A (ja) | 1990-04-16 |
Family
ID=17290114
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63256256A Pending JPH02102553A (ja) | 1988-10-12 | 1988-10-12 | 集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02102553A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05299475A (ja) * | 1992-04-20 | 1993-11-12 | Matsushita Electron Corp | 半導体装置およびその製造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5125965A (ja) * | 1974-08-27 | 1976-03-03 | Nippon Electric Co | |
JPS62171132A (ja) * | 1986-01-23 | 1987-07-28 | Oki Electric Ind Co Ltd | 半導体チップの実装方法 |
JPS635636B2 (ja) * | 1982-06-10 | 1988-02-04 | Nissan Motor | |
JPS63122131A (ja) * | 1986-11-12 | 1988-05-26 | Hitachi Ltd | 半導体装置用キヤリアテ−プ |
-
1988
- 1988-10-12 JP JP63256256A patent/JPH02102553A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5125965A (ja) * | 1974-08-27 | 1976-03-03 | Nippon Electric Co | |
JPS635636B2 (ja) * | 1982-06-10 | 1988-02-04 | Nissan Motor | |
JPS62171132A (ja) * | 1986-01-23 | 1987-07-28 | Oki Electric Ind Co Ltd | 半導体チップの実装方法 |
JPS63122131A (ja) * | 1986-11-12 | 1988-05-26 | Hitachi Ltd | 半導体装置用キヤリアテ−プ |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05299475A (ja) * | 1992-04-20 | 1993-11-12 | Matsushita Electron Corp | 半導体装置およびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002151626A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JPH08288424A (ja) | 半導体装置 | |
JP3569025B2 (ja) | 半導体装置、およびそれを用いた電子装置 | |
JPH08186151A (ja) | 半導体装置及びその製造方法 | |
JP4159348B2 (ja) | 回路装置の製造方法 | |
KR20010043489A (ko) | 가요성 배선 기판, 필름 캐리어, 테이프형 반도체장치,반도체장치 및 그 제조방법, 회로기판 및 전자기기 | |
JPH11176885A (ja) | 半導体装置及びその製造方法、フィルムキャリアテープ、回路基板並びに電子機器 | |
KR100354203B1 (ko) | 가요성 배선 기판, 필름 캐리어, 테이프 형상 반도체장치, 반도체 장치 및 그의 제조방법, 회로 기판 및 전자기기 | |
KR20000028840A (ko) | 필름 기판을 사용한 반도체 장치 제조 방법 | |
JPH02102553A (ja) | 集積回路装置 | |
JPH0362542A (ja) | 半導体装置及びその製造方法 | |
JP2652222B2 (ja) | 電子部品搭載用基板 | |
JP2644194B2 (ja) | 半導体装置及びその製造方法 | |
JP2806816B2 (ja) | ボンディング装置およびこれを用いたボンディング方法 | |
JPH07201928A (ja) | フィルムキャリア及び半導体装置 | |
JP2784209B2 (ja) | 半導体装置 | |
JPH1116954A (ja) | Tab用テープキャリア | |
JP2519243B2 (ja) | 半導体装置 | |
JPH06104314A (ja) | フィルムキャリア | |
KR930005495B1 (ko) | 리드프레임 및 그 제조방법 | |
JPH0430441A (ja) | 半導体装置 | |
JPH1092870A (ja) | 配線接続構造及びそれを用いた電子部品 | |
JPH04359464A (ja) | 半導体装置 | |
JPH0513512A (ja) | キヤリアテープ | |
JP2003303918A (ja) | 半導体装置及びそれに用いる配線基板、ならびに半導体装置の製造方法 |