JPH02100417A - 光ｍｏｓリレー - Google Patents
光ｍｏｓリレーInfo
- Publication number
- JPH02100417A JPH02100417A JP63252810A JP25281088A JPH02100417A JP H02100417 A JPH02100417 A JP H02100417A JP 63252810 A JP63252810 A JP 63252810A JP 25281088 A JP25281088 A JP 25281088A JP H02100417 A JPH02100417 A JP H02100417A
- Authority
- JP
- Japan
- Prior art keywords
- power
- photodiode
- gate
- receiving element
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003287 optical effect Effects 0.000 title claims description 20
- 239000003990 capacitor Substances 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 101150079361 fet5 gene Proteins 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- MMOXZBCLCQITDF-UHFFFAOYSA-N N,N-diethyl-m-toluamide Chemical compound CCN(CC)C(=O)C1=CC=CC(C)=C1 MMOXZBCLCQITDF-UHFFFAOYSA-N 0.000 description 1
- 101100484930 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VPS41 gene Proteins 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000881 depressing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、発光素子と受光素子とからなる光結合器にパ
ワーＭＯＳＦＥＴを組み合わせた光ＭＯＳリレー（光Ｍ
ＯＳスイッチ）に関する。
ワーＭＯＳＦＥＴを組み合わせた光ＭＯＳリレー（光Ｍ
ＯＳスイッチ）に関する。
従来、一般にこの種の光ＭＯ３ＩＪレーにあっては、受
光素子として光起電力素子が用いられ、発光素子からの
光を受光することにより光起電力素子が起電力を発生し
、この起電力がゲートに印加されることによりパフ−Ｍ
ＯＳＦＥＴがＯＮ／ＯＦＦ駆動するもので、交直両用に
使用できる等の利点を有する。
光素子として光起電力素子が用いられ、発光素子からの
光を受光することにより光起電力素子が起電力を発生し
、この起電力がゲートに印加されることによりパフ−Ｍ
ＯＳＦＥＴがＯＮ／ＯＦＦ駆動するもので、交直両用に
使用できる等の利点を有する。
第２図は従来の光ＭＯＳリレーの回路構成例を示すもの
で、この例ではパワーＭＯＳＦＥＴ４−１．４−２とし
てＮチャネルエンハンスメント型を使用しているが、接
続を一部変更するだけでＰチャネルエンハンスメント型
やデブレッシ日ン型を使用することができる。
で、この例ではパワーＭＯＳＦＥＴ４−１．４−２とし
てＮチャネルエンハンスメント型を使用しているが、接
続を一部変更するだけでＰチャネルエンハンスメント型
やデブレッシ日ン型を使用することができる。
発光素子としての発光ダイオード（ＬＥＤ）１に順方向
電流が流れていない状態では、光起電力素子として、の
太陽電池アレー２には未だ起電力が発生しない。このた
めパワーＭＯＳＦＥＴ４−１゜４−２のゲート・ソース
間の電位差はＯＶで、パフ−ＭＯＳＦＥＴ４−１．４−
２はＯＦＦ状態であり、出力電極１２．１３間に電圧印
加しても電流は流れない。一方、入力電極１０．１１間
に発光ダイオード１が順方向バイアスとなるように電圧
を印加すると、発光ダイオード１には順方向電流が流れ
てこれが発光する。この発光によって太陽電池アレー２
には光起電力が発生し、パワーＭＯＳＦＥＴ４−１．４
−２のゲート・ソース間の容最を充電し、そのゲート電
位がゲートしきい値以上になると、パワーＭＯＳＦＥＴ
４−１．４−２はＯＮ状態となり、出力電極１２．１３
間の電圧印加により電流が流れる。なお、パワーＭＯＳ
ＦＥＴ４−１゜４−２は出力電極１２．１３間で逆直列
に接続され、パワーＭＯＳＦＥＴ４−１．４−２の逆方
向には寄生ダイオードが存在するため、電流を双方向に
流することか可能である。したがって本例は交直両用の
半導体リレーとして使用可能であるが、直流のみに使用
する場合には一方のパワーＭＯＳＦＥＴを省略すれば良
い。
電流が流れていない状態では、光起電力素子として、の
太陽電池アレー２には未だ起電力が発生しない。このた
めパワーＭＯＳＦＥＴ４−１゜４−２のゲート・ソース
間の電位差はＯＶで、パフ−ＭＯＳＦＥＴ４−１．４−
２はＯＦＦ状態であり、出力電極１２．１３間に電圧印
加しても電流は流れない。一方、入力電極１０．１１間
に発光ダイオード１が順方向バイアスとなるように電圧
を印加すると、発光ダイオード１には順方向電流が流れ
てこれが発光する。この発光によって太陽電池アレー２
には光起電力が発生し、パワーＭＯＳＦＥＴ４−１．４
−２のゲート・ソース間の容最を充電し、そのゲート電
位がゲートしきい値以上になると、パワーＭＯＳＦＥＴ
４−１．４−２はＯＮ状態となり、出力電極１２．１３
間の電圧印加により電流が流れる。なお、パワーＭＯＳ
ＦＥＴ４−１゜４−２は出力電極１２．１３間で逆直列
に接続され、パワーＭＯＳＦＥＴ４−１．４−２の逆方
向には寄生ダイオードが存在するため、電流を双方向に
流することか可能である。したがって本例は交直両用の
半導体リレーとして使用可能であるが、直流のみに使用
する場合には一方のパワーＭＯＳＦＥＴを省略すれば良
い。
次に、発光ダイオード１の順方向電流をＯＦＦにすると
、太陽電池アレー２の光起電力は消滅し、パワーＭＯ５
ＦＥＴ４−１ ４−２のゲート・ソース間に蓄積された
電荷が放電し始め、そしてゲート・ソース間電圧がしき
い値以下になると、パワーＭＯ５ＦＥＴ４−１．４−２
は再度ＯＦＦ状態となる。ところで、太陽電池アレー２
はダイオードの順方向電圧以下の電圧において高インピ
ーダンスを持つため、ゲート電荷の放電時定数は非常に
長くなるので、発光ダイオード１の発光停止からパワー
ＭＯＳＦＥＴ４−１．４−２のＯＦＦまでに要する応答
時間は遅い。このため、本例では放電をバイパスさせる
べく放電抵抗３を付加して放電時定数を短縮させである
。
、太陽電池アレー２の光起電力は消滅し、パワーＭＯ５
ＦＥＴ４−１ ４−２のゲート・ソース間に蓄積された
電荷が放電し始め、そしてゲート・ソース間電圧がしき
い値以下になると、パワーＭＯ５ＦＥＴ４−１．４−２
は再度ＯＦＦ状態となる。ところで、太陽電池アレー２
はダイオードの順方向電圧以下の電圧において高インピ
ーダンスを持つため、ゲート電荷の放電時定数は非常に
長くなるので、発光ダイオード１の発光停止からパワー
ＭＯＳＦＥＴ４−１．４−２のＯＦＦまでに要する応答
時間は遅い。このため、本例では放電をバイパスさせる
べく放電抵抗３を付加して放電時定数を短縮させである
。
しかしながら、この放電抵抗３の付加によって、パワー
ＭＯＳＦＥＴ４−１．４−２のゲート・ソース間容量の
充電時においては、太陽電池アレー２から生じる電流の
一部が放電抵抗３を介して消失するため、発光ダイオー
ド１の発光開始からパワーＭＯ５ＦＥＴ４−１．４−２
のＯＮ状態までの応答時間が長くなるという欠点がある
。
ＭＯＳＦＥＴ４−１．４−２のゲート・ソース間容量の
充電時においては、太陽電池アレー２から生じる電流の
一部が放電抵抗３を介して消失するため、発光ダイオー
ド１の発光開始からパワーＭＯ５ＦＥＴ４−１．４−２
のＯＮ状態までの応答時間が長くなるという欠点がある
。
第３図は、上記従来例の欠点を改良した別の光ＭＯ３Ｉ
Ｊレーを示ず回路構成図で、第２図示の単一の放電抵抗
３の代わりに、放電用ＦＥＴ５．放電用太陽電池アレー
６および放電抵抗７からなる放電回路が設けられている
。放電用ＦＥＴ５はデプレッション型ＦＥＴで、放電用
太陽電池アレー６が受光しない状態ではＯＮ状態であり
、これによりパワーＭＯＳＦＥＴ４−１．４−２のゲー
ト・ソース間電圧はＯｖで、その出力はＯＦＦ状態であ
る。発光ダイオード１に順方向電流が流れると、発光ダ
イオード１から受光した太陽電池アレー２．６には光起
電力が発生する。太陽電池アレー６の光起電力によって
ＦＥＴ５のゲート電位をソース電位以下になるようゲー
ト・ソース間容量が充電される。そのゲート電位がＦＥ
Ｔ５のしきい値以上になると、ＦＥＴ５はＯＦＦ状態と
なり、太陽電池アレー２の光起電力がパワーＭＯＳＦＥ
Ｔ４−１．４−２のゲート・ソース間にそのまま印加し
て、ゲート・ソース間容量を充電し、そしてしきい値以
上になると、パワーＭＯＳＦＥＴ４１．４−２がＯＮ状
態となる。放電抵抗７は第２図示の放電抵抗３と同様の
機能を果たすものである。放電用ＦＥＴ５が流すべき電
流はパワーＭＯＳＦＥＴ４−．１．４−２の駆動電流に
比して十分小さいため、放電用ＦＥＴ５は小形素子で実
現できる。このため、放電用ＦＥＴ５のゲート・ソース
間容量は十分小さく、そのゲート・ソース間容量の充電
時において放電抵抗７によるリークがあっても、放電用
ＦＥＴ５は太陽電池アレー６の光起電力によって十分早
く応答動作し、ＯＦＦ動作はかなり高速に行われる。
Ｊレーを示ず回路構成図で、第２図示の単一の放電抵抗
３の代わりに、放電用ＦＥＴ５．放電用太陽電池アレー
６および放電抵抗７からなる放電回路が設けられている
。放電用ＦＥＴ５はデプレッション型ＦＥＴで、放電用
太陽電池アレー６が受光しない状態ではＯＮ状態であり
、これによりパワーＭＯＳＦＥＴ４−１．４−２のゲー
ト・ソース間電圧はＯｖで、その出力はＯＦＦ状態であ
る。発光ダイオード１に順方向電流が流れると、発光ダ
イオード１から受光した太陽電池アレー２．６には光起
電力が発生する。太陽電池アレー６の光起電力によって
ＦＥＴ５のゲート電位をソース電位以下になるようゲー
ト・ソース間容量が充電される。そのゲート電位がＦＥ
Ｔ５のしきい値以上になると、ＦＥＴ５はＯＦＦ状態と
なり、太陽電池アレー２の光起電力がパワーＭＯＳＦＥ
Ｔ４−１．４−２のゲート・ソース間にそのまま印加し
て、ゲート・ソース間容量を充電し、そしてしきい値以
上になると、パワーＭＯＳＦＥＴ４１．４−２がＯＮ状
態となる。放電抵抗７は第２図示の放電抵抗３と同様の
機能を果たすものである。放電用ＦＥＴ５が流すべき電
流はパワーＭＯＳＦＥＴ４−．１．４−２の駆動電流に
比して十分小さいため、放電用ＦＥＴ５は小形素子で実
現できる。このため、放電用ＦＥＴ５のゲート・ソース
間容量は十分小さく、そのゲート・ソース間容量の充電
時において放電抵抗７によるリークがあっても、放電用
ＦＥＴ５は太陽電池アレー６の光起電力によって十分早
く応答動作し、ＯＦＦ動作はかなり高速に行われる。
しかしながら、本来的にパワーＭＯＳＦＥＴ４−１．４
−２のＯＮ動作時における応答速度は、太陽電池アレー
２の光起電力の如何と、パワーＭＯＳＦＥＴｆｌ−１，
４−２のゲート・ソース間容量で決定されるものであり
、放電回路の開閉用に太陽電池アレー６を付設すること
は、その分太陽電池アレー２の光起電力を低減させる事
態となる故、第２図示の光ＭＯ３ＩＪレーのＯＮ動作応
答速度は数１００μｓ乃至数ｍｓ以上で、通常の半導体
リレーに比して相当低速となる。
−２のＯＮ動作時における応答速度は、太陽電池アレー
２の光起電力の如何と、パワーＭＯＳＦＥＴｆｌ−１，
４−２のゲート・ソース間容量で決定されるものであり
、放電回路の開閉用に太陽電池アレー６を付設すること
は、その分太陽電池アレー２の光起電力を低減させる事
態となる故、第２図示の光ＭＯ３ＩＪレーのＯＮ動作応
答速度は数１００μｓ乃至数ｍｓ以上で、通常の半導体
リレーに比して相当低速となる。
本発明の目的は、ＯＮ動作およびＯＦＦ！ＩＩ作を共に
高速化することが可能な光ＭＯ３ＩＪレーを提供するこ
とにある。
高速化することが可能な光ＭＯ３ＩＪレーを提供するこ
とにある。
本発明に係る光ＭＯ３ＩＪレーの構成は、光起電力受光
素子の代わりに光導電形受光素子を用いると共に、出力
電極等から電力供給され光導電形受光素子に電圧印加す
べき電源回路を内蔵してなるもので、ＯＮ／ＯＦＦ動作
時における放電操作等を不要とし、光電流のを無に基づ
いてパワーＭＯＳＦＥＴをＯＮ／ＯＦＦ制御するもので
ある。
素子の代わりに光導電形受光素子を用いると共に、出力
電極等から電力供給され光導電形受光素子に電圧印加す
べき電源回路を内蔵してなるもので、ＯＮ／ＯＦＦ動作
時における放電操作等を不要とし、光電流のを無に基づ
いてパワーＭＯＳＦＥＴをＯＮ／ＯＦＦ制御するもので
ある。
かかる手段によれば、光導電形受光素子が受光したとき
、又は受光停止したとき光電流の有無があるので、例え
ば電源回路中の抵抗の電圧降下の有無やコンデンサの充
放電の変化によってパワーＭＯＳＦＥＴのゲート電圧等
が制御され、これによりパワーＭＯＳＦＥＴのＯＮ／Ｏ
ＦＦ駆動が高速で達成されることとなる。
、又は受光停止したとき光電流の有無があるので、例え
ば電源回路中の抵抗の電圧降下の有無やコンデンサの充
放電の変化によってパワーＭＯＳＦＥＴのゲート電圧等
が制御され、これによりパワーＭＯＳＦＥＴのＯＮ／Ｏ
ＦＦ駆動が高速で達成されることとなる。
次に、本発明の一実施例を添付図面に基づいて説明する
。
。
第１図は、本発明に係る光Ｍ ＯＳ Ｆ Ｅ Ｔ ＩＪ
シレー一実施例を示す回路構成図である。なお、第１図
中においては第２図又は第３図に示す部分と同一部分に
は同一参照符号を付し、その説明を省略する。２１は、
従来の太陽電池アル−と異なり、パワーＭＯＳＦＥＴ４
−１．４−２のゲート・ソース間に接続された光導電形
受光素子としての光ダイオードである。破線で囲む３０
は、この光ダイオード２１に逆方向電圧を印加する電源
回路である。
シレー一実施例を示す回路構成図である。なお、第１図
中においては第２図又は第３図に示す部分と同一部分に
は同一参照符号を付し、その説明を省略する。２１は、
従来の太陽電池アル−と異なり、パワーＭＯＳＦＥＴ４
−１．４−２のゲート・ソース間に接続された光導電形
受光素子としての光ダイオードである。破線で囲む３０
は、この光ダイオード２１に逆方向電圧を印加する電源
回路である。
電源回路３０は、出力電極１２．１３から直流を得る整
流器としてのダイオード２２−１ 、２２−２と、光ダ
イオード２１に逆方向電圧を加えるコンデンサ２６と、
光ダイオード２１の逆方向電流により電圧降下をパワー
ＭＯＳＦＥＴ４−１．４−２のゲートＧに印加する抵抗
２７と、光ダイオード２１．抵抗２７およびコンデンサ
２６を負荷とするソースフォロアのＭＯＳ Ｆ Ｅ Ｔ
２５と、このＭＯＳＦＥＴ２５のゲートＧの電位を安定
化させるＮチャネルデプレッション型ＭＯＳＦＥＴ２３
およびツェナーダイオード２４とから構成されている。
流器としてのダイオード２２−１ 、２２−２と、光ダ
イオード２１に逆方向電圧を加えるコンデンサ２６と、
光ダイオード２１の逆方向電流により電圧降下をパワー
ＭＯＳＦＥＴ４−１．４−２のゲートＧに印加する抵抗
２７と、光ダイオード２１．抵抗２７およびコンデンサ
２６を負荷とするソースフォロアのＭＯＳ Ｆ Ｅ Ｔ
２５と、このＭＯＳＦＥＴ２５のゲートＧの電位を安定
化させるＮチャネルデプレッション型ＭＯＳＦＥＴ２３
およびツェナーダイオード２４とから構成されている。
コンデンサ２６には出力電極１２．１３、ダイオード２
２−１．２２−２、ＭＯ５ＦＥＴ２５を介して電荷が充
電されており、光ダイオード２１の電位はＦＥＴ２５の
ゲート電位よりそのゲートしきい値電圧だけ低い電位に
保たれている。したがって、発光ダイオード１が発光し
ていない場合（光ダイオード不導通時）には、パワーＭ
ＯＳＦＥＴ４−１．４−２のゲート電圧がコンデンサ２
６の電圧で、ソース電圧より高イタめ、パワーＭＯ５Ｆ
ＥＴ４−１゜４−２はＯＮ状態にある。一方、発光ダイ
オード１に順方向電流が流れて発光すると、光ダイオー
ド２１は導通して、コンデンサ２６およびＦ Ｅ Ｔ２
５から抵抗２７を介して光電流が光ダイオード２１に流
れ、抵抗２７の電圧降下がパワーＭＯ５ＦＥＴ４−１゜
４−２のゲートＧに印加され、これによりパワーＭＯＳ
ＦＥＴ４−１．４−２はＯＦＦ状態となる。
２−１．２２−２、ＭＯ５ＦＥＴ２５を介して電荷が充
電されており、光ダイオード２１の電位はＦＥＴ２５の
ゲート電位よりそのゲートしきい値電圧だけ低い電位に
保たれている。したがって、発光ダイオード１が発光し
ていない場合（光ダイオード不導通時）には、パワーＭ
ＯＳＦＥＴ４−１．４−２のゲート電圧がコンデンサ２
６の電圧で、ソース電圧より高イタめ、パワーＭＯ５Ｆ
ＥＴ４−１゜４−２はＯＮ状態にある。一方、発光ダイ
オード１に順方向電流が流れて発光すると、光ダイオー
ド２１は導通して、コンデンサ２６およびＦ Ｅ Ｔ２
５から抵抗２７を介して光電流が光ダイオード２１に流
れ、抵抗２７の電圧降下がパワーＭＯ５ＦＥＴ４−１゜
４−２のゲートＧに印加され、これによりパワーＭＯＳ
ＦＥＴ４−１．４−２はＯＦＦ状態となる。
このように、受光素子として光ダイオード２１が使用さ
れているため、太陽電池アレーに比して応答速度が一般
的に速いことは勿論、光ダイオードからの限られた光量
を単一の光ダイオード２１が独占的に受光できるので、
従来の光ＭＯＳリレーに比して高速化を図り得る。光ダ
イオード２１の導通時に一部消失したコンデンサ２６の
電荷は光ダイオード２１の不導通時に補填されるが、Ｆ
Ｅ Ｔ２５をソースフォロアとしであるから、光ダイ
オード２１の不導通時には電源コンデンサ２６は高速充
電されると共に、光ダイオード２１の導通時にはＭＯ６
ＦＥＴ２５から抵抗２７への光電流の供給も行われ、Ｏ
Ｎ／ＯＦＦ切換時の応答性が速い。また、ＭＯＳＦＥＴ
２５のゲート電圧を一定保持する安定化回路（ＦＥＴ２
３．ツェナーダイオード２４）が設けられているため、
ＭＯＳＦＥＴ２５の動作安定化に寄与している。更に、
太陽電池アレーを使用した従来の光ＭＯ３’Ｊレーの半
導体製造プロセスにおいては透電体分離等の工程が必要
となるが、本実施例においてはこの工程が不要で、安価
な通常のプロセスにより電源回路３０等を同一チップ上
に集積可能である。
れているため、太陽電池アレーに比して応答速度が一般
的に速いことは勿論、光ダイオードからの限られた光量
を単一の光ダイオード２１が独占的に受光できるので、
従来の光ＭＯＳリレーに比して高速化を図り得る。光ダ
イオード２１の導通時に一部消失したコンデンサ２６の
電荷は光ダイオード２１の不導通時に補填されるが、Ｆ
Ｅ Ｔ２５をソースフォロアとしであるから、光ダイ
オード２１の不導通時には電源コンデンサ２６は高速充
電されると共に、光ダイオード２１の導通時にはＭＯ６
ＦＥＴ２５から抵抗２７への光電流の供給も行われ、Ｏ
Ｎ／ＯＦＦ切換時の応答性が速い。また、ＭＯＳＦＥＴ
２５のゲート電圧を一定保持する安定化回路（ＦＥＴ２
３．ツェナーダイオード２４）が設けられているため、
ＭＯＳＦＥＴ２５の動作安定化に寄与している。更に、
太陽電池アレーを使用した従来の光ＭＯ３’Ｊレーの半
導体製造プロセスにおいては透電体分離等の工程が必要
となるが、本実施例においてはこの工程が不要で、安価
な通常のプロセスにより電源回路３０等を同一チップ上
に集積可能である。
以上説明したように、本発明に係る光ＭＯＳＦＥＴリレ
ーは、従来の光ＭＯＳＦＥＴリレーにおける受光素子と
しての太陽電池アレーに代えて、光導電形受光素子を用
い、これに電圧印加すべき電源回路を内蔵し、該光導電
形受光素子の光電流の有無を以てパワーＭＯＳＦＥＴの
ＯＮ／ＯＦＦ制御するものであるから次の効果を奏する
。
ーは、従来の光ＭＯＳＦＥＴリレーにおける受光素子と
しての太陽電池アレーに代えて、光導電形受光素子を用
い、これに電圧印加すべき電源回路を内蔵し、該光導電
形受光素子の光電流の有無を以てパワーＭＯＳＦＥＴの
ＯＮ／ＯＦＦ制御するものであるから次の効果を奏する
。
■光導電形受光素子自体、太陽電池アレーに比して応答
速度が速く、かつ単一の光導電形受光素子が発光量のす
べてを独占的に受光可能であるから、大きな明暗変化を
捉えることができる故、従来に比して高速スイッチング
が実現される。
速度が速く、かつ単一の光導電形受光素子が発光量のす
べてを独占的に受光可能であるから、大きな明暗変化を
捉えることができる故、従来に比して高速スイッチング
が実現される。
■電源回路等を同一チップ上に集積できることは勿論、
誘電体分離等の分離手段を必要とせず、通常のプロセス
で安価に製造できる。
誘電体分離等の分離手段を必要とせず、通常のプロセス
で安価に製造できる。
第１図は、本発明に係る光ＭＯ３！ｊレーの一実施例を
示す回路構成図である。 第２図は、従来の光ＭＯ３ＩＪレーの一例を示す回路構
成図である。 第３図は、従来の別の光ＭＯ５！Ｊレーを示す回路構成
図である。 １ 発光ダイオード、４−１．４−２ パワーＭＯＳ
Ｆ ＥＴ、 １０．１１ 人力電極、１２．１３
出力電極、２１ 発光ダイオード、２２−１．２２
−２ ダイオード、２３一定電流源ＦＥＴ、２４
ツェナーダイオード、２５−Ｍ ＯＳ Ｆ Ｅ Ｔ、
２６ コンデンサ、２７ 抵抗、３０ 電源回路
。 第２図 第１図 第３図
示す回路構成図である。 第２図は、従来の光ＭＯ３ＩＪレーの一例を示す回路構
成図である。 第３図は、従来の別の光ＭＯ５！Ｊレーを示す回路構成
図である。 １ 発光ダイオード、４−１．４−２ パワーＭＯＳ
Ｆ ＥＴ、 １０．１１ 人力電極、１２．１３
出力電極、２１ 発光ダイオード、２２−１．２２
−２ ダイオード、２３一定電流源ＦＥＴ、２４
ツェナーダイオード、２５−Ｍ ＯＳ Ｆ Ｅ Ｔ、
２６ コンデンサ、２７ 抵抗、３０ 電源回路
。 第２図 第１図 第３図
Claims (1)
- １）発光素子と、これからの光を受光する受光素子と、
この受光素子の出力により駆動されるパワーＭＯＳＦＥ
Ｔとを含む光ＭＯＳリレーにおいて、該受光素子として
光導電形受光素子を用い、これに電圧印加すべき電源回
路を内蔵し、該光導電形受光素子の光電流の有無を以て
該パワーＭＯＳＦＥＴをＯＮ／ＯＦＦ制御することを特
徴とする光ＭＯＳリレー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63252810A JPH02100417A (ja) | 1988-10-06 | 1988-10-06 | 光ｍｏｓリレー |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63252810A JPH02100417A (ja) | 1988-10-06 | 1988-10-06 | 光ｍｏｓリレー |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02100417A true JPH02100417A (ja) | 1990-04-12 |
Family
ID=17242529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63252810A Pending JPH02100417A (ja) | 1988-10-06 | 1988-10-06 | 光ｍｏｓリレー |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02100417A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012165228A (ja) * | 2011-02-08 | 2012-08-30 | Shindengen Electric Mfg Co Ltd | 半導体リレー |
-
1988
- 1988-10-06 JP JP63252810A patent/JPH02100417A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012165228A (ja) * | 2011-02-08 | 2012-08-30 | Shindengen Electric Mfg Co Ltd | 半導体リレー |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4419586A (en) | Solid-state relay and regulator | |
| US4745311A (en) | Solid-state relay | |
| US5013926A (en) | Photocoupler apparatus capable of shortening switching time of output contact | |
| JPH01111383A (ja) | フオトカプラー | |
| US5514996A (en) | Photo-coupler apparatus | |
| US4349776A (en) | DC-to-DC Converters utilizing FET devices | |
| JPS63153916A (ja) | 半導体スイツチ回路 | |
| JPH02100417A (ja) | 光ｍｏｓリレー | |
| JPH10308529A (ja) | 半導体リレー | |
| JP2743874B2 (ja) | ソリッドステートリレー | |
| JPH07107975B2 (ja) | ソリッドステートリレー | |
| JPS5860828A (ja) | Ｍｏｓ−ｆｅｔ駆動回路 | |
| JP3451810B2 (ja) | 光結合型半導体リレー | |
| JP2731655B2 (ja) | 光結合型リレー回路 | |
| JPH06164354A (ja) | 半導体リレー | |
| JPH05343972A (ja) | 半導体リレー回路 | |
| JP2003249676A (ja) | 光結合型半導体リレー装置 | |
| JPH0290720A (ja) | 半導体リレー回路 | |
| JP2001015796A (ja) | 半導体リレー | |
| JPH0998079A (ja) | 半導体リレー | |
| JPH0297113A (ja) | ソリッド・ステート・リレー | |
| JP2002026710A (ja) | スイッチ回路、リレー回路及びその駆動方法 | |
| JPH04324711A (ja) | 半導体リレー回路 | |
| JPH04324713A (ja) | 光結合型リレー回路 | |
| JPH06232722A (ja) | 半導体リレー |