JPH0199227A - 混成集積回路構造 - Google Patents
混成集積回路構造Info
- Publication number
- JPH0199227A JPH0199227A JP62256872A JP25687287A JPH0199227A JP H0199227 A JPH0199227 A JP H0199227A JP 62256872 A JP62256872 A JP 62256872A JP 25687287 A JP25687287 A JP 25687287A JP H0199227 A JPH0199227 A JP H0199227A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- elastic connector
- heat dissipation
- top plate
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 59
- 239000004020 conductor Substances 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 239000000463 material Substances 0.000 claims abstract description 7
- 230000017525 heat dissipation Effects 0.000 claims description 35
- 238000009413 insulation Methods 0.000 claims description 3
- 239000010408 film Substances 0.000 description 28
- 239000002184 metal Substances 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 11
- 229920001721 polyimide Polymers 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 8
- 239000000919 ceramic Substances 0.000 description 6
- 239000012790 adhesive layer Substances 0.000 description 5
- 239000013039 cover film Substances 0.000 description 5
- 230000010354 integration Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 3
- 239000011889 copper foil Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229920002379 silicone rubber Polymers 0.000 description 2
- 239000004945 silicone rubber Substances 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 230000005489 elastic deformation Effects 0.000 description 1
- 239000013013 elastic material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
混成集積回路構造に関し、
放熱性及び高周波特性の向上及び電気的接続の改善を可
能とすることを目的とし、 放熱性に優れた基板と、該放熱基板に搭載された半導体
チップと、該半導体チップの上面に搭載された、厚み方
向に導電性を有し面方向には絶縁性を有するチップ状の
エラスチックコネクタと、その底面に、深さ寸法が上記
半導体チップとエラスチックコネクタとを合せた厚さ寸
法より若干小さく、形状が上記半導体チップに対応した
天板部付の凹部を有し、且つ上記天板部の下面に張り出
した電極導体を有し、更に配線用導体を有する誘電率の
低い材質製のフィルム体と、該フィルム体に搭載された
チップ部品とよりなり、上記フィルム体が、上記半導体
チップが搭載された放熱基板上に、上記凹部内に上記半
導体チップが嵌合し、且つ上記天板部が上記エラスチッ
クコネクタにより上方に相対的に弾性変形せしめられた
状態で接着固定されてなり、上記電極導体が上記天板部
自体の弾性力により上記エラスチックコネクタに押圧さ
れ、上記半導体チップ上の電極パッドと上記電極導体と
が上記エラスチックコネクタを介して電気的に接続され
るように構成する。
能とすることを目的とし、 放熱性に優れた基板と、該放熱基板に搭載された半導体
チップと、該半導体チップの上面に搭載された、厚み方
向に導電性を有し面方向には絶縁性を有するチップ状の
エラスチックコネクタと、その底面に、深さ寸法が上記
半導体チップとエラスチックコネクタとを合せた厚さ寸
法より若干小さく、形状が上記半導体チップに対応した
天板部付の凹部を有し、且つ上記天板部の下面に張り出
した電極導体を有し、更に配線用導体を有する誘電率の
低い材質製のフィルム体と、該フィルム体に搭載された
チップ部品とよりなり、上記フィルム体が、上記半導体
チップが搭載された放熱基板上に、上記凹部内に上記半
導体チップが嵌合し、且つ上記天板部が上記エラスチッ
クコネクタにより上方に相対的に弾性変形せしめられた
状態で接着固定されてなり、上記電極導体が上記天板部
自体の弾性力により上記エラスチックコネクタに押圧さ
れ、上記半導体チップ上の電極パッドと上記電極導体と
が上記エラスチックコネクタを介して電気的に接続され
るように構成する。
〔産業上の利用分野〕
本発明は混成集積回路構造に関する。
混成集積回路構造は大規模集積化の方向にあり、これに
伴ない、放熱性及び高周波特性の向上、及び接続作業の
改善が必要とされる。
伴ない、放熱性及び高周波特性の向上、及び接続作業の
改善が必要とされる。
従来の混成集積回路構造を第８図に示す。図中、１は半
導体チップ、２ １．２ ２はチップ部品であり、共に
共通のセラミック基板３上に搭載しである。
導体チップ、２ １．２ ２はチップ部品であり、共に
共通のセラミック基板３上に搭載しである。
半導体チップ１の上面の各電極パッド４と、半導体チッ
プ１の周辺のセラミック基板３上の電極パッド５との間
はワイヤ６により接続しである。
プ１の周辺のセラミック基板３上の電極パッド５との間
はワイヤ６により接続しである。
７は配線用導体であり、セラミック基板３上に形成しで
ある。
ある。
〔発明が解決しようとする問題点）
上記の混成集積回路構造では、その放熱性及び高周波特
性はセラミック基板３により決定されるものであり、大
規模集積化に伴う上記両者の特性の向上に対応できない
という問題点があった。
性はセラミック基板３により決定されるものであり、大
規模集積化に伴う上記両者の特性の向上に対応できない
という問題点があった。
また大規模集積化に伴い、ワイヤボンディングの接続作
業工数も増加してしまうという問題点があった。
業工数も増加してしまうという問題点があった。
本発明は放熱性及び高周波特性の向上及び電気的接続の
改善を可能とじつる混成集積回路構造を提供することを
目的とする。
改善を可能とじつる混成集積回路構造を提供することを
目的とする。
本発明の混成集積回路構造は、放熱性に優れた基板と、
該放熱基板に搭載された半導体チップと、該半導体チッ
プの上面に搭載された、厚み方向に導電性を有し面方向
には絶縁性を有するチップ状のエラスチックコネクタと
、その底面に、深さ寸法が上記半導体チップとエラスチ
ックコネクタとを合せた厚さ寸法より若干小さく、形状
が上記半導体チップに対応した天板部付の凹部を有し、
且つ上記天板部の下面に張り出した電極導体を有し、更
に配線用導体を有する誘電率の低い材質製のフィルム体
と、該フィルム体に搭載されたチップ部品とよりなり、
上記フィルム体が、上記半導体チップが搭載された放熱
基板上に、上記凹部内に上記半導体チップが嵌合し、且
つ上記天板部が上記エラスチックコネクタにより上方に
相対的に弾性変形せしめられた状態で接着固定されてな
り、上記電極導体が上記天板部自体の弾性力により上記
エラスチックコネクタに押圧され、上記半導体チップ上
の電極パッドと上記電極導体とが上記エラスチックコネ
クタを介して電気的に接続されてなる構成である。
該放熱基板に搭載された半導体チップと、該半導体チッ
プの上面に搭載された、厚み方向に導電性を有し面方向
には絶縁性を有するチップ状のエラスチックコネクタと
、その底面に、深さ寸法が上記半導体チップとエラスチ
ックコネクタとを合せた厚さ寸法より若干小さく、形状
が上記半導体チップに対応した天板部付の凹部を有し、
且つ上記天板部の下面に張り出した電極導体を有し、更
に配線用導体を有する誘電率の低い材質製のフィルム体
と、該フィルム体に搭載されたチップ部品とよりなり、
上記フィルム体が、上記半導体チップが搭載された放熱
基板上に、上記凹部内に上記半導体チップが嵌合し、且
つ上記天板部が上記エラスチックコネクタにより上方に
相対的に弾性変形せしめられた状態で接着固定されてな
り、上記電極導体が上記天板部自体の弾性力により上記
エラスチックコネクタに押圧され、上記半導体チップ上
の電極パッドと上記電極導体とが上記エラスチックコネ
クタを介して電気的に接続されてなる構成である。
放熱基板は放熱性を向上させ、誘電率の低い材質製のフ
ィルム体は高周波特性を向上させる。
ィルム体は高周波特性を向上させる。
エラスチックコネクタを使用し、フィルム体の凹部の深
さ寸法を上記のように定めであることにより、半導体チ
ップの電極パッドと電極導体との電気的接続が簡単とな
る。
さ寸法を上記のように定めであることにより、半導体チ
ップの電極パッドと電極導体との電気的接続が簡単とな
る。
これらにより、混成集積回路の大規模化に伴う諸問題を
解決することが可能となる。
解決することが可能となる。
第１図は本発明の一実施例による混成集積回路構造の一
部を示す断面図、第２図はこれを分解して示す図である
。
部を示す断面図、第２図はこれを分解して示す図である
。
各図中、１０は半導体デツプ、１１−１，１１−２はチ
ップ部品である。
ップ部品である。
１２は放熱性に優れた基板であり、具体的には全屈板で
ある。
ある。
放熱基板１２の上面には接着剤層１３があり、半導体チ
ップ１０はこの接着剤層１３に接着されて放熱基板１２
に搭載しである。
ップ１０はこの接着剤層１３に接着されて放熱基板１２
に搭載しである。
１４はエラスチックコネクタであり、第３図及び第４図
に併せて示すように、シリコンゴム板１５にその厚さ方
向に多数本の金属線片１６が貫通して上下面に露出して
設けられた構造であり、厚さ方向に導電性を有し面方向
には絶縁性を有する。
に併せて示すように、シリコンゴム板１５にその厚さ方
向に多数本の金属線片１６が貫通して上下面に露出して
設けられた構造であり、厚さ方向に導電性を有し面方向
には絶縁性を有する。
エラスチックコネクタ１４は、半導体チップ１０の平面
形状と同一形状を有し、金属線片１６は半導体チップ１
０の上面の電極パッド１７の配置と同じ配置で配されて
いる。
形状と同一形状を有し、金属線片１６は半導体チップ１
０の上面の電極パッド１７の配置と同じ配置で配されて
いる。
このエラスチックコネクタ１４は、各金属線片１６の下
端をこれと対応する電極パッド１７と接触させて、半導
体デツプ１０の上面に搭載しである。
端をこれと対応する電極パッド１７と接触させて、半導
体デツプ１０の上面に搭載しである。
なお、金属線片１６のピッチｐは０．１Ｍ程度にまで狭
くすることが出来、電極パッド１７のピッチが小となっ
ても適応できる。
くすることが出来、電極パッド１７のピッチが小となっ
ても適応できる。
２０はポリイミド製フィルム体であり、ポリイミド製の
ベースフィルム２１と、この上側のポリイミド製のカバ
ーフィルム２２とよりなる二層構造である。
ベースフィルム２１と、この上側のポリイミド製のカバ
ーフィルム２２とよりなる二層構造である。
フィルム体２０には天板部付凹部２３が形成しである。
天板部２４はカバーフィルム２２により形成しである。
この天板部２４の厚さは薄く、可撓性を有する。
フィルム体２０は放熱基板１２と同じ形状を有し、凹部
２３は放熱基板１２上の半導体チップ１０の搭載部位に
対応して形成しである。
２３は放熱基板１２上の半導体チップ１０の搭載部位に
対応して形成しである。
各凹部２３は半導体チップ１０の形状に対応した形状を
有する。その深さ寸法ｄは、半導体チップ１０の厚さ寸
法ｔｔ とエラスチックコネクタ１４の厚さ寸法ｔ２と
を加算した寸法ｔより若干小さく定めである。
有する。その深さ寸法ｄは、半導体チップ１０の厚さ寸
法ｔｔ とエラスチックコネクタ１４の厚さ寸法ｔ２と
を加算した寸法ｔより若干小さく定めである。
２５は複数の電極導体であり、第５図に示すように、天
板部２４の下面に、凹部２３の周囲より四部２３の内部
に張り出して設けである。第５図は天板部２４を除去し
て電極導体２５の配置を示す。また、第５図では、エラ
スチックコネクタ１４も省略してあり、各電極導体２５
は、先端部２５ａが電極パッド１７に対向するように形
成しである。エラスチックコネクタ１４についてみると
、各電極導体２５の先端は、下端が電極パッド１７に接
触した金属線片１６の上端に対向する。
板部２４の下面に、凹部２３の周囲より四部２３の内部
に張り出して設けである。第５図は天板部２４を除去し
て電極導体２５の配置を示す。また、第５図では、エラ
スチックコネクタ１４も省略してあり、各電極導体２５
は、先端部２５ａが電極パッド１７に対向するように形
成しである。エラスチックコネクタ１４についてみると
、各電極導体２５の先端は、下端が電極パッド１７に接
触した金属線片１６の上端に対向する。
２６は配線用導体であり、フィルム体２０の上面又は内
部に形成しである。
部に形成しである。
上記構成のフィルム体２０上に、チップ部品１１−＋
、 １１−２が半田付けされて搭載しである。
、 １１−２が半田付けされて搭載しである。
フィルム体２０は、凹部２３内に半導体チップ１０が嵌
合した状態で、ベースフィルム２１の下面を接着剤層１
３と接着固定しである。
合した状態で、ベースフィルム２１の下面を接着剤層１
３と接着固定しである。
各電極導体２５の先端部２５ａは、エラスチックコネク
タ１４の金属線片１６の上端に接触している。
タ１４の金属線片１６の上端に接触している。
こ）で、ｄ＜ｔであるため、天板部２４はエラスチック
コネクタ１５により上方に相対的に押し上げられて若干
脹らんだように弾性変形しており、天板部２４には矢印
２７で示す下向きの力Ｆ１が蓄勢された状態となってい
る。
コネクタ１５により上方に相対的に押し上げられて若干
脹らんだように弾性変形しており、天板部２４には矢印
２７で示す下向きの力Ｆ１が蓄勢された状態となってい
る。
各電極導体２５は天板部２４内体に蓄勢された力Ｆ１に
より下方に押し付けられており、先端部２５ａは対応す
る金属線片１６の上端に押圧して接触した状態で、金Ｒ
１ａ片１６と電気的に確実に接続されている。
より下方に押し付けられており、先端部２５ａは対応す
る金属線片１６の上端に押圧して接触した状態で、金Ｒ
１ａ片１６と電気的に確実に接続されている。
これにより、半導体チ・ツブ１０の上面の電極バッド１
７と電極導体２５とがエラスチックコネクタ１４を介し
て接続されている。
７と電極導体２５とがエラスチックコネクタ１４を介し
て接続されている。
上記の混成集積回路構造によれば、以下に挙げる効果を
有する。
有する。
■ 放熱性が良い。
混成集積回路構造のうち主な発熱体は半導体チップ１０
である。この半導体チップ１０は金屈板である放熱基板
２に搭載してあり、この放熱基板２の熱伝導率はセラミ
ック基板に比べて高い。このため半導体チップ１０の熱
は放熱基板２を通して良好に逃がされ、放熱性は向上し
、大規模集積化されても十分な放熱性を有する。
である。この半導体チップ１０は金屈板である放熱基板
２に搭載してあり、この放熱基板２の熱伝導率はセラミ
ック基板に比べて高い。このため半導体チップ１０の熱
は放熱基板２を通して良好に逃がされ、放熱性は向上し
、大規模集積化されても十分な放熱性を有する。
■ 高周波特性がよい。
配線用導体２６はポリイミド製フィルム体２０上に形成
しである。ポリイミドの誘電率は約４であり、セラミッ
クの誘電率（約９）より低い。このため、上記の混成集
積回路構造は従来に比べて（至）れた高周波特性を有す
る。
しである。ポリイミドの誘電率は約４であり、セラミッ
クの誘電率（約９）より低い。このため、上記の混成集
積回路構造は従来に比べて（至）れた高周波特性を有す
る。
従って、大規模集積化しても、混成集積回路は高周波特
性に優れ、高速信号に好適となる。
性に優れ、高速信号に好適となる。
■ 接続が改善される。
半導体チップ１０の電極バッド１７と電極導体２５とが
エラスチックコネクタ１４を介して電気的に接続された
構造であり、電極導体２５とエラスチックコネクタ１４
との間の電気的接続は抑圧接触である。
エラスチックコネクタ１４を介して電気的に接続された
構造であり、電極導体２５とエラスチックコネクタ１４
との間の電気的接続は抑圧接触である。
各半導体チップ１０についての複数の電気的接続は、後
述するように、フィルム体２０を爪ねて放熱基板１２に
接着することにより、接続個所の数に関係なく一度に行
なわれる。従って上記の電気的接続は、従来のワイＶボ
ンディングによる方法に比べて格段に作業付臭く行なわ
れる。
述するように、フィルム体２０を爪ねて放熱基板１２に
接着することにより、接続個所の数に関係なく一度に行
なわれる。従って上記の電気的接続は、従来のワイＶボ
ンディングによる方法に比べて格段に作業付臭く行なわ
れる。
またエラスチックコネクタ１４を使用しているため、接
続個所の間隔を狭くした高密度配線ら可能となる。
続個所の間隔を狭くした高密度配線ら可能となる。
またエラスチックコネクタ１４を使用して押圧接触によ
り電気的接続がなされているため、他の接続手段に比べ
て半導体チップ１０が故障したとぎの半導体チップの交
換が容易に可能となる。
り電気的接続がなされているため、他の接続手段に比べ
て半導体チップ１０が故障したとぎの半導体チップの交
換が容易に可能となる。
更に、上記押圧力２７は、天板部２４自体に蓄勢された
弾性力Ｆ１により得ており、特別の押え金具は使用して
いず、この点でも電気的接続の構造は簡単である。
弾性力Ｆ１により得ており、特別の押え金具は使用して
いず、この点でも電気的接続の構造は簡単である。
■ 製造作業性がよい。
後述するように、半導体チップ１０とチップ部品１１−
１，１１２とを夫々別の部材に搭載し、最後に両部材を
組み合わせる作業である。このため半導体チップ１０の
搭載作業とチップ部品１１−１，１１２の搭載作業とを
併行して行なうことが出来、製造作業性がよく、製造コ
ストを低減できる。
１，１１２とを夫々別の部材に搭載し、最後に両部材を
組み合わせる作業である。このため半導体チップ１０の
搭載作業とチップ部品１１−１，１１２の搭載作業とを
併行して行なうことが出来、製造作業性がよく、製造コ
ストを低減できる。
次に上記混成集積回路構造の製造方法について第６図を
参照する。
参照する。
半導体チップ１０については、同図（Ａ）に示すように
、放熱基板１２の上面に接着剤を塗布し、接着剤層１３
に接着して搭載する。次いで同図（８）に示すように、
半導体チップ１０上にエラスチックコネクタ１４を搭載
する。
、放熱基板１２の上面に接着剤を塗布し、接着剤層１３
に接着して搭載する。次いで同図（８）に示すように、
半導体チップ１０上にエラスチックコネクタ１４を搭載
する。
一方、チップ部品１１−＋ 、 １１−２については、
同図（Ｃ）に示すポリイミドフィルム体２０上に、同図
（Ｄ）に示すように、半田付は等により搭載する。
同図（Ｃ）に示すポリイミドフィルム体２０上に、同図
（Ｄ）に示すように、半田付は等により搭載する。
同図（Ｅ）に示すように、ポリイミドフィルム体２０を
、その凹部２３を半導体チップ１０と嵌合させて、放熱
基板１２上に載置する。ｄ＜ｔであるため、天板部２４
がエラスチックコネクタ１４に当接し、フィルム体２０
と放熱基板１２との間には隙間Ｑが形成される。
、その凹部２３を半導体チップ１０と嵌合させて、放熱
基板１２上に載置する。ｄ＜ｔであるため、天板部２４
がエラスチックコネクタ１４に当接し、フィルム体２０
と放熱基板１２との間には隙間Ｑが形成される。
この状態で矢印２８で示す圧力Ｆ２を加え、フィルム体
２０を放熱基板１２に接着固定する。このとき、天板部
２４が相対的に上方に押し上げられて弾性変形し、この
とき天板部２４に前記の弾性力Ｆ１が蓄勢され、この弾
性力Ｆ１により電極導体２５がエラスチックコネクタ１
４へ押付けられる。従って押え金具は不要である。
２０を放熱基板１２に接着固定する。このとき、天板部
２４が相対的に上方に押し上げられて弾性変形し、この
とき天板部２４に前記の弾性力Ｆ１が蓄勢され、この弾
性力Ｆ１により電極導体２５がエラスチックコネクタ１
４へ押付けられる。従って押え金具は不要である。
また電気的接続は、フィルム体２０を載置して接着Ｊ”
ろ過程で、−括して行なわれる。
ろ過程で、−括して行なわれる。
また、半導体チップ１０の搭載、チップ部品１１−＋
、 １１−２の搭載、及び半導体チップ１０とチップ部
品１１１．１１−２との組み合せとを夫々併行して行な
うことが出来、製造作業性の点でも従来のものに比べて
良好となる。
、 １１−２の搭載、及び半導体チップ１０とチップ部
品１１１．１１−２との組み合せとを夫々併行して行な
うことが出来、製造作業性の点でも従来のものに比べて
良好となる。
最後にポリイミド製フィルム体２０の製造方法について
第７図を参照して説明する。
第７図を参照して説明する。
まず同図（Ａ）に示すように、厚さがｔｌのベースフィ
ルム２１の上面に接着剤Ｈ３０を形成する。
ルム２１の上面に接着剤Ｈ３０を形成する。
次いで同図（Ｂ）に示すようにベースフィルム２１の所
定部位に半導体チップ１０の形状に対応した形状の開口
３１をパンチで形成する。
定部位に半導体チップ１０の形状に対応した形状の開口
３１をパンチで形成する。
次いで、同図（Ｃ）に示すように、ベースフィルム２１
の上面に銅箔３２を貼着する。
の上面に銅箔３２を貼着する。
次に、同図（Ｄ）に示すように、銅箔３２の上面にレジ
ストを塗布してレジスト層３３を形成する。
ストを塗布してレジスト層３３を形成する。
次に同図（Ｅ）に示すように、上面のレジスト層をバタ
ーニングし、下面をテープ３４でマスキングする。
ーニングし、下面をテープ３４でマスキングする。
次に同図（Ｆ）に示すように、銅箔３２をエツチングし
、同図（Ｇ）に示ザように、レジス］−及びテープ３４
を除去して電極導体２５及び配線用導体２６付きのベー
スフィルム２１を１９る。
、同図（Ｇ）に示ザように、レジス］−及びテープ３４
を除去して電極導体２５及び配線用導体２６付きのベー
スフィルム２１を１９る。
一方、同図（Ｈ）に示−ｆｆ 、にうに、厚さがｔ２の
カバーフィルム２２の下面に接着剤層３５を形成し、同
図（１）に示ずように所定部位にパンチて゛穴３６を開
ける。
カバーフィルム２２の下面に接着剤層３５を形成し、同
図（１）に示ずように所定部位にパンチて゛穴３６を開
ける。
このカバーフィルム２２と上記のベースフィルム２１と
を同図（Ｊ）に示すように貼り合し、フィルム体２０を
４９６゜ まｌζフィルム体２０はポリエステル製でしよい。
を同図（Ｊ）に示すように貼り合し、フィルム体２０を
４９６゜ まｌζフィルム体２０はポリエステル製でしよい。
以上説明した様に、本発明によれば、発熱体である半導
体チップが放熱性を有する放熱！ｌｔ板に搭載された４
１４造であるため、放熱性の向上を図ることが出来る。
体チップが放熱性を有する放熱！ｌｔ板に搭載された４
１４造であるため、放熱性の向上を図ることが出来る。
配線導体は誘電率の低い材質製のフィルム体に形成しで
あるため、高周波特性の改善を図ることが出来る。これ
により、大規模集積化により顕在化する放熱＋！１及び
高周波特性の両方の問題を解決することが出来、大規模
集積化を実現出来る。
あるため、高周波特性の改善を図ることが出来る。これ
により、大規模集積化により顕在化する放熱＋！１及び
高周波特性の両方の問題を解決することが出来、大規模
集積化を実現出来る。
また半導体チップの電極パッドとの電気的接続がエラス
チックコネクタを介して行なわれるため、ワイヤボンデ
ィングに比べて、高密度配線が可能となり、接続作業性
も向上する。また半導体チップが故障したときの交換作
業が容易となる。
チックコネクタを介して行なわれるため、ワイヤボンデ
ィングに比べて、高密度配線が可能となり、接続作業性
も向上する。また半導体チップが故障したときの交換作
業が容易となる。
また押圧接触力は天板部の弾性変形により天板部自体に
蓄勢された力により得られるため、押圧力を与えるため
の金具は不要であり、接続構造を簡単に出来る。
蓄勢された力により得られるため、押圧力を与えるため
の金具は不要であり、接続構造を簡単に出来る。
また、半導体チップは放熱基板に、チップ部品はフィル
ム体にと別々の部材に搭載されているため、上記の搭載
作業を併行して行なうことにより、生産性の向上を図る
ことも出来る。
ム体にと別々の部材に搭載されているため、上記の搭載
作業を併行して行なうことにより、生産性の向上を図る
ことも出来る。
第１図は本発明の一実施例の一部の断面図、第２図は第
１図に示す一実施例を分解して示す図、 第３図は第１図及び第２図中のエラスチックコネクタの
斜視図、 第４図はその一部の拡大断面図、 第５図は電極導体の配置を半導体チップと対応させて示
す図、 第６図は第１図の混成集積回路構造の製造工程を示す図
、 第７図は第１図、第２図、第６図中のフィルム体の製造
工程を示す図、 第８図は従来例を示す図である。 図中において、 １′０は半導体チップ、 １１−１．１１２はデツプ部品、 １２は放熱基板、 １３は接着剤層、 １４はエラスチックコネクタ、 １５はシリコンゴム板、 １６は金属線片、 １７は電極パッド、 ２０はポリイミド製フィルム体、 ２１はベースフィルム、 ２２はカバーフィルム、 ２３は天板部イ・Ｊ凹部、 ２４は天板部、 ２５は電極導体、 ２５ａは先端部、 ２Ｇは配線用導体、 ２７は力を示す矢印、 ２８は圧力を示す矢印 を示す。 工θス＋マ２コ＋２ｐｈ’ｉＰ榊見図 第４図 男５図 本護シ哨の爽シ旨ｆｉｔボす図 第１図 纂２図 第８図
１図に示す一実施例を分解して示す図、 第３図は第１図及び第２図中のエラスチックコネクタの
斜視図、 第４図はその一部の拡大断面図、 第５図は電極導体の配置を半導体チップと対応させて示
す図、 第６図は第１図の混成集積回路構造の製造工程を示す図
、 第７図は第１図、第２図、第６図中のフィルム体の製造
工程を示す図、 第８図は従来例を示す図である。 図中において、 １′０は半導体チップ、 １１−１．１１２はデツプ部品、 １２は放熱基板、 １３は接着剤層、 １４はエラスチックコネクタ、 １５はシリコンゴム板、 １６は金属線片、 １７は電極パッド、 ２０はポリイミド製フィルム体、 ２１はベースフィルム、 ２２はカバーフィルム、 ２３は天板部イ・Ｊ凹部、 ２４は天板部、 ２５は電極導体、 ２５ａは先端部、 ２Ｇは配線用導体、 ２７は力を示す矢印、 ２８は圧力を示す矢印 を示す。 工θス＋マ２コ＋２ｐｈ’ｉＰ榊見図 第４図 男５図 本護シ哨の爽シ旨ｆｉｔボす図 第１図 纂２図 第８図
Claims (1)
- 【特許請求の範囲】 放熱性に優れた基板（１２）と、 該放熱基板（１２）に搭載された半導体チップ（１０）
と、 該半導体チップ（１０）の上面に搭載された、厚み方向
に導電性を有し面方向には絶縁性を有するチップ状のエ
ラスチックコネクタ（１４）と、その底面に、深さ寸法
（ｄ）が上記半導体チップとエラスチックコネクタとを
合せた厚さ寸法（ｔ）より若干小さく、形状が上記半導
体チップに対応した天板部付の凹部（２３）を有し、且
つ上記天板部（２４）の下面に張り出した電極導体（２
５）を有し、更に配線用導体（２６）を有する誘電率の
低い材質製のフィルム体（２０）と、該フィルム体（２
０）に搭載されたチップ部品（１１−＿１，１１−＿２
）とよりなり、 上記フィルム体（２０）が、上記半導体チップ（１０）
が搭載された放熱基板（１２）上に、上記凹部（２３）
内に上記半導体チップ（１０）が嵌合し、且つ上記天板
部（２４）が上記エラスチックコネクタ（１４）により
上方に相対的に弾性変形せしめられた状態で接着固定さ
れてなり、上記電極導体（２５）が上記天板部自体の弾
性力（Ｆ＿１，２７）により上記エラスチックコネクタ
（１４）に押圧され、上記半導体チップ（１０）上の電
極パッド（１７）と上記電極導体（２５）とが上記エラ
スチックコネクタ（１４）を介して電気的に接続されて
なる構成を特徴とする混成集積回路構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62256872A JP2504486B2 (ja) | 1987-10-12 | 1987-10-12 | 混成集積回路構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62256872A JP2504486B2 (ja) | 1987-10-12 | 1987-10-12 | 混成集積回路構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0199227A true JPH0199227A (ja) | 1989-04-18 |
| JP2504486B2 JP2504486B2 (ja) | 1996-06-05 |
Family
ID=17298588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62256872A Expired - Fee Related JP2504486B2 (ja) | 1987-10-12 | 1987-10-12 | 混成集積回路構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2504486B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6822339B2 (en) | 2002-01-24 | 2004-11-23 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| KR100834466B1 (ko) * | 2006-10-18 | 2008-06-05 | (주)선재하이테크 | 피에조 및 노즐을 이용한 바형 이오나이저 |
| JP2012023100A (ja) * | 2010-07-12 | 2012-02-02 | Dainippon Printing Co Ltd | 埋め込み部品具有配線板、埋め込み部品具有配線板の製造方法 |
| DE102016100585A1 (de) * | 2016-01-14 | 2017-07-20 | Epcos Ag | Bauelementsubstrat mit Schutzfunktion und Verfahren zur Herstellung |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4814639B2 (ja) | 2006-01-24 | 2011-11-16 | 富士通セミコンダクター株式会社 | 半導体装置および半導体装置の製造方法 |
| KR101046378B1 (ko) * | 2008-01-10 | 2011-07-05 | 주식회사 하이닉스반도체 | 반도체 패키지 |
-
1987
- 1987-10-12 JP JP62256872A patent/JP2504486B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6822339B2 (en) | 2002-01-24 | 2004-11-23 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| DE10240415B4 (de) * | 2002-01-24 | 2011-09-22 | Mitsubishi Denki K.K. | Halbleiteranordnung mit einem in einem Hohlraum eingebetteten Modul und Verfahren zum Herstellen derselben |
| KR100834466B1 (ko) * | 2006-10-18 | 2008-06-05 | (주)선재하이테크 | 피에조 및 노즐을 이용한 바형 이오나이저 |
| JP2012023100A (ja) * | 2010-07-12 | 2012-02-02 | Dainippon Printing Co Ltd | 埋め込み部品具有配線板、埋め込み部品具有配線板の製造方法 |
| DE102016100585A1 (de) * | 2016-01-14 | 2017-07-20 | Epcos Ag | Bauelementsubstrat mit Schutzfunktion und Verfahren zur Herstellung |
| US11239010B2 (en) | 2016-01-14 | 2022-02-01 | Epcos Ag | Component substrate having a protective function |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2504486B2 (ja) | 1996-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0004148B1 (en) | Electrical connector for use in mounting an electronic device on a substrate | |
| US6028358A (en) | Package for a semiconductor device and a semiconductor device | |
| JP4264375B2 (ja) | パワー半導体モジュール | |
| JP4058642B2 (ja) | 半導体装置 | |
| TW465148B (en) | Method for making socket connector | |
| US6788547B2 (en) | Method of making electrical contact device | |
| JPH0199227A (ja) | 混成集積回路構造 | |
| US20050205988A1 (en) | Die package with higher useable die contact pad area | |
| JP2006339276A (ja) | 接続用基板及びその製造方法 | |
| JP2001223452A (ja) | 回路基板 | |
| JPH0378793B2 (ja) | ||
| JP2771575B2 (ja) | 混成集積回路 | |
| JPH0442937Y2 (ja) | ||
| JPH01287987A (ja) | 混成集積回路 | |
| JP2664440B2 (ja) | 混成集積回路 | |
| TW594948B (en) | Package for an electrical device | |
| JPS62179794A (ja) | 電気回路配線板 | |
| JPH09199242A (ja) | プリント配線板一体型コネクタ及びその製造方法 | |
| JPH05335709A (ja) | 印刷配線基板 | |
| JPH01257392A (ja) | 多層混成集積回路装置 | |
| EP0123676A4 (en) | ASSEMBLY AND METHOD FOR CONNECTING A CHIP WITH ELECTRONIC CIRCUIT. | |
| JPS62190791A (ja) | 配線基板およびコネクタ | |
| JPH05114689A (ja) | 集積回路装置 | |
| JPH11195673A (ja) | 配線基板の電極構造 | |
| JPH01257391A (ja) | 多層混成集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |