JPH0193156A - 半導体装置用リードフレーム - Google Patents
半導体装置用リードフレームInfo
- Publication number
- JPH0193156A JPH0193156A JP25134487A JP25134487A JPH0193156A JP H0193156 A JPH0193156 A JP H0193156A JP 25134487 A JP25134487 A JP 25134487A JP 25134487 A JP25134487 A JP 25134487A JP H0193156 A JPH0193156 A JP H0193156A
- Authority
- JP
- Japan
- Prior art keywords
- leads
- lead
- power supply
- common
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 76
- 239000011347 resin Substances 0.000 abstract description 8
- 229920005989 resin Polymers 0.000 abstract description 8
- 230000002093 peripheral effect Effects 0.000 abstract description 7
- 230000010354 integration Effects 0.000 abstract description 3
- 239000002313 adhesive film Substances 0.000 description 29
- 239000000853 adhesive Substances 0.000 description 11
- 230000001070 adhesive effect Effects 0.000 description 11
- 239000003292 glue Substances 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 239000010408 film Substances 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 238000003466 welding Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、複数の電源端子やグランド端子を持つ半導体
素子を用いて形成する半導体装置に用いる半導体装置用
リードフレーム(以下、単にリードフレームという。)
に関する。
素子を用いて形成する半導体装置に用いる半導体装置用
リードフレーム(以下、単にリードフレームという。)
に関する。
[従来の技術]
樹脂等のパッケージ内部に半導体素子を収納して形成す
る半導体装置においては、従来一般に、半導体素子の端
子とパッケージ外部を、リードフレームのリードを用い
て接続している。
る半導体装置においては、従来一般に、半導体素子の端
子とパッケージ外部を、リードフレームのリードを用い
て接続している。
この半導体装置に用いる上記リードフレームは、銅等の
帯状薄板をプレス加工等により一体成形した、その中央
に半導体素子を搭載するステージを備え、該ステージ周
囲に多数本のリードを備えた構造をしている。
帯状薄板をプレス加工等により一体成形した、その中央
に半導体素子を搭載するステージを備え、該ステージ周
囲に多数本のリードを備えた構造をしている。
[発明が解決しようとする問題点コ
ところで、近時の32ビツトCPU用等の半導体素子は
、該素子の周囲表面等に電源端子やグランド端子を40
個ずつ等複数持っている。
、該素子の周囲表面等に電源端子やグランド端子を40
個ずつ等複数持っている。
そして、そうした半導体素子を用いて半導体装置を形成
する場合は、従来は、パッケージ内部に収納した半導体
素子の40個ずつ等の複数の電源端子やグランド端子と
パッケージ外部を、それぞれリードフレームに備えた独
立した40個ずつ等の複数本の電源用とグランド用のリ
ードを用いて接続していた。
する場合は、従来は、パッケージ内部に収納した半導体
素子の40個ずつ等の複数の電源端子やグランド端子と
パッケージ外部を、それぞれリードフレームに備えた独
立した40個ずつ等の複数本の電源用とグランド用のリ
ードを用いて接続していた。
そのため、す、−ドフレームに電源用やグランド用のリ
ードを、40本ずつ等の複数本備えなければならず、そ
の分、半導体素子の入出力信号用等の他の端子とパッケ
ージ外部を接続するリードを、リードフレームに備える
ことができずに、リードフレームを用いた半導体装置の
高集積化を円滑に行えなかった。
ードを、40本ずつ等の複数本備えなければならず、そ
の分、半導体素子の入出力信号用等の他の端子とパッケ
ージ外部を接続するリードを、リードフレームに備える
ことができずに、リードフレームを用いた半導体装置の
高集積化を円滑に行えなかった。
本発明は、かかる問題点を解決するためになされたもの
で、その目的は、半導体素子の複数の電源端子やグラン
ド端子とパッケージ外部を接続する電源用やグランド用
のリードの本数を大幅に少なくして、リードフレームを
用いた半導体装置の高集積化を円滑に行えるリードフレ
ームを提供することにある。
で、その目的は、半導体素子の複数の電源端子やグラン
ド端子とパッケージ外部を接続する電源用やグランド用
のリードの本数を大幅に少なくして、リードフレームを
用いた半導体装置の高集積化を円滑に行えるリードフレ
ームを提供することにある。
[問題点を解決するための手段]
上記目的を達成するために、本発明のリードフレームは
、第1図ないし第3図、第4図ないし第8図および第9
図ないし第15図にその構成例を示したように、多数本
配列したリードl先端内方の空間部分2に、複数本のり
−ドl先端前方を横切るように、リードl先端と所定間
隔離して、上記多数本のリードlのうちの少数本の電源
用のリードlaに一連に連続する共通り−ド3aまたは
上記多数本のり−ド1のうちの少数本のグランド用のり
−ドlbに一連に連続するグランド用の共通リード3b
の両方またはそのいずれか一方を備えたことを特徴とす
る。
、第1図ないし第3図、第4図ないし第8図および第9
図ないし第15図にその構成例を示したように、多数本
配列したリードl先端内方の空間部分2に、複数本のり
−ドl先端前方を横切るように、リードl先端と所定間
隔離して、上記多数本のリードlのうちの少数本の電源
用のリードlaに一連に連続する共通り−ド3aまたは
上記多数本のり−ド1のうちの少数本のグランド用のり
−ドlbに一連に連続するグランド用の共通リード3b
の両方またはそのいずれか一方を備えたことを特徴とす
る。
[作用]
本発明のリードフレームにおいて、リードl先端内方の
空間部分2に備えた電源用やグランド用の共通リード3
a、3bと、該共通リード3a。
空間部分2に備えた電源用やグランド用の共通リード3
a、3bと、該共通リード3a。
3bの内方に配置した半導体素子4の複数の電源端子5
aやグランド端子5bをワイヤ6等で電気的に接続して
、半導体装置を形成する。
aやグランド端子5bをワイヤ6等で電気的に接続して
、半導体装置を形成する。
すると、半導体素子4の複数の電源端子5aやグランド
端子5bとパッケージ外部を、上記電源用やグランド用
の共通リード3a、3bに一連に連続する少数本の電源
用やグランド用のリードla、Ibを用いて接続できる
。
端子5bとパッケージ外部を、上記電源用やグランド用
の共通リード3a、3bに一連に連続する少数本の電源
用やグランド用のリードla、Ibを用いて接続できる
。
[実施例]
次に、本発明の実施例を図面に従い説明する。
第1図ないし第3図は本発明のリードフレームの好適な
実施例を示し、第1図は該リードフレームに半導体素子
を搭載して該素子の端子と共通リードをワイヤで接続し
た状態の平面図、第2図は第1図のA−A断面図、第3
図はリードフレームの平面図である。以下、上記図中の
実施例を説明する。
実施例を示し、第1図は該リードフレームに半導体素子
を搭載して該素子の端子と共通リードをワイヤで接続し
た状態の平面図、第2図は第1図のA−A断面図、第3
図はリードフレームの平面図である。以下、上記図中の
実施例を説明する。
第3図等には、銅等の帯状薄板をプレス加工等により一
体成形して形成した、上下のガイドレール7間の4方周
囲に、放射状に多数本のリード1を備えて、該多数本の
り−ドlの中途部間をダムバー8で一連に連結するとと
もに、該一連に連結したリードl後部をガイドレール7
や該ガイドレールに一連に連続するセクションパー9に
一連に連結支持させたリードフレーム50aが示されて
いる。
体成形して形成した、上下のガイドレール7間の4方周
囲に、放射状に多数本のリード1を備えて、該多数本の
り−ドlの中途部間をダムバー8で一連に連結するとと
もに、該一連に連結したリードl後部をガイドレール7
や該ガイドレールに一連に連続するセクションパー9に
一連に連結支持させたリードフレーム50aが示されて
いる。
このリードフレーム50aの多数本配列したリードl先
端内方の空間部分2周囲に、所定の複数本のリードl先
端前方を横切るように、リード1先端と所定間隔離して
、上記多数本のリードlのうちの少数本の電源用のリー
ド1先端に一連に連続する直線状またはL字状(図面で
は、L字状とした。)をした4本等の帯状の電源用の共
通リード3aを、上記多数本のリードlと同一平面上に
位置させて、備える。またそれとともに、上記多数本配
列したり−ド1先端内方の空間部分2周囲に備えた電源
用の共通リード3a内方に、該共通リードと所定間隔離
して、上記多数本のリードlのうちの少数本のグランド
用のり−ド1b先端に一連に連続する方形平板状をした
ステージIOを兼ねたグランド用の共通リード3bを、
上記多数本のり−ドlと同一平面上に位置させて、備え
る。
端内方の空間部分2周囲に、所定の複数本のリードl先
端前方を横切るように、リード1先端と所定間隔離して
、上記多数本のリードlのうちの少数本の電源用のリー
ド1先端に一連に連続する直線状またはL字状(図面で
は、L字状とした。)をした4本等の帯状の電源用の共
通リード3aを、上記多数本のリードlと同一平面上に
位置させて、備える。またそれとともに、上記多数本配
列したり−ド1先端内方の空間部分2周囲に備えた電源
用の共通リード3a内方に、該共通リードと所定間隔離
して、上記多数本のリードlのうちの少数本のグランド
用のり−ド1b先端に一連に連続する方形平板状をした
ステージIOを兼ねたグランド用の共通リード3bを、
上記多数本のり−ドlと同一平面上に位置させて、備え
る。
第3図等のリードフレーム50aは、以上の構成からな
る。
る。
次に、その使用例を説明する。第1図等に示したように
、ステージlO上に半導体素子4を搭載する。次に、半
導体素子4の周囲表面の複数の電源端子5aと、該端子
近くのり−ドl先端内方の空間部分2周囲に備えた電源
用の共通リード3aを、ワイヤ6で接続する。またそれ
とともに、半導体素子4の周囲表面の複数のグランド端
子5bと、該端子近くの半導体素子4の周囲に露出した
ステージ10を兼ねたグランド用の共通り−ド3bを、
ワイヤ6で接続する。また、半導体素子4の周囲表面の
入出力信号用等の他の端子5と、該端子近くの入出力信
号用等のリード1先端を、ワイヤ6(図中のものは、ワ
イヤ6で接続してない。
、ステージlO上に半導体素子4を搭載する。次に、半
導体素子4の周囲表面の複数の電源端子5aと、該端子
近くのり−ドl先端内方の空間部分2周囲に備えた電源
用の共通リード3aを、ワイヤ6で接続する。またそれ
とともに、半導体素子4の周囲表面の複数のグランド端
子5bと、該端子近くの半導体素子4の周囲に露出した
ステージ10を兼ねたグランド用の共通り−ド3bを、
ワイヤ6で接続する。また、半導体素子4の周囲表面の
入出力信号用等の他の端子5と、該端子近くの入出力信
号用等のリード1先端を、ワイヤ6(図中のものは、ワ
イヤ6で接続してない。
)で接続する。次に、ダムバー8より内側のリード1部
分を含む、半導体素子4を搭載したステージ10周囲を
、樹脂等で一体に覆って、半導体素子4を樹脂等のパッ
ケージ(図示せず。)内部に収納する。その後、樹脂等
のパッケージ外部に突出したリード1間を一連に連結す
るダムバー8やガイドレール7やセクションパー9を除
去して、パブケージ外部に突出したリードlを分離、独
立させる。
分を含む、半導体素子4を搭載したステージ10周囲を
、樹脂等で一体に覆って、半導体素子4を樹脂等のパッ
ケージ(図示せず。)内部に収納する。その後、樹脂等
のパッケージ外部に突出したリード1間を一連に連結す
るダムバー8やガイドレール7やセクションパー9を除
去して、パブケージ外部に突出したリードlを分離、独
立させる。
すると、パッケージ外部に突出した少数本の電源用やグ
ランド用のリードla、lbに電源電流を流すとともに
、その他の入出力信号用等のり−ドlに入出力用信号等
を流せば、電源電流が電源用やグランド用のリードla
、lbに一連に連続する電源用やグランド用の共通リー
ド3a、3bを通して、該共通リードとワイヤ6で接続
したパッケージ内部の半導体素子4の電源端子5aやグ
ランド端子5bに伝わるとともに、入出力用信号等が他
のリードlとワイヤ6で接続したパッケージ内部の半導
体素子4の入出力用信号等の他の端子5に伝わり、パッ
ケージ内部の半導体素子4が上記電源電流や入出力用信
号等で作動する。
ランド用のリードla、lbに電源電流を流すとともに
、その他の入出力信号用等のり−ドlに入出力用信号等
を流せば、電源電流が電源用やグランド用のリードla
、lbに一連に連続する電源用やグランド用の共通リー
ド3a、3bを通して、該共通リードとワイヤ6で接続
したパッケージ内部の半導体素子4の電源端子5aやグ
ランド端子5bに伝わるとともに、入出力用信号等が他
のリードlとワイヤ6で接続したパッケージ内部の半導
体素子4の入出力用信号等の他の端子5に伝わり、パッ
ケージ内部の半導体素子4が上記電源電流や入出力用信
号等で作動する。
また、第4図ないし第8図は本発明のリードフレームの
他の好適な実施例を示し、第4図は該リードフレームに
半導体素子を搭載して該素子の端子と共通リードをワイ
ヤで接続した状態の平面図、第5図は第4図のB−B断
面図、第6図は該リードフレームのリード等を持つ部材
の平面図、第7図と第8図はそれぞれ該リードフレーム
の絶縁材の平面図とグランド用の共通リードの平面図で
ある。以下、上記図中の実施例を説明する。
他の好適な実施例を示し、第4図は該リードフレームに
半導体素子を搭載して該素子の端子と共通リードをワイ
ヤで接続した状態の平面図、第5図は第4図のB−B断
面図、第6図は該リードフレームのリード等を持つ部材
の平面図、第7図と第8図はそれぞれ該リードフレーム
の絶縁材の平面図とグランド用の共通リードの平面図で
ある。以下、上記図中の実施例を説明する。
第6図等には、銅等の帯状薄板をプレス加工等により一
体成形して形成した、上下のガイドレール7間中央の方
形状をした空間部分2の四方周囲に、放射状に多数本の
リードlを備えて、該多数本のリードの中途部間をダム
バー8を用いて一連に連結するとともに、上記ダムバー
8で一連に連結したリード1後部をガイドレール7や該
ガイドレールに一連に連続するセクションパー9に一連
に連結支持させたリードフレーム50bのリード1等を
持った部材11aが示されている。
体成形して形成した、上下のガイドレール7間中央の方
形状をした空間部分2の四方周囲に、放射状に多数本の
リードlを備えて、該多数本のリードの中途部間をダム
バー8を用いて一連に連結するとともに、上記ダムバー
8で一連に連結したリード1後部をガイドレール7や該
ガイドレールに一連に連続するセクションパー9に一連
に連結支持させたリードフレーム50bのリード1等を
持った部材11aが示されている。
この部材11aの多数本配列したり−ドl先端内方の空
間部分2周囲に、複数本のり一ドl先端前方を横切るよ
うに、リードl先端と所定間隔離して、ループ状をした
、上記多数本のり−ドlのうちの少数本の電源用のり−
ドlaに一連に連なる電源用の共通リード3aを備える
。
間部分2周囲に、複数本のり一ドl先端前方を横切るよ
うに、リードl先端と所定間隔離して、ループ状をした
、上記多数本のり−ドlのうちの少数本の電源用のり−
ドlaに一連に連なる電源用の共通リード3aを備える
。
また、第8図に示したような、その周縁の所定箇所に外
方に向けて細帯状のタブ12を一体に延設した、上記リ
ードl先端内方の空間部分2より一回り大きな銅等の方
形平板状をしたステージ10を兼ねたグランド用の共通
り−ド3bを設ける。
方に向けて細帯状のタブ12を一体に延設した、上記リ
ードl先端内方の空間部分2より一回り大きな銅等の方
形平板状をしたステージ10を兼ねたグランド用の共通
り−ド3bを設ける。
またそれとともに、第7図に示したような、上記グラン
ド用の共通リード3bと同一の外径をした方形枠板状の
ポリイミド等の絶縁性両面接着フィルム13を設ける。
ド用の共通リード3bと同一の外径をした方形枠板状の
ポリイミド等の絶縁性両面接着フィルム13を設ける。
そして、上記方形枠板状をした絶縁性両面接着フィルム
13を、該フィルム上面の接着剤の接着力を用いて、上
記部材11aの空間部分2周囲の多数本のり−ド1先端
の下面とり一ド1先端内方のループ状をした電源用の共
通リード3aの下面に接着し、該フィルムを多数本のり
−ドl先端と電源用の共通り一ド3aの下面間に亙って
一体に被着する。またそれとともに、上記絶縁性両面接
着フィルム13下面に、該フィルム下面の接着剤の接着
力を用いて、上記方形平板状をしたステージ10を兼ね
たグランド用の共通リード3bの周囲上面を一体に被着
して、上記リードl先端内方の空間部分2底面をグラン
ド用の共通リード3bで一体に覆う。そして、上記グラ
ンド用の共通り−ド3bの周縁から一体に延設したタブ
12先端を、該タブ直上の上記多数本のり−ド1のうち
のグランド用の少数本のリード1bの中途部下面に、ス
ポット溶接等により、タブ12中途部を適宜折曲させて
、一体に連結する。
13を、該フィルム上面の接着剤の接着力を用いて、上
記部材11aの空間部分2周囲の多数本のり−ド1先端
の下面とり一ド1先端内方のループ状をした電源用の共
通リード3aの下面に接着し、該フィルムを多数本のり
−ドl先端と電源用の共通り一ド3aの下面間に亙って
一体に被着する。またそれとともに、上記絶縁性両面接
着フィルム13下面に、該フィルム下面の接着剤の接着
力を用いて、上記方形平板状をしたステージ10を兼ね
たグランド用の共通リード3bの周囲上面を一体に被着
して、上記リードl先端内方の空間部分2底面をグラン
ド用の共通リード3bで一体に覆う。そして、上記グラ
ンド用の共通り−ド3bの周縁から一体に延設したタブ
12先端を、該タブ直上の上記多数本のり−ド1のうち
のグランド用の少数本のリード1bの中途部下面に、ス
ポット溶接等により、タブ12中途部を適宜折曲させて
、一体に連結する。
第4図等のリードフレーム50bは、以上の構成からな
る。
る。
次に、その使用例を説明する。第4図等に示したように
、リード1先端内方の空間部分2底面を一体に覆うグラ
ンド用の共通リード3bを兼ねたステージ10上に、半
導体素子4を搭載する。そして、半導体素子4の複数の
電源端子5aと、該端子近くの上記リード1先端内方の
空間部分2周囲に備えたループ状の電源用の共通リード
3aを、ワイヤ6で接続する。またそれとともに、半導
体素子4の複数のグランド端子5bと、該端子近くの半
導体素子4の周囲に露出したステージ10を兼ねたグラ
ンド用の共通リード3bを、ワイヤ6で接続する。また
、半導体素子4の入出力信号用等の他の端子5と、該端
子近くのリード1先端を、ワイヤ6(図中のものは、ワ
イヤ6で接続してない。)で接続する。次に、ダムバー
8より内側のリード1部分を含む半導体素子4を搭載し
たステージ10周囲を、樹脂等のパッケージ(図示せず
。
、リード1先端内方の空間部分2底面を一体に覆うグラ
ンド用の共通リード3bを兼ねたステージ10上に、半
導体素子4を搭載する。そして、半導体素子4の複数の
電源端子5aと、該端子近くの上記リード1先端内方の
空間部分2周囲に備えたループ状の電源用の共通リード
3aを、ワイヤ6で接続する。またそれとともに、半導
体素子4の複数のグランド端子5bと、該端子近くの半
導体素子4の周囲に露出したステージ10を兼ねたグラ
ンド用の共通リード3bを、ワイヤ6で接続する。また
、半導体素子4の入出力信号用等の他の端子5と、該端
子近くのリード1先端を、ワイヤ6(図中のものは、ワ
イヤ6で接続してない。)で接続する。次に、ダムバー
8より内側のリード1部分を含む半導体素子4を搭載し
たステージ10周囲を、樹脂等のパッケージ(図示せず
。
)で一体に覆って、半導体素子4をパッケージ内部に収
納する。その後、パッケージ外部に突出したリード1間
を一連に連結するダムバー8やガイドレール7やセクシ
ョンパー9を除去して、リードlを分離、独立させる。
納する。その後、パッケージ外部に突出したリード1間
を一連に連結するダムバー8やガイドレール7やセクシ
ョンパー9を除去して、リードlを分離、独立させる。
すると、パッケージ外部に突出したリードlに電源電流
や入出力用の信号等を流すと、該電源電流が、電源用の
リードIaに一連に連なるループ状の゛電源用の共通リ
ード3aを通して、該共通リードとワイヤ6で接続した
半導体素子4の複数の電源端子5aに伝わるとともに、
グランド用のリードlbに一体に連結したタブ12と該
タブに一連に連なるグランド用の共通リード3bを通し
て、該共通リードとワイヤ6で接続した半導体素子4の
複数のグランド端子5bに伝わる。またそれとともに、
入出力用の信号等が、入出力信号用等の他のリードlを
通して、該リードとワイヤ6で接続した半導体素子4の
入出力信号用等の他の端子5に伝わる。そして、パッケ
ージ内部に収納した半導体素子4が、上記電源電流や入
出力用の信号等で作動する。
や入出力用の信号等を流すと、該電源電流が、電源用の
リードIaに一連に連なるループ状の゛電源用の共通リ
ード3aを通して、該共通リードとワイヤ6で接続した
半導体素子4の複数の電源端子5aに伝わるとともに、
グランド用のリードlbに一体に連結したタブ12と該
タブに一連に連なるグランド用の共通リード3bを通し
て、該共通リードとワイヤ6で接続した半導体素子4の
複数のグランド端子5bに伝わる。またそれとともに、
入出力用の信号等が、入出力信号用等の他のリードlを
通して、該リードとワイヤ6で接続した半導体素子4の
入出力信号用等の他の端子5に伝わる。そして、パッケ
ージ内部に収納した半導体素子4が、上記電源電流や入
出力用の信号等で作動する。
また、第9図ないし第15図は本発明のもう一つのリー
ドフレームの好適な実施例を示し、第9図は該リードフ
レームに半導体素子を搭載して該素子の端子と共通リー
ドをワイヤで接続した状態の平面図、第10図は第9図
のC−C断面図、第11図は該リードフレームのリード
等を持つ部材の平面図、第12図と第13図と第14図
と第15図はそれぞれ該リードフレームの第2絶縁性両
面接着フィルムと電源用の共通リードの平面図と第1絶
縁性両面接着フィルムの平面図とグランド用の共通リー
ドの平面図である。以下、上記図中の実施例を説明する
。
ドフレームの好適な実施例を示し、第9図は該リードフ
レームに半導体素子を搭載して該素子の端子と共通リー
ドをワイヤで接続した状態の平面図、第10図は第9図
のC−C断面図、第11図は該リードフレームのリード
等を持つ部材の平面図、第12図と第13図と第14図
と第15図はそれぞれ該リードフレームの第2絶縁性両
面接着フィルムと電源用の共通リードの平面図と第1絶
縁性両面接着フィルムの平面図とグランド用の共通リー
ドの平面図である。以下、上記図中の実施例を説明する
。
第11図等には、銅等の帯状薄板をプレス加工等により
一体成形して形成した、上下のガイドレール7間中央の
方形状をした空間部分2の四方周囲に、放射状に多数本
のり−ドlを備えて、該多数本のリード1の中途部間を
ダムバー8で一連に連結するとともに、該ダムバーで一
連に連結したり−ド1後部をガイドレール7や該ガイド
レールに一連に連続するセクションパー9に一連に連結
支持させたリードフレーム50cのリード1等を持つ部
材11bが示されている。
一体成形して形成した、上下のガイドレール7間中央の
方形状をした空間部分2の四方周囲に、放射状に多数本
のり−ドlを備えて、該多数本のリード1の中途部間を
ダムバー8で一連に連結するとともに、該ダムバーで一
連に連結したり−ド1後部をガイドレール7や該ガイド
レールに一連に連続するセクションパー9に一連に連結
支持させたリードフレーム50cのリード1等を持つ部
材11bが示されている。
第15図に示したような、上記部材11bの多数本配列
したり−ド1先端内方の空間部分2より一回り大きな方
形状をした銅等のステージ10を兼ねたグランド用の共
通リード3bを設ける。そして、このステージlOの周
縁の所定箇所に、細帯状をしたタブ12をステージIO
からその外方に向けて一体に延設する。
したり−ド1先端内方の空間部分2より一回り大きな方
形状をした銅等のステージ10を兼ねたグランド用の共
通リード3bを設ける。そして、このステージlOの周
縁の所定箇所に、細帯状をしたタブ12をステージIO
からその外方に向けて一体に延設する。
また、第14図に示したような、その外径が上記ステー
ジIOの外径と同一で、その内径が上記リードl先端内
方の空間部分2の外径より一回り小さな、方形平板状を
したポリイミド等の第1絶縁性両面接着フィルム13a
を設ける。
ジIOの外径と同一で、その内径が上記リードl先端内
方の空間部分2の外径より一回り小さな、方形平板状を
したポリイミド等の第1絶縁性両面接着フィルム13a
を設ける。
さらに、第13図に示したような、その外径およびその
内径が上記第1絶縁性両面接着フィルム13aと同一な
、方形枠板状をした銅等の電源用の共通り−ド3aを設
ける。そして、この電源用の共通リード3aの外側周縁
の所定箇所に、細帯状のタブI2を共通リード3aから
その外方に向けて一体に延設する。
内径が上記第1絶縁性両面接着フィルム13aと同一な
、方形枠板状をした銅等の電源用の共通り−ド3aを設
ける。そして、この電源用の共通リード3aの外側周縁
の所定箇所に、細帯状のタブI2を共通リード3aから
その外方に向けて一体に延設する。
また、第12図に示したような、その外径が上記電源用
の共通り−ド3aの外径と同一で、その内径が上記リー
ド1先端内方の空間部分2の外径と同一な、方形枠板状
をしたポリイミド等の第2絶縁性両面接着フィルム13
bを設ける。
の共通り−ド3aの外径と同一で、その内径が上記リー
ド1先端内方の空間部分2の外径と同一な、方形枠板状
をしたポリイミド等の第2絶縁性両面接着フィルム13
bを設ける。
そして、上記方形平板状のステージ10を兼ねたグラン
ド用の共通リード3b上に方形枠板状の第1絶縁性両面
接着フィルム13aを重ね合わせて、グランド用の共通
リード3b上面周囲に、第1絶縁性両面接着フィルム1
3aを、該フィルム下面の接着剤の接着力を用いて、一
体に被着する。
ド用の共通リード3b上に方形枠板状の第1絶縁性両面
接着フィルム13aを重ね合わせて、グランド用の共通
リード3b上面周囲に、第1絶縁性両面接着フィルム1
3aを、該フィルム下面の接着剤の接着力を用いて、一
体に被着する。
また、上記第1絶縁性両面接着フィルム13a上に方形
枠板状の電源用の共通り−ド3aを重ね合わせて、第1
絶縁性両面接着フィルム13a上面に、電源用の共通り
一ド3aを、第1絶縁性両面接着フィルム13a上面の
接着剤の接着力を用いて、一体に被着する。さらに、上
記電源用の共通り−ド3a上に方形枠板状の第2絶縁性
両面接着フィルム13bを重ね合わせて、電源用の共通
り−ド3a上面に、第2絶縁性両面接着フィルム13b
を、該フィルム下面の接着剤の接着力を用いて、一体に
被着する。そして、このグランド用の共通り−ド3bの
上面周囲に、第1絶縁性両面接着フィルムl 3 a、
電源用の共通リード3a、第2絶縁性両面接着フィルム
13bを順次重ね合わせて一体に積層した積層部材14
の上面周囲を、既述部材tibのリード1先端内方の空
間部分2周囲の多数本のリード!先端の下面に、第2絶
縁性両面接着フィルム13b上面の接着剤の接着力を用
いて、一体に被着して、積層部材14を上記空間部分2
周囲の多数のリードIの先端間に亙って連結支持させ、
上記リードl先端内方の空間部分2底面を積層部材14
で一体に覆う。
枠板状の電源用の共通り−ド3aを重ね合わせて、第1
絶縁性両面接着フィルム13a上面に、電源用の共通り
一ド3aを、第1絶縁性両面接着フィルム13a上面の
接着剤の接着力を用いて、一体に被着する。さらに、上
記電源用の共通り−ド3a上に方形枠板状の第2絶縁性
両面接着フィルム13bを重ね合わせて、電源用の共通
り−ド3a上面に、第2絶縁性両面接着フィルム13b
を、該フィルム下面の接着剤の接着力を用いて、一体に
被着する。そして、このグランド用の共通り−ド3bの
上面周囲に、第1絶縁性両面接着フィルムl 3 a、
電源用の共通リード3a、第2絶縁性両面接着フィルム
13bを順次重ね合わせて一体に積層した積層部材14
の上面周囲を、既述部材tibのリード1先端内方の空
間部分2周囲の多数本のリード!先端の下面に、第2絶
縁性両面接着フィルム13b上面の接着剤の接着力を用
いて、一体に被着して、積層部材14を上記空間部分2
周囲の多数のリードIの先端間に亙って連結支持させ、
上記リードl先端内方の空間部分2底面を積層部材14
で一体に覆う。
また、積層部材14の電源用の共通リード3aの外側周
縁から延設した細帯状のタブ12先端を、該タブ直上の
上記部材11bの多数本のり−ド1のうちの少数本の電
源用のり−ドIaの中途部下面に、タブI2中途部を適
宜折曲させて、スポット溶接等により、一体に連結する
。またそれとともに、積層部材14のグランド用の共通
リード3bの周縁から延設した細帯状のタブ12先端を
、該タブ直上の上記部材11bの多数本のり−ドlのう
ちの少数本のグランド用のり−ド」bの中途部下面に、
タブ12中途部を適宜折曲させて、スポット溶接等によ
り、一体に連結する。
縁から延設した細帯状のタブ12先端を、該タブ直上の
上記部材11bの多数本のり−ド1のうちの少数本の電
源用のり−ドIaの中途部下面に、タブI2中途部を適
宜折曲させて、スポット溶接等により、一体に連結する
。またそれとともに、積層部材14のグランド用の共通
リード3bの周縁から延設した細帯状のタブ12先端を
、該タブ直上の上記部材11bの多数本のり−ドlのう
ちの少数本のグランド用のり−ド」bの中途部下面に、
タブ12中途部を適宜折曲させて、スポット溶接等によ
り、一体に連結する。
第9図等のリードフレーム50cは、以上の構成からな
る。
る。
次に、その使用例を説明する。リードフレーム50cの
リードl先端内方の空間部分2底面を一体に覆う積層部
材14のステージ10を兼ねたグランド用の共通リード
3b上に、半導体素子4を搭載する。そして、この半導
体素子4の複数の電源端子5aと、該端子近くのリード
l先端内方の空間部分2周囲に露出した積層部材14の
電源用の共通リード3aを、ワイヤ6で接続する。また
それとともに、半導体素子4の複数のグランド端子5b
と、該端子近くの上記電源用の共通リード3a内方の空
間部分2底面の半導体素子4周囲に露出したグランド用
の共通り−ド3bを、ワイヤ6で接続する。また、半導
体素子4の入出力信号用等の他の端子5と、該端子近く
のり−ドI先端を、ワイヤ6(図中のものは、ワイヤ6
で接続してない。)で接続する。次に、ダムバー8より
内側のリード1部分を含む半導体素子4を搭載したステ
ージ10周囲を樹脂等のパッケージ(図示せず。)で一
体に覆って、パッケージ内部に半導体素子4を収納する
。その後、パッケージ外部に突出したリード1間を一連
に連結するダムバー8やガイドレール7やセクションパ
ー9を除去して、リードlを分離、独立させる。
リードl先端内方の空間部分2底面を一体に覆う積層部
材14のステージ10を兼ねたグランド用の共通リード
3b上に、半導体素子4を搭載する。そして、この半導
体素子4の複数の電源端子5aと、該端子近くのリード
l先端内方の空間部分2周囲に露出した積層部材14の
電源用の共通リード3aを、ワイヤ6で接続する。また
それとともに、半導体素子4の複数のグランド端子5b
と、該端子近くの上記電源用の共通リード3a内方の空
間部分2底面の半導体素子4周囲に露出したグランド用
の共通り−ド3bを、ワイヤ6で接続する。また、半導
体素子4の入出力信号用等の他の端子5と、該端子近く
のり−ドI先端を、ワイヤ6(図中のものは、ワイヤ6
で接続してない。)で接続する。次に、ダムバー8より
内側のリード1部分を含む半導体素子4を搭載したステ
ージ10周囲を樹脂等のパッケージ(図示せず。)で一
体に覆って、パッケージ内部に半導体素子4を収納する
。その後、パッケージ外部に突出したリード1間を一連
に連結するダムバー8やガイドレール7やセクションパ
ー9を除去して、リードlを分離、独立させる。
すると、パッケージ外部に突出したリードlに電源電流
や入出力用の信号等を流すと、電源電流が、少数本の電
源用のリードlaに一連に連なるリードl先端内方の空
間部分2の電源用の共通り一ド3aを通して、該共通リ
ードとワイヤ6で接続した半導体素子4の複数の電源端
子5aに伝わるとともに、少数本のグランド用のリード
lbに一体に連結したタブ12および該タブに一連に連
なるグランド用の共通リード3bを通して、該共通リー
ドとワイヤ6で接続した半導体素子4の複数のグランド
端子5bに伝わる。またそれとともに、入出力用の電気
信号等が、その他のリード1を通して、該リード先端と
ワイヤ6で接続した半導体素子4の入出力信号用等の端
子5に伝わる。
や入出力用の信号等を流すと、電源電流が、少数本の電
源用のリードlaに一連に連なるリードl先端内方の空
間部分2の電源用の共通り一ド3aを通して、該共通リ
ードとワイヤ6で接続した半導体素子4の複数の電源端
子5aに伝わるとともに、少数本のグランド用のリード
lbに一体に連結したタブ12および該タブに一連に連
なるグランド用の共通リード3bを通して、該共通リー
ドとワイヤ6で接続した半導体素子4の複数のグランド
端子5bに伝わる。またそれとともに、入出力用の電気
信号等が、その他のリード1を通して、該リード先端と
ワイヤ6で接続した半導体素子4の入出力信号用等の端
子5に伝わる。
そして、パッケージ内部の半導体素子4が、上記電源電
流や入出力用の信号等で作動する。
流や入出力用の信号等で作動する。
なお、上述の第1図等に示したリードフレームにおいて
、半導体素子4の入出力信5号用等の端子5と該端子近
くのリード1先端を接続するワイヤ6が、該ワイヤ直下
を横切る電源用やグランド用の共通リード3a、3bと
接触するのを防ぐために、電源用やグランド用のリード
la、lb先端と電源用やグランド用の共通り−ド3a
、3bを一連に連ねる連結部15を段差状に折り曲げて
、上記電源用やグランド用の共通リード3a、3bを、
他のリードlより一段下方に位置させるようにしたり、
あるいは、半導体素子4の入出力信号用等の端子5と該
端子近くのり一ドl先端を接続するワイヤ6の直下に位
置する上記電源用やグランド用の共通リード3a、3b
上面に、上記ワイヤ6が共通り−ド3a、3b上面に接
触するのを防ぐ、絶縁性接着フィルム(図示せず。)を
一体に被着しても良い。
、半導体素子4の入出力信5号用等の端子5と該端子近
くのリード1先端を接続するワイヤ6が、該ワイヤ直下
を横切る電源用やグランド用の共通リード3a、3bと
接触するのを防ぐために、電源用やグランド用のリード
la、lb先端と電源用やグランド用の共通り−ド3a
、3bを一連に連ねる連結部15を段差状に折り曲げて
、上記電源用やグランド用の共通リード3a、3bを、
他のリードlより一段下方に位置させるようにしたり、
あるいは、半導体素子4の入出力信号用等の端子5と該
端子近くのり一ドl先端を接続するワイヤ6の直下に位
置する上記電源用やグランド用の共通リード3a、3b
上面に、上記ワイヤ6が共通り−ド3a、3b上面に接
触するのを防ぐ、絶縁性接着フィルム(図示せず。)を
一体に被着しても良い。
また、上述第4図や第9図等に示したリードフレームに
おいて、絶縁性両面接着フィルム13゜13a、13b
を含む電源用やグランド用の共通リード3a、3bや積
層部材14の表面に、該共通リードや積層部材とその周
囲を覆う樹脂等のパッケージとの食いつきを良くする、
貫通孔や盲孔(図示せず。)を散点状等に備えても良い
。
おいて、絶縁性両面接着フィルム13゜13a、13b
を含む電源用やグランド用の共通リード3a、3bや積
層部材14の表面に、該共通リードや積層部材とその周
囲を覆う樹脂等のパッケージとの食いつきを良くする、
貫通孔や盲孔(図示せず。)を散点状等に備えても良い
。
さらに、第4図および第9図等に示したリードフレーム
において、電源用やグランド用の共通リード3a、3b
の周縁に一体に延設したタブ12先端を、その中途部を
段差状等に折り曲げて、電源用やグランド用のリードl
a、lbの中途部下面に一体に連結し、上記電源用やグ
ランド用の共通り−ド3a、3bを、絶縁性両面接着フ
ィルム13.13a、13bを用いずに、リード1と接
触しないようにリードlから所定距離下方に離して、タ
ブ12を用いて電源用やグランド用のり一ドla、lb
に連結支持させるようにしても良い。
において、電源用やグランド用の共通リード3a、3b
の周縁に一体に延設したタブ12先端を、その中途部を
段差状等に折り曲げて、電源用やグランド用のリードl
a、lbの中途部下面に一体に連結し、上記電源用やグ
ランド用の共通り−ド3a、3bを、絶縁性両面接着フ
ィルム13.13a、13bを用いずに、リード1と接
触しないようにリードlから所定距離下方に離して、タ
ブ12を用いて電源用やグランド用のり一ドla、lb
に連結支持させるようにしても良い。
また、上述実施例のリードフレームを用いて半導体装置
を形成する場合に、半導体素子4の端子5と共通り−ド
3a、3bやリード!先端を薄膜細帯状の金属製のいわ
ゆるタブ(図示せず。)を用いて接続しても良い。
を形成する場合に、半導体素子4の端子5と共通り−ド
3a、3bやリード!先端を薄膜細帯状の金属製のいわ
ゆるタブ(図示せず。)を用いて接続しても良い。
さらに、上述各実施例に類似する実施例として、電源用
またはグランド用のいずれか一方の共通リード3aまた
は3bのみを備えた、半導体素子4の複数の電源用また
はグランド用のいずれか一方の端子5aまたは5bとパ
ッケージ外部を少数本の電源用またはグランド用のいず
れか一方のり一ドlaまたは1bを用いて接続するリー
ドフレームが考えられる。
またはグランド用のいずれか一方の共通リード3aまた
は3bのみを備えた、半導体素子4の複数の電源用また
はグランド用のいずれか一方の端子5aまたは5bとパ
ッケージ外部を少数本の電源用またはグランド用のいず
れか一方のり一ドlaまたは1bを用いて接続するリー
ドフレームが考えられる。
[発明の効果]
以上説明したように、本発明のリードフレームにおいて
は、リード先端内方の空間部分に、半導体素子の複数の
電源端子やグランド端子とパッケージ外部を少数本の電
源用やグランド用のリードを用いて接続可能とする、上
記少数本のリードに一連に連続する電源用やグランド用
の共通リードを備えるようにした。
は、リード先端内方の空間部分に、半導体素子の複数の
電源端子やグランド端子とパッケージ外部を少数本の電
源用やグランド用のリードを用いて接続可能とする、上
記少数本のリードに一連に連続する電源用やグランド用
の共通リードを備えるようにした。
従って、本発明のリードフレームを用いて半導体装置を
形成すれば、上記共通リードを介して、パッケージ内部
に収納した半導体素子の複数の電源用やグランド用の端
子と、パッケージ外部を、少数本の電源用やグランド用
のリードを用いて接続できる。
形成すれば、上記共通リードを介して、パッケージ内部
に収納した半導体素子の複数の電源用やグランド用の端
子と、パッケージ外部を、少数本の電源用やグランド用
のリードを用いて接続できる。
そのため、リードフレームの電源用やグランド用のリー
ドの本数を少なく抑えて、その分、リードフレームの半
導体素子の入出力信号用等の他の端子とパッケージ外部
を接続するリードの本数を増やして、リードフレームを
用いた半導体装置の高集積化を無理なく容易に行える。
ドの本数を少なく抑えて、その分、リードフレームの半
導体素子の入出力信号用等の他の端子とパッケージ外部
を接続するリードの本数を増やして、リードフレームを
用いた半導体装置の高集積化を無理なく容易に行える。
また、本発明のリードフレームでは、リードフレームの
電源用やグランド用の共通リードを、複数本のリード先
端前方を横切るように、リード先端内方の空間部分に備
えるようにした。そのため、本発明のリードフレームを
用いれば、半導体素子の電源用やグランド用の端子の数
や配列位置が種々異なっても、該電源用やグランド用の
端子の数やその配列位置に関係なく、半導体素子の電源
用やグランド用の端子と該端子近くの電源用やグランド
用の共通リードをワイヤ等で接続して、各種半導体素子
を収納した半導体装置を自在に形成できる。
電源用やグランド用の共通リードを、複数本のリード先
端前方を横切るように、リード先端内方の空間部分に備
えるようにした。そのため、本発明のリードフレームを
用いれば、半導体素子の電源用やグランド用の端子の数
や配列位置が種々異なっても、該電源用やグランド用の
端子の数やその配列位置に関係なく、半導体素子の電源
用やグランド用の端子と該端子近くの電源用やグランド
用の共通リードをワイヤ等で接続して、各種半導体素子
を収納した半導体装置を自在に形成できる。
71図は本発明のリードフレームに半導体素子を搭載し
て該素子の端子と共通リードをワイヤで接続した状態の
平面図、第2図は第1図のA−A断面図、第3図は本発
明のリードフレームの平面図、第4図は本発明の他のリ
ードフレームに半導体素子を搭載して該素子の端子と共
通リードをワイヤで接続した状態の平面図、第5図は第
4図のB−B断面図、第6図は第4図のリードフレーム
のリード等を持つ部材の平面図、第7図と第8図はそれ
ぞれ第4図のリードフレームの絶縁性両面接着フィルム
の平面図とグランド用の共通リードの平面図、第9図は
本発明のもう一つのリードフレームに半導体素子を搭載
して該素子の端子と共通リードをワイヤで接続した状態
の平面図、第1O図は第9図のC−C断面図、第11図
は第9図のリードフレームのリード等を持つ部材の平面
図、第12図と第13図と第14図と第15図はそれぞ
れ第9図のリードフレームの第2絶縁性両面接着フィル
ムと電源用の共通リードと第1絶縁性両面接着フィルム
とグランド用の共通リードの平面図である。 1・・リード、 la・・電源用リード、1b・・グ
ランド用リード、 2・・空間部分、3a・・電源用
の共通リード、 3b・・グランド用の共通リード、 4・・半導体素子、 5・・端子、 5a・・電源端子、 5b・・グランド端子、6・・ワ
イヤ、 12・・タブ、 11a、11b・・部材、 13・・絶縁性両面接着フィルム、 13a・・第1絶縁性両面接着フィルム、13b・・第
2絶縁性両面接着フィルム、14・・積層部材、 50a、50b、50c・・リードフレーム。 特許出願人 新光電気工業株式会社
て該素子の端子と共通リードをワイヤで接続した状態の
平面図、第2図は第1図のA−A断面図、第3図は本発
明のリードフレームの平面図、第4図は本発明の他のリ
ードフレームに半導体素子を搭載して該素子の端子と共
通リードをワイヤで接続した状態の平面図、第5図は第
4図のB−B断面図、第6図は第4図のリードフレーム
のリード等を持つ部材の平面図、第7図と第8図はそれ
ぞれ第4図のリードフレームの絶縁性両面接着フィルム
の平面図とグランド用の共通リードの平面図、第9図は
本発明のもう一つのリードフレームに半導体素子を搭載
して該素子の端子と共通リードをワイヤで接続した状態
の平面図、第1O図は第9図のC−C断面図、第11図
は第9図のリードフレームのリード等を持つ部材の平面
図、第12図と第13図と第14図と第15図はそれぞ
れ第9図のリードフレームの第2絶縁性両面接着フィル
ムと電源用の共通リードと第1絶縁性両面接着フィルム
とグランド用の共通リードの平面図である。 1・・リード、 la・・電源用リード、1b・・グ
ランド用リード、 2・・空間部分、3a・・電源用
の共通リード、 3b・・グランド用の共通リード、 4・・半導体素子、 5・・端子、 5a・・電源端子、 5b・・グランド端子、6・・ワ
イヤ、 12・・タブ、 11a、11b・・部材、 13・・絶縁性両面接着フィルム、 13a・・第1絶縁性両面接着フィルム、13b・・第
2絶縁性両面接着フィルム、14・・積層部材、 50a、50b、50c・・リードフレーム。 特許出願人 新光電気工業株式会社
Claims (1)
- 1、多数本配列したリード先端内方の空間部分に、複数
本のリード先端前方を横切るように、リード先端と所定
間隔離して、上記多数本のリードのうちの少数本の電源
用のリードに一連に連続する共通リードまたは上記多数
本のリードのうちの少数本のグランド用のリードに一連
に連続するグランド用の共通リードの両方またはそのい
ずれか一方を備えたことを特徴とする半導体装置用リー
ドフレーム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62251344A JP2532041B2 (ja) | 1987-10-05 | 1987-10-05 | 半導体装置用リ―ドフレ―ム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62251344A JP2532041B2 (ja) | 1987-10-05 | 1987-10-05 | 半導体装置用リ―ドフレ―ム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0193156A true JPH0193156A (ja) | 1989-04-12 |
JP2532041B2 JP2532041B2 (ja) | 1996-09-11 |
Family
ID=17221428
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62251344A Expired - Fee Related JP2532041B2 (ja) | 1987-10-05 | 1987-10-05 | 半導体装置用リ―ドフレ―ム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2532041B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4906790A (en) * | 1987-09-12 | 1990-03-06 | Mitsui Petrochemical Industries, Ltd. | Method of oxidizing secondary alkyl substituted naphtalenes and a process of producing isopropylnaphthols |
US4929771A (en) * | 1987-12-09 | 1990-05-29 | Ciba-Geigy Corporation | Process for the preparation of alkyl-substituted phenols or naphthols |
JPH0685157A (ja) * | 1992-01-15 | 1994-03-25 | Advanced Micro Devices Inc | 多層リードフレームアセンブリを作る方法および多層集積回路ダイパッケージ |
JPH0883876A (ja) * | 1994-07-13 | 1996-03-26 | Seiko Epson Corp | 樹脂封止型半導体装置およびその製造方法 |
JPH08321521A (ja) * | 1995-03-17 | 1996-12-03 | Seiko Epson Corp | 樹脂封止型半導体装置及びその製造方法 |
WO1998001907A1 (en) * | 1996-07-03 | 1998-01-15 | Seiko Epson Corporation | Resin-encapsulated semiconductor device and method of manufacturing the same |
US6111308A (en) * | 1991-06-05 | 2000-08-29 | Advanced Micro Devices, Inc. | Ground plane for plastic encapsulated integrated circuit die packages |
KR100743335B1 (ko) * | 1999-06-30 | 2007-07-26 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 장치 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61148854A (ja) * | 1984-12-24 | 1986-07-07 | Hitachi Ltd | リ−ドフレ−ム |
JPS6352457A (ja) * | 1986-08-22 | 1988-03-05 | Hitachi Ltd | 半導体装置 |
-
1987
- 1987-10-05 JP JP62251344A patent/JP2532041B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61148854A (ja) * | 1984-12-24 | 1986-07-07 | Hitachi Ltd | リ−ドフレ−ム |
JPS6352457A (ja) * | 1986-08-22 | 1988-03-05 | Hitachi Ltd | 半導体装置 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4906790A (en) * | 1987-09-12 | 1990-03-06 | Mitsui Petrochemical Industries, Ltd. | Method of oxidizing secondary alkyl substituted naphtalenes and a process of producing isopropylnaphthols |
US4929771A (en) * | 1987-12-09 | 1990-05-29 | Ciba-Geigy Corporation | Process for the preparation of alkyl-substituted phenols or naphthols |
US6111308A (en) * | 1991-06-05 | 2000-08-29 | Advanced Micro Devices, Inc. | Ground plane for plastic encapsulated integrated circuit die packages |
JPH0685157A (ja) * | 1992-01-15 | 1994-03-25 | Advanced Micro Devices Inc | 多層リードフレームアセンブリを作る方法および多層集積回路ダイパッケージ |
JPH0883876A (ja) * | 1994-07-13 | 1996-03-26 | Seiko Epson Corp | 樹脂封止型半導体装置およびその製造方法 |
JPH08321521A (ja) * | 1995-03-17 | 1996-12-03 | Seiko Epson Corp | 樹脂封止型半導体装置及びその製造方法 |
WO1998001907A1 (en) * | 1996-07-03 | 1998-01-15 | Seiko Epson Corporation | Resin-encapsulated semiconductor device and method of manufacturing the same |
US6133623A (en) * | 1996-07-03 | 2000-10-17 | Seiko Epson Corporation | Resin sealing type semiconductor device that includes a plurality of leads and method of making the same |
CN1132244C (zh) * | 1996-07-03 | 2003-12-24 | 精工爱普生株式会社 | 树脂封装型半导体装置及其制造方法 |
KR100743335B1 (ko) * | 1999-06-30 | 2007-07-26 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 장치 |
KR100864781B1 (ko) * | 1999-06-30 | 2008-10-22 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 장치 |
Also Published As
Publication number | Publication date |
---|---|
JP2532041B2 (ja) | 1996-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5637828A (en) | High density semiconductor package | |
US4891687A (en) | Multi-layer molded plastic IC package | |
US6627977B1 (en) | Semiconductor package including isolated ring structure | |
US7952175B2 (en) | Lead frame, semiconductor package including the lead frame and method of forming the lead frame | |
JPS58123748A (ja) | 半導体装置用パツケ−ジ及びその製造方法 | |
EP0590986A1 (en) | Lead-on-chip inner lead bonding lead frame, bonding method and apparatus | |
JPH03169062A (ja) | 半導体装置 | |
JPH04307943A (ja) | 半導体装置 | |
US6798046B1 (en) | Semiconductor package including ring structure connected to leads with vertically downset inner ends | |
JPH0193156A (ja) | 半導体装置用リードフレーム | |
JPS63246851A (ja) | 半導体装置の保持器および集積回路をプラスチック・パッケージの内部に収納する方法 | |
US7827851B2 (en) | Packaging structure of gas detector and method for making the same | |
US20050069158A1 (en) | Packaged piezoelectric exciter module | |
JPH03263334A (ja) | 樹脂封止型半導体装置 | |
JPS622628A (ja) | 半導体装置 | |
JPH04142073A (ja) | 半導体装置 | |
JPH01137660A (ja) | 半導体装置 | |
JPH01106436A (ja) | 半導体装置 | |
JP3942495B2 (ja) | 半導体装置 | |
JPH0216791A (ja) | 混成集積回路装置 | |
JPH0410559A (ja) | 半導体パッケージ | |
US6600216B1 (en) | Structure of a pin platform for integrated circuit | |
JPS629654A (ja) | 集積回路装置実装パツケ−ジ | |
JPH06224369A (ja) | 半導体装置 | |
JPH03261153A (ja) | 半導体装置用パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |