JPH0193127A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH0193127A JPH0193127A JP62251410A JP25141087A JPH0193127A JP H0193127 A JPH0193127 A JP H0193127A JP 62251410 A JP62251410 A JP 62251410A JP 25141087 A JP25141087 A JP 25141087A JP H0193127 A JPH0193127 A JP H0193127A
- Authority
- JP
- Japan
- Prior art keywords
- scribe line
- forming
- scribe
- semiconductor wafer
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 50
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 238000000034 method Methods 0.000 claims abstract description 39
- 238000005530 etching Methods 0.000 claims description 10
- 238000011161 development Methods 0.000 claims description 9
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 20
- 230000002093 peripheral effect Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000005491 wire drawing Methods 0.000 description 2
- 241000283986 Lepus Species 0.000 description 1
- 210000000988 bone and bone Anatomy 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Weting (AREA)
- Dicing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造装置に関し、特に詳細には半
導体ウェーハ上にスクライブラインを形成する方法に関
する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a manufacturing apparatus for semiconductor devices, and more particularly to a method for forming scribe lines on a semiconductor wafer.
半導体チップを製造する際、半導体ウェーハ上に半導体
素子に対応する回路パターンを複数形成し、その後、こ
れら形成された個々のパターンに対応する半導体チップ
に分離するため、半導体つニームをスクライビングする
か又はグイシングしている。このように半導体ウェーハ
を個々の半導体素子に分離するためには、半導体ウェー
ハ上にいわゆるスクライブラインが形成されている必要
がある。この様なスクライブラインを形成する方法とし
て、スクライブライン形成用レチクルをショット露光を
する方法が提案されています。When manufacturing semiconductor chips, a plurality of circuit patterns corresponding to semiconductor elements are formed on a semiconductor wafer, and then, in order to separate semiconductor chips corresponding to the individual patterns formed, semiconductor chips are scribed or Guishing. In order to separate the semiconductor wafer into individual semiconductor elements in this manner, so-called scribe lines must be formed on the semiconductor wafer. A proposed method for forming such scribe lines is to perform shot exposure using a reticle for forming scribe lines.
この方法では、回路素子パターンが形成された半導体ウ
ェーハの全面にフォトレジストを塗布し、これをスクラ
イブライン形成用レチクルを以ってステップ−バイ−ス
テップに各回路素子チップをショット露光し、その後、
フォトレジストを現像し、エツチングし、スクライブラ
インを形成していた。この方法を第４図及び第５図を用
いて説明する。In this method, a photoresist is applied to the entire surface of a semiconductor wafer on which a circuit element pattern has been formed, and each circuit element chip is shot exposed step by step using a reticle for forming scribe lines.
The photoresist was developed and etched to form scribe lines. This method will be explained using FIGS. 4 and 5.
第４図は従来のスクライブライン形成の露光方法を示し
、第５図は従来のスクライブラインの形成プロセスを示
す。半導体ウェーハの全面にフォトレジストを塗布し、
位置合せマーク用レチクルを用いて露光現像後、次にス
クライブライン形成用レチクルを使用して回路素子パタ
ーンを第４（ａ）図に示すようにショット露光し、次に
フォトレジストを現像、除去することなく、第４（ｂ）
図に示すように先に形成した位置合せ用マークを利用し
て次の回路素子パターンの位置にスクライブライン用レ
チクルを移動しショット露光する。FIG. 4 shows a conventional exposure method for forming scribe lines, and FIG. 5 shows a conventional process for forming scribe lines. Apply photoresist to the entire surface of the semiconductor wafer,
After exposure and development using the alignment mark reticle, the circuit element pattern is shot exposed using the scribe line forming reticle as shown in FIG. 4(a), and then the photoresist is developed and removed. Without exception, Section 4(b)
As shown in the figure, the scribe line reticle is moved to the position of the next circuit element pattern using the previously formed alignment mark and shot exposure is performed.
このようにして、次々とショット露光して第４（ｃ）図
に示すように半導体ウェーハ全面に露光を行う。次にフ
ォトレジストを現像し、プラズマエツチング法等により
エツチングし、スクライブラインを形成していた。この
ときの半導体ウェーハ及びプロセスの状態を第５図に示
す。第５図（ａ）は、半導体ウェーハ１０上にフォトレ
ジスト１１を全面に塗布し、このフォトレジストに対し
、アライメントマーク用レチクルをもって露光後、スク
ライブライン形成用レチクルを以って、ショット露光し
た状態を示し、これは、第４（ａ）図の断面Ａ−Ａに対
応している。ここで、レチクルのパターン１３が無い部
分では、ショット露光による光にフォトレジストが晒さ
れ斜線部１４に示す部分が感光される。次に、スクライ
ブライン形成用レチクルを第４（ｂ）図に示すような隣
接する次の回路素子パターンの位置に移動し、先のスク
ライブライン形成の際形成した位置合せ用マークを利用
して位置合せし、更にショット露光をした状態を第５（
ｂ）図に示す。この第５（ｂ）図では、斜線部１４Ａで
示す部分のフォトレジストが感光され、スクライブライ
ン形成用レチクル１２Ａのパターン１３Ａの無い部分を
通して、先に露光した部分１４に重なるようにして感光
される。このように感光部分を重ねることにより、スク
ライブラインの幅を調節することができる。ここで、露
光する部分の幅を８０ミクロンメータとし、１０ミクロ
ンメータだけ重ねると、第５（ｂ）図に示すように１５
０ミクロンメータのスクライブラインに相当する部分が
感光される。ウェーハ全面の露光が完了した後、半導体
ウェーハを現像し、エツチングすることにより、第５（
Ｃ）図に示すようなスクライブラインを形成していた。In this way, shot exposure is performed one after another to expose the entire surface of the semiconductor wafer as shown in FIG. 4(c). Next, the photoresist was developed and etched using a plasma etching method or the like to form scribe lines. The state of the semiconductor wafer and process at this time is shown in FIG. FIG. 5(a) shows a state in which a photoresist 11 is applied to the entire surface of a semiconductor wafer 10, and this photoresist is exposed using a reticle for alignment marks, and then shot exposed using a reticle for forming scribe lines. , which corresponds to cross section A-A in FIG. 4(a). Here, in the part of the reticle where the pattern 13 is not present, the photoresist is exposed to light by shot exposure, and the part shown by the hatched part 14 is exposed. Next, move the scribe line forming reticle to the position of the next adjacent circuit element pattern as shown in FIG. The state after further shot exposure is shown in the fifth (
b) As shown in the figure. In FIG. 5(b), the photoresist in the area indicated by the hatched area 14A is exposed to light, and the photoresist is exposed through the area of the scribe line forming reticle 12A without the pattern 13A so as to overlap the previously exposed area 14. . By overlapping the photosensitive portions in this way, the width of the scribe line can be adjusted. Here, if the width of the exposed part is 80 micrometers and overlaps by 10 micrometers, the width of the exposed part will be 15 micrometers as shown in Figure 5(b).
A portion corresponding to a 0 micron meter scribe line is exposed. After the exposure of the entire surface of the wafer is completed, the semiconductor wafer is developed and etched.
C) A scribe line was formed as shown in the figure.
先に説明した従来の方法では、第５（Ｃ）図に示すよう
に、形成されたスクライブラインの底部が平坦であり、
その為、スクライビング、ブレーキングの前に行うブレ
ードによる線引きの際、そのブレードを案内するにはそ
、の深さが十分でなく、また、ブレードの刃の欠けを生
じ易い。その線引きが不十分となり、またブレードが欠
けることにより、スクライビングや、ブレーキングの際
、半導体ウェーハの周辺部でチッピングが生じ易く、製
品歩留を低下させていた。また、スクライブラインがウ
ェーハチャックの装置チャック部跡に重なる場合が生じ
る時でもスクライビングラインを装置チャック部跡から
避けることが出来ず、スクライビングの際、その場所で
チッピングが生じ、これも製品の歩留を下げていた。In the conventional method described above, as shown in FIG. 5(C), the bottom of the formed scribe line is flat;
Therefore, when drawing a line with a blade before scribing or breaking, the depth of the blade is not sufficient to guide the blade, and the edge of the blade tends to chip. Due to insufficient wire drawing and chipping of the blade, chipping is likely to occur in the peripheral area of the semiconductor wafer during scribing or braking, reducing product yield. In addition, even if the scribing line overlaps the trace of the equipment chuck part of the wafer chuck, the scribing line cannot be avoided from the trace of the equipment chuck part, and chipping occurs at that location during scribing, which also reduces the yield of the product. was lowered.
本発明は、以上の従来の製造方法の問題点を解決し、よ
り高い製品歩留を達成することの出来る半導体の製造方
法を提供することを目的とする。SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor manufacturing method that can solve the problems of the conventional manufacturing method described above and achieve a higher product yield.
本発明に従う半導体装置の製造方法、特に半導体ウェー
ハにスクライブラインを形成する方法は、半導体ウェー
ハ上に複数の回路パターンを形成した後、この回路パタ
ーンをその上に有する半導体チップに分離するためのス
クライブラインを形成する半導体装置の製造方法におい
て、位置合わせ用マークをウェーハの各回路パターンノ
各チップ上に形成するために位置合せ用マークレチクル
を用いて露光し現像し、現像により形成された位置合わ
せ用マークを利用して、半導体ウェーハのパターン形成
面をスクライブライン形成用レチクルで市松模様状にシ
ョット露光し、現像後にエツチングし、第１のスクライ
ブライン及び位置合せ用マークを形成する第１スクライ
ブライン形成工程と、第１のスクライブライン形成工程
で形成した位置合わせ用マークを利用して、第１スクラ
イブライン形成工程でショット露光した部分の残りの半
導体ウェーハ形成面上をスクライブライン形成用レチク
ルでショット露光し、現像後エツチングして、第１スク
ライブライン形成工程で形成した第スクライブラインに
重ねて第２のスクライブラインを形成し、スクライブラ
イン内に深溝を形成する第２スクライブライン形成工程
とを含むことを特徴とする。A method for manufacturing a semiconductor device according to the present invention, particularly a method for forming scribe lines on a semiconductor wafer, includes forming a plurality of circuit patterns on a semiconductor wafer, and then using a scribe line to separate the circuit patterns into semiconductor chips having the circuit patterns thereon. In a method of manufacturing a semiconductor device that forms a line, an alignment mark reticle is used to expose and develop alignment marks to form alignment marks on each chip of each circuit pattern on a wafer, and alignment formed by development is performed. A first scribe line is formed by performing shot exposure on the pattern forming surface of the semiconductor wafer in a checkerboard pattern with a scribe line forming reticle using the first scribe mark, and etching after development to form a first scribe line and an alignment mark. Using the positioning marks formed in the forming process and the first scribe line forming process, the scribe line forming reticle is used to perform a shot on the remaining semiconductor wafer forming surface in the portion shot exposed in the first scribe line forming process. a second scribe line forming step of exposing, developing and etching to form a second scribe line overlapping the first scribe line formed in the first scribe line forming step, and forming a deep groove in the scribe line. It is characterized by
本発明に従う半導体製造方法では、上記のような工程を
実施することにより、スクライブライン内に深溝を形成
でき、このより深溝を線引き用ブレードの案内溝とし、
て使用することにより、線引きを確実に行ない、この深
溝によりブレーキングを容易にし、ウェーハ周辺部での
チッピングの発生を防止する。In the semiconductor manufacturing method according to the present invention, by performing the above steps, a deep groove can be formed in the scribe line, and this deeper groove is used as a guide groove for a wire drawing blade,
The deep grooves make it easy to brake and prevent chipping around the wafer.
以下、図面を参照しつつ本発明に従う実施例を詳細に説
明していく。なお、図面の説明において同一の要素には
同一の符号を付し、重複する説明を省略する。Hereinafter, embodiments according to the present invention will be described in detail with reference to the drawings. In addition, in the description of the drawings, the same elements are given the same reference numerals, and redundant description will be omitted.
第１図は本発明に従う実施例の半導体装置の製造方法の
工程を示し、第２図は第１図に示した工程に対応して、
半導体ウェーハ上にどのようにスクライブラインが形成
されるかを示す。この第２図は、第３図に示すＢ−Ｂ断
面に対応し、第５図と同様に回路素子パターンにつ、い
ては本発明と直接関係がないので、図面上では示してい
ない。FIG. 1 shows the steps of a method for manufacturing a semiconductor device according to an embodiment of the present invention, and FIG. 2 corresponds to the steps shown in FIG.
It shows how scribe lines are formed on a semiconductor wafer. This FIG. 2 corresponds to the BB cross section shown in FIG. 3, and like FIG. 5, the circuit element pattern is not shown in the drawing because it has no direct relation to the present invention.
以下、第１図に示す工程にしたがって、実施例を説明し
ていく。Examples will be described below according to the steps shown in FIG.
本発明の半導体装置の製造方法は、大別して、アライメ
ントマーク（位置合わせ用のマーク）を形成し、第３（
ａ）図に示すようなパターン１の形態でショット露光し
て第１のスクラ・イブラインを形成し、エツチングによ
りアライメントマークと第１のスクライブラインを形成
工程群Ａと、集積回路素子を形成する工程群Ｂと、
第１のスクライブライン形成工程で形成したスクライブ
ラインに重ねて、第３（ｂ）図に示すようなパターン２
の形態でスクライブラインを形成する第２のスクライブ
ライン形成工程群Ｃとより構成される。そして、スクラ
イブライン形成後、スクライビングにより半導体ウェー
ハを各チップ素子に分離する工程りを実施する。The method for manufacturing a semiconductor device of the present invention can be roughly divided into forming an alignment mark (mark for positioning), and forming a third (positioning mark).
a) Step group A of forming a first scribe line by shot exposure in the form of pattern 1 as shown in the figure, and forming an alignment mark and a first scribe line by etching, and a step of forming an integrated circuit element. A pattern 2 as shown in FIG. 3(b) is formed overlapping the group B and the scribe line formed in the first scribe line forming step.
A second scribe line forming process group C forms scribe lines in the form of . After forming the scribe lines, a step of separating the semiconductor wafer into chip elements by scribing is performed.
更に詳細には、上記工程群Ａは、半導体ウェーへのパタ
ーン形成面の全面にフォトレジスト１１Ｃ（第２（ａ）
図）を塗布しく工程１に対応）、その後、集積回路素子
パターンの各チップごとに位置合わせ用アライメントマ
ーク１９（第２図に示す）を形成するためアライメント
マーク形成用レチクルでステップ−バイ−ステップに半
導体ウェーへのパターン形成面をショット露光して各回
路素子チップ内にアライメントマークに対応する部分を
感光しアライメントマークを形成しく工程２に対応）、
その後、現像（工程３に対応）する。そのアライメント
マーク形成の状態を第３（ａ）図のＢ−Ｂ断面として、
第２（ａ）図に示す。ここで、第２（ａ）図はアライメ
ントマークを形成するための露光し現像した状態を示す
。More specifically, in the process group A, a photoresist 11C (second (a)
(corresponding to step 1), and then step-by-step with an alignment mark forming reticle to form alignment marks 19 (shown in FIG. 2) for positioning on each chip of the integrated circuit element pattern. (corresponding to step 2), the pattern-forming surface of the semiconductor wafer is shot-exposed to expose the portion corresponding to the alignment mark in each circuit element chip to form an alignment mark.
Thereafter, development (corresponding to step 3) is performed. The state of the alignment mark formation is shown as the BB cross section in Fig. 3(a).
It is shown in FIG. 2(a). Here, FIG. 2(a) shows a state of exposure and development for forming alignment marks.
次に、この形成されたアライメントマーク１９Ａを利用
して、第１のスクライブラインを形成する。Next, a first scribe line is formed using the formed alignment mark 19A.
現像により形成されたアライメントマーク１９Ａを利用
してスクライブライン形成用レチクルを位置決めしつつ
、第３（ａ）図に示すように市松模様状に半導体ウェー
ハ上をショット露光しく工程４に対応）、その後、現像
しく工程３Ａに対応）、更にＡｒイオンを用いたイオン
シリング等によりエツチングしく工程５に対応）、その
のちフォトレジストを除去する（工程６に対応）。While positioning the scribe line forming reticle using the alignment mark 19A formed by development, shot exposure is performed on the semiconductor wafer in a checkered pattern as shown in FIG. 3(a) (corresponding to step 4), and then The photoresist is then removed (corresponding to step 6).
このフォトレジストの除去はアセトン等の有機溶剤で行
なう。これにより、第３（ａ）図に示すような第１のス
クライブラインを形成する。この第１のスクライブライ
ンが形成されていく状態を第２（ｂ）及び（ｃ）図に示
す。This photoresist is removed using an organic solvent such as acetone. As a result, a first scribe line as shown in FIG. 3(a) is formed. The state in which this first scribe line is formed is shown in FIGS. 2(b) and 2(c).
この第２（ｂ）及び（Ｃ）図では、アライメントマーク
１９Ａを利用して第１のスクライブライン形成用マスク
１２Ｃを位置決めし、ショット露光することにより、パ
ターン１３Ｃが形成されていない部分を透過した光によ
り第１スクライブラインクに対応する部分１５が感光さ
れる。その後、現像、エツチングすることにより、第１
のスクライブライン１５Ａを形成する。In FIGS. 2(b) and 2(C), the first scribe line forming mask 12C is positioned using the alignment mark 19A, and shot exposure is performed to transmit the part where the pattern 13C is not formed. A portion 15 corresponding to the first scribe line is exposed to light. After that, by developing and etching, the first
A scribe line 15A is formed.
次に、集積回路素子をウェーハ上の各チップに形成する
（工程群Ｂ）。この形成工程は本発明と直接関係がない
ので詳細な説明は省略する。Next, integrated circuit elements are formed on each chip on the wafer (process group B). Since this forming step has no direct relation to the present invention, detailed explanation will be omitted.
次に、第２のスクライブラインを形成する工程群Ｃにつ
いて説明する。Next, process group C for forming the second scribe line will be described.
前に説明した第１スクライブライン・アライメントの形
成工程と同様に、半導体ウェーハ全体にフォトレジスト
を塗布しく工程ＩＡに対応）、次に、前に形成したアラ
イメントマークを利用してレチクルを位置決め、しつつ
、第３（ｂ）図に示すように市松模様状にスクライブラ
イン形成用レチクルを用いて半導体ウェーハ上をショッ
ト露光しく工程７に対応）、その後、現像しく工程３Ａ
に対応）、その後、スクライブライン上膜をエツチング
しく工程５Ａに対応）、更に第２のスクライブラインを
エツチングにより形成しレジストを除去する（工程５Ｂ
及び６Ａに対応）。これにより、第３（ｃ）図に示すよ
うな第２のスクライブラインを形成する。この第２のス
クライブラインの形成状態を第２（ｄ）及び（ｅ）図に
示す。Similar to the first scribe line alignment process described above, photoresist is applied to the entire semiconductor wafer (corresponding to process IA), and then the reticle is positioned using the previously formed alignment marks. Then, as shown in FIG. 3(b), the semiconductor wafer is shot exposed using a reticle for forming scribe lines in a checkered pattern (corresponding to step 7), and then developed to step 3A.
(corresponding to step 5A), then etching the film on the scribe line (corresponding to step 5A), and then forming a second scribe line by etching and removing the resist (step 5B).
and 6A). As a result, a second scribe line as shown in FIG. 3(c) is formed. The state of formation of this second scribe line is shown in FIGS. 2(d) and 2(e).
この第２（ｄ）及び（ｅ）図では、先のアライメントマ
ーク１９及び第１のスクライブラインを形成した半導体
ウェーハ１０上に集積回路素子を形成したのちフォトレ
ジスト１１Ｄを塗布し、アライメントマーク１９を利用
して第２のスクライブライン形成用マスク１２Ｄを位置
決めし、ショット露光することにより、パターン１３Ｄ
が形成されていない部分を透過した光により第２スクラ
イブラインに対応する部分１６が感光される。その後、
現像、エツチングすることにより、第２のスクライブラ
イン２５を形成するここで、フォトレジストの塗布、現
像、及びフォトレジストの除去の方法は、先に説明した
工程群Ａの場合と同じであるので、詳細な説明は省略す
る。In FIGS. 2(d) and 2(e), after an integrated circuit element is formed on the semiconductor wafer 10 on which the alignment mark 19 and the first scribe line have been formed, a photoresist 11D is applied, and the alignment mark 19 is formed. pattern 13D by positioning the second scribe line forming mask 12D and performing shot exposure.
The portion 16 corresponding to the second scribe line is exposed to light that has passed through the portion where the scribe line is not formed. after that,
The second scribe line 25 is formed by developing and etching. Here, the methods of applying the photoresist, developing, and removing the photoresist are the same as in the case of process group A described above. Detailed explanation will be omitted.
ここで、第２（ｄ）図及び第２（ｅ）図に示すように、
第１のスクライブライン１５Ａと第２のスクライブライ
ン１６Ａとは互いに重なり合い、例えば１０ミクロンメ
ータ程度、その重なり合った部分では第１のスクライブ
ラインの深さに第２のスクライブラインの深さの深溝１
７が形成され、この深溝は第３（ｃ）図に示す太い実線
部分に形成される。例えば第１のスクライブライン１５
Ａの深さを１５００オングストローム、第２のスクライ
ブライン１６Ａの深さを１５００オングストローム、第
１及び第２のスクライブラインの重なり幅を１０ミクロ
ンメータ、第１及び第２のスクライブラインの幅を８０
ミクロンメータとすると、深溝１７は、幅１０ミクロン
メータ、深さ３０００オングストロームとなり、スクラ
イブの際のブレードのよる線引きの案内溝とすることが
できる。そして先に説明したように、この深溝は、半導
体ウェーハ全体に形成でき、スクライビング及びブレー
キング際のチッピングの発生及び半導体ウェーハの周辺
骨での欠けを有効に防止できる。Here, as shown in FIG. 2(d) and FIG. 2(e),
The first scribe line 15A and the second scribe line 16A overlap each other, for example, by about 10 micrometers, and in the overlapped part, a deep groove 1 is formed at the depth of the first scribe line and the depth of the second scribe line.
7 is formed, and this deep groove is formed in the thick solid line portion shown in FIG. 3(c). For example, the first scribe line 15
The depth of A is 1500 angstroms, the depth of the second scribe line 16A is 1500 angstroms, the overlapping width of the first and second scribe lines is 10 microns, and the width of the first and second scribe lines is 80 angstroms.
In the case of a micrometer, the deep groove 17 has a width of 10 micrometers and a depth of 3000 angstroms, and can be used as a guide groove for drawing a line by a blade during scribing. As described above, this deep groove can be formed over the entire semiconductor wafer, and can effectively prevent the occurrence of chipping during scribing and braking, as well as chipping in the peripheral bone of the semiconductor wafer.
このようなスクライブラインの形成に際しては、一般に
、形成されるべきスクライブラインの溝幅は半導体ウェ
ーハチャック装置のチャック位置に依存し、また、深溝
の溝幅及び深さはスクライビング及びダイシングの際に
使用する刃の形状に関係している。When forming such a scribe line, the groove width of the scribe line to be formed generally depends on the chuck position of the semiconductor wafer chuck device, and the groove width and depth of the deep groove are determined depending on the width and depth of the deep groove used during scribing and dicing. It is related to the shape of the blade.
先に説明した本発明の製造方法では、これらの溝幅及び
深さは、それぞれ、第１及び第２のスクライブラインの
重なり程度を変えることにより、例えば、上記具体例で
は、スクライブラインが８０ミクロンメータから１６０
ミクロンメータまで変更可能であり、また、これに対応
して、深い溝の幅は、０ミクロンメータから８０ミクロ
ンメータまで変更可能である。この様に用に変更可能で
あるので、装置チャック部跡を避けて、スクライブライ
ンを形成することが可能となる。In the manufacturing method of the present invention described above, these groove widths and depths can be adjusted by changing the overlap degree of the first and second scribe lines, respectively.For example, in the above specific example, the scribe line is 80 microns. 160 from the meter
It can vary up to micrometers and correspondingly the width of the deep groove can vary from 0 micrometers to 80 micrometers. Since it is possible to change the use as described above, it is possible to form a scribe line while avoiding traces of the chuck part of the device.
また、露光装置のブラインド設定により、溝幅０ミクロ
ンメータ以下のスクライブラインを形成することも可能
である。Further, by setting the blind of the exposure device, it is also possible to form a scribe line with a groove width of 0 micrometer or less.
更に、スクライブライン用レチクル製造次にスクライブ
ライン用のパターンを大きめにとり（例えば、２００ミ
クロン程度）、露光時に露光装置のブラインド設定によ
り、スクライブライン溝幅を選択し、ステップピッチの
設定によりスクライブラインの深溝幅を選択することも
できる。Furthermore, the reticle for the scribe line is manufactured. Next, the pattern for the scribe line is made larger (e.g., about 200 microns), the scribe line groove width is selected by the blind setting of the exposure device during exposure, and the scribe line is adjusted by setting the step pitch. It is also possible to select the depth of the groove.
本発明は上記の実施例に限定されるものではなく、種々
の変形が可能である。例えば、エツチングの方法におい
て、ＲＩＥの如きドライエツチングや、ウェットエツチ
ングであってもよいし、また、フォトレジストの除去に
おいて、プラズマエツチング法を利用してもよい。The present invention is not limited to the above embodiments, and various modifications are possible. For example, the etching method may be dry etching such as RIE or wet etching, and plasma etching may be used to remove the photoresist.
以上、詳細に説明した通り本発明によれば、半導体ウェ
ーハ全面に深溝を有するスクライブラインを形成できる
ので、その深溝を案内溝として利用しスクライビング、
のブレードによる線引きが完全に且つ、確実に行え、更
に、ブレーキングの際に半導体ウェーハ周辺部において
の欠は及びチッピングの発生が防止される。それにより
、本発明の方法を使用することにより、高い製品歩留を
達成できる。As described above in detail, according to the present invention, a scribe line having deep grooves can be formed on the entire surface of a semiconductor wafer, and the deep grooves can be used as guide grooves to perform scribing and
The wire can be drawn completely and reliably by the blade, and furthermore, the occurrence of defects and chipping in the peripheral area of the semiconductor wafer during braking can be prevented. Thereby, high product yields can be achieved using the method of the invention.
第１図は本発明に従う実施例の工程説明図、第２図は第
１図に示す工程にしたがって、半導体ウェーハ上にスク
ライブラインを形成する際の処理状態を説明する図、
第３図は本発明の製造方法において使用する露光方法の
説明図、
第４図は従来の方法によるシヨ・ソト露光の方法説明図
、及び、
第５図は従来の方法によりスクライブラインの形成方法
を説明する図である。
Ａ・・・アライメントマーク及び第１のスクライブライ
ンを形成する工程群、
Ｂ・・・第２のスクライブラインを形成する工程群。
特許出願人 住友電気工業株式会社
代理人弁理士 長谷用 芳 樹間
寺 崎 史 朗従来Ｃ
り方法の露光方法
第４図
従来の方法によるウェーハの処理状態
第５図
手続補正書
昭和６２年１１月６日
１ 事件の表示
昭和６２年特許願第２５１４１０号
２ 発明の名称
半導体装置の製造方法
３ 補正をする者
事件との関係 ゛特許出願人
（２１３） 住友電気工業株式会社
４ 代 理 人 （郵便番号 １０１ ）東京都千代田
区岩本町三丁目５番地２号フォアサイトビル４階
明細書の「発明の詳細な説明」の欄
６ 補正の内容
（１） 明細書第１１頁第５行の「イオンシリング」
を「イオンミリング」と訂正する。
（２） 明細書第１５頁第８行の「用に」を「任意に
溝幅が」と訂正する。
（３） 明細書第１５頁第１２行の「０ミクロン」を
ｒ８０ミクロン」と訂正する。
（４） 明細書第１５頁第１４行の「製造法」を製造
時」と訂正する。
（５） 明細書第１５頁第１７行の「により、」を「
により」と訂正する。
以 上
−つＣ1 is a process explanatory diagram of an embodiment according to the present invention, FIG. 2 is a diagram illustrating the processing state when forming a scribe line on a semiconductor wafer according to the process shown in FIG. 1, and FIG. FIG. 4 is an explanatory diagram of the exposure method used in the manufacturing method of the invention; FIG. 4 is an explanatory diagram of the side-to-side exposure method using the conventional method; and FIG. 5 is a diagram illustrating the method of forming scribe lines using the conventional method. be. A: A process group for forming an alignment mark and a first scribe line. B: A process group for forming a second scribe line. Patent applicant: Sumitomo Electric Industries, Ltd. Representative patent attorney Yoshiki Hase
Fumiaki Terasaki Exposure method of conventional C method Figure 4 Processing state of wafer by conventional method Figure 5 Procedural amendment November 6, 1988 1 Indication of case Patent application No. 251410 of 1988 2 Invention Name Manufacturing method of semiconductor device 3 Relationship with the case of the person making the amendment Patent applicant (213) Sumitomo Electric Industries, Ltd. 4 Agent (Postal code 101) Foresight 3-5-2 Iwamoto-cho, Chiyoda-ku, Tokyo Building 4th Floor "Detailed Description of the Invention" Column 6 of the Specification Contents of Amendment (1) "Aeon Schilling" on page 11, line 5 of the specification
is corrected to "ion milling". (2) In the specification, page 15, line 8, "for" is corrected to "arbitrary groove width." (3) "0 micron" on page 15, line 12 of the specification is corrected to "r80 micron." (4) "Manufacturing method" on page 15, line 14 of the specification is corrected to "at the time of manufacture." (5) On page 15, line 17 of the specification, replace “by” with “
"By," he corrected. Above-C
Claims (1)
、この回路パターンをその上に有する半導体チップに分
離するためのスクライブラインを形成する半導体装置の
製造方法において、 位置合わせ用マークをウェーハの各回路パターンの各チ
ップ上に形成するために位置合せ用マークレチクルを用
いて露光し現像し、現像により形成された位置合わせ用
マークを利用して、前記半導体ウェーハのパターン形成
面をスクライブライン形成用レチクルで市松模様状にシ
ョット露光し現像後にエッチングし、第１のスクライブ
ライン及び位置合せ用マークを形成する第１スクライブ
ライン形成工程と、 前記第１のスクライブライン形成工程で形成した位置合
わせ用マークを利用して、前記第１スクライブライン形
成工程でショット露光した部分の残りの半導体ウェーハ
形成面上をスクライブライン形成用レチクルでショット
露光し、現像後エッチングして、前記第１スクライブラ
イン形成工程で形成した第スクライブラインに重ねて第
２のスクライブラインを形成し、スクライブライン内に
深溝を形成する第２スクライブライン形成工程とを含む
ことを特徴とする半導体装置の製造方法。[Claims] A method for manufacturing a semiconductor device, which comprises forming a plurality of circuit patterns on a semiconductor wafer and then forming scribe lines for separating the circuit patterns into semiconductor chips thereon, comprising: an alignment mark; is exposed and developed using an alignment mark reticle to form on each chip of each circuit pattern on the wafer, and the pattern-formed surface of the semiconductor wafer is exposed and developed using the alignment mark formed by the development. A first scribe line forming step of forming a first scribe line and an alignment mark by shot exposure in a checkered pattern with a scribe line forming reticle, development and etching; Using the positioning marks, shot exposure is performed on the remaining semiconductor wafer forming surface of the portion shot-exposed in the first scribe line forming step using a scribe line forming reticle, and after development, etching is performed to form the first scribe line. A method for manufacturing a semiconductor device, comprising: forming a second scribe line overlapping the second scribe line formed in the line forming step, and forming a deep groove in the scribe line.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62251410A JPH0193127A (en) | 1987-10-05 | 1987-10-05 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62251410A JPH0193127A (en) | 1987-10-05 | 1987-10-05 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0193127A true JPH0193127A (en) | 1989-04-12 |
Family
ID=17222428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62251410A Pending JPH0193127A (en) | 1987-10-05 | 1987-10-05 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0193127A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10908494B2 (en) * | 2017-05-31 | 2021-02-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Photomask and manufacturing method thereof |
-
1987
- 1987-10-05 JP JP62251410A patent/JPH0193127A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10908494B2 (en) * | 2017-05-31 | 2021-02-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Photomask and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100439388B1 (en) | Method of manufacturing semiconductor device as well as reticle and wafer used therein | |
| JPS5968928A (en) | Manufacture of semiconductor device | |
| JPH07117744B2 (en) | Dicing line formation method | |
| US7601485B2 (en) | Exposure method | |
| JPH0193127A (en) | Manufacture of semiconductor device | |
| CN111273524B (en) | Process method for realizing accurate alignment | |
| JPH0982634A (en) | Pattern forming method of semiconductor device | |
| JP2007123781A (en) | Semiconductor substrate with alignment mark and method for manufacturing alignment mark | |
| JPH0276214A (en) | Alignment mark of glass mask in photolithography process | |
| KR100261164B1 (en) | Eguipment for fabricating of semiconductor device | |
| JPH03209711A (en) | Manufacture of semiconductor device | |
| CN110488573B (en) | Wafer photoetching method and photomask assembly for wafer photoetching | |
| JPS63275115A (en) | Pattern forming method for semiconductor device | |
| JP2001035776A (en) | Method for manufacturing semiconductor device, and reticle | |
| KR100728947B1 (en) | Method for exposing using reticle for semiconductor device | |
| US20080044774A1 (en) | Method for exposing twice by two masks in semiconductor process | |
| JPS6215854B2 (en) | ||
| JP2003140317A (en) | Photomask and method for exposing wafer substrate | |
| JPS623944B2 (en) | ||
| JPS6320013B2 (en) | ||
| JPH0360008A (en) | Manufacture of semiconductor device | |
| KR100212011B1 (en) | Mask used in patterning and method of exposure using the same | |
| KR100289664B1 (en) | Manufacturing Method of Exposure Mask | |
| JPS62229923A (en) | Metiod of forming mark on semiconductor chip | |
| KR19990012266A (en) | Repair method of photo mask |