KR100212011B1 - Mask used in patterning and method of exposure using the same - Google Patents

Mask used in patterning and method of exposure using the same Download PDF

Info

Publication number
KR100212011B1
KR100212011B1 KR1019950017292A KR19950017292A KR100212011B1 KR 100212011 B1 KR100212011 B1 KR 100212011B1 KR 1019950017292 A KR1019950017292 A KR 1019950017292A KR 19950017292 A KR19950017292 A KR 19950017292A KR 100212011 B1 KR100212011 B1 KR 100212011B1
Authority
KR
South Korea
Prior art keywords
mask
pattern
same
laid out
exposing
Prior art date
Application number
KR1019950017292A
Other languages
Korean (ko)
Other versions
KR970003411A (en
Inventor
이두희
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019950017292A priority Critical patent/KR100212011B1/en
Publication of KR970003411A publication Critical patent/KR970003411A/en
Application granted granted Critical
Publication of KR100212011B1 publication Critical patent/KR100212011B1/en

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 패턴 형성용 마스크 및 이를 이용한 노광방법에 관한 것으로, 하부층의 단차로 인해 발생되는 패턴의 불균일한 형성을 방지하기 위하여 감광막을 도포한 후 단차가 높은 지역 및 낮은 지역의 마스크(Mask)를 각각 사용하여 노광시키므로써 패턴(Pattern)의 균일화를 이룰 수 있도록 한 패턴 형성용 마스크 및 이를 이용한 노광방법에 관한 것이다.The present invention relates to a mask for pattern formation and an exposure method using the same, wherein a mask having a high step and a low area after applying a photosensitive film to prevent uneven formation of a pattern caused by a step of a lower layer is applied. The present invention relates to a pattern forming mask and an exposure method using the same, which allow uniformity of a pattern by exposing using the same.

Description

패턴 형성용 마스크 및 이를 이용한 노광방법Mask for pattern formation and exposure method using the same

제1도는 종래 패턴 형성용 마스크의 평면도.1 is a plan view of a mask for forming a conventional pattern.

제2도는 노광방법을 설명하기 위한 레이아웃도.2 is a layout for explaining an exposure method.

제3(a)도 및 제3(b)도는 본 발명에 따른 패턴 형성용 마스크의 평면도.3 (a) and 3 (b) are plan views of the mask for pattern formation according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 마스크 2 : 셀지역1: mask 2: cell area

3 : 주변회로 지역 4A 및 4B : 제1 및 제2마스크3: Peripheral circuit area 4A and 4B: 1st and 2nd mask

10: 기판 20 : 감광막10: substrate 20: photosensitive film

A : 셀패턴 B : 주변회로 패턴A: cell pattern B: peripheral circuit pattern

본 발명은 패턴 형성용 마스크 및 이를 이용한 노광방법에 관한 것으로, 특히 감광막을 도포한 후 단차가 높은 지역 및 낮은 지역의 마스크(Mask)를 각각 사용하여 노광시키므로써 패턴(Pattern)의 균일화를 이룰 수 있도록 한 패턴 형성용 마스크 및 이를 이용한 노광방법에 관한 것이다.The present invention relates to a mask for forming a pattern and an exposure method using the same, and in particular, after the photosensitive film is applied, the pattern can be uniformed by exposing the mask using a mask having a high step area and a low area, respectively. It relates to a mask for forming a pattern and an exposure method using the same.

일반적으로 반도체 소자를 제조하기 위해서는 도전층, 절연막 등과 같은 여러 가지의 층을 형성해야 하며, 각각의 층을 형성한 후에는 필요한 부분은 남기고 필요없는 부분은 제거시키기 위한 패터닝공정이 필요하다. 이와 같은 패터닝공정은 사진(Lithography) 및 식각(Etch) 공정에 의해 이루어지는데, 상기 사진공정은 감광막(Photoresist)을 도포하고 소정의 마스크(Mask)를 이용하여 상기 감광막을 노광(Exposure)시킨 후 현상(Develop)시켜 감광막패턴을 형성하는 과정이고, 식각공정은 사진공정에 의해 얻어진 상기 감광막패턴을 마스크로 이용하여 패터닝하고져 하는 층의 노출된 부분을 제거시키는 과정이다. 즉, 패터닝공정은 마스크상에 레이아웃(Layout)된 패턴을 소정의 층에 그대로 구현시키는 기술이다. 이와 같은 사진 및 식각공정은 모두 중요성을 갖고 있지만, 본 발명은 특히 노광공정에서 발생되는 문제점을 개선하고져 하는 데 요점이 있다. 그러면 종래의 패턴 형성용 마스크 및 이를 이용한 노광방법을 통해 문제점을 설명하기로 한다.In general, in order to manufacture a semiconductor device, various layers such as a conductive layer, an insulating film, and the like must be formed, and after each layer is formed, a patterning process is required to remove necessary parts while leaving necessary parts. The patterning process is performed by a lithography and etching process, and the photolithography process is performed after applying a photoresist and exposing the photoresist using a predetermined mask. (Develop) to form a photoresist pattern, and the etching process is a process of removing the exposed portion of the layer to be patterned by using the photoresist pattern obtained by the photo process as a mask. In other words, the patterning process is a technique of embodying a pattern laid out on a mask as it is in a predetermined layer. Although such a photo and an etching process are both important, the present invention is particularly important to improve the problems caused in the exposure process. Then, the problem will be described through a conventional mask for pattern formation and an exposure method using the same.

종래의 패턴 형성용 마스크는 제1도에 도시된 바와 같이 하나의 마스크(1)내에 셀(Cell) 패턴(A) 및 주변회로 패턴(B)이 각각 레이아웃된다. 그런데 일반적으로 제조공정에서 셀 지역의 단차는 주변지역의 단차에 비해 높게 형성되기 때문에 상기와 같은 마스크(1)를 이용하여 감광막을 노광시키면 셀 지역과 주변 지역의 감광막의 두께 차이로 인한 벌크 영항(Bulk Effect)이 발생되어 패턴의 크기가 불균일해지거나 임계치수 바이어스(Critical Dimension Bias) 차이로 인해 설계(Design)시와 동일한 크기의 패턴이 형성되지 않는다.In the conventional pattern forming mask, a cell pattern A and a peripheral circuit pattern B are laid out in one mask 1, respectively, as shown in FIG. However, in general, in the manufacturing process, the step of the cell area is formed higher than the step of the surrounding area. Therefore, when the photosensitive film is exposed using the mask (1) as described above, the bulk effect due to the difference in the thickness of the photosensitive film of the cell area and the surrounding area ( Bulk Effect) occurs, resulting in uneven pattern size or differences in critical dimension biases, which do not form patterns of the same size as in design.

그러면 제2도에 도시된 바와 같이 소정의 층이 형성된 기판(10)상에 감광막(20)을 도포한 후 상기와 같은 종래의 마스크를 이용하여 상기 감광막(20)을 패터닝하고져 하는 경우를 예를 들어 설명하기로 한다.Then, as shown in FIG. 2, after the photoresist film 20 is coated on the substrate 10 having a predetermined layer, the photoresist film 20 is patterned using a conventional mask as described above. Will be explained.

우선 상기 감광막(20)을 노광시키기 위하여 노광장비의 조건을 설정해야 할 것이다. 예를 들어 셀 지역(2)에 형성된 패턴(A' 부분) 및 주변회로 지역에 형성된 패턴(B' 부분)의 촛점 깊이의 범위 (Depth of Focus Range)가 각각 -0.8 내지 -0.3㎛ 및 -1.2 내지 -0.8㎛이라면, 형성되는 패턴의 상태를 결정하는 중요한 요소인 촛점 세팅값(Focus Setting Value)은 하기의 표 1에서와 같이 -0.8㎛ 한 부분이다. 즉, 이러한 경우 촛점 깊이에 대한 공정의 여유도가 0이기 때문에 그대로 노광공정을 진행하면 상기한 바와 같이 벌크 현상이 발생하여 패턴의 크기가 불균일해진다. 그러므로 이러한 경우에는 하부층이 폴리실리콘 또는 금속이면 낫칭(Notching) 또는 디닝(Thinning)에 강한 감광막을 선정하여 사용하거나, 감광막이 도포되는 두께를 미리 테스트(Test)하여 단차의 영향을 최소화 하거나 또는 하부층의 두께와 반사도(Reflectance)를 미리 테스트하여 반영하는데, 이중 가장 양호한 방법을 선택하여 공정에 적용한다. 그러나 이러한 방법은 공정을 복잡하게 만들어 소자의 수율을 저하시킨다.First, in order to expose the photosensitive film 20, the conditions of the exposure equipment will have to be set. For example, the depth of focus ranges of the pattern formed in the cell region 2 (part A ') and the pattern formed in the peripheral circuit area (part B') are -0.8 to -0.3 µm and -1.2, respectively. To -0.8 μm, the focus setting value, which is an important factor for determining the state of the formed pattern, is a portion of −0.8 μm as shown in Table 1 below. That is, in this case, since the margin of the process with respect to the depth of focus is zero, when the exposure process is performed as it is, a bulk phenomenon occurs as described above, and the size of the pattern becomes uneven. Therefore, in this case, if the lower layer is polysilicon or metal, select a photoresist that is strong against notching or dining, or test the thickness of the photoresist film beforehand to minimize the effect of the step or The thickness and reflectance are tested and reflected in advance, of which the best method is chosen and applied to the process. However, this method complicates the process and lowers the yield of the device.

따라서 본 발명은 감광막을 도포한 후 단차가 높은 지역 및 낮은 지역의 마스크를 각각 사용하여 노광시키므로써 상기한 단점을 해소할 수 있는 패턴 형성용 마스크 및 이를 이용한 노광방법을 제공하는 데 그 목적이 있다.Accordingly, an object of the present invention is to provide a mask for forming a pattern and an exposure method using the same by applying a photoresist film and exposing the mask using a mask having a high level and a low level, respectively. .

상기한 목적을 달성하기 위한 본 발명에 따른 패턴 형성용 마스크는 셀 지역의 패턴이 레이아웃된 제1마스크와, 주변회로 지역의 패턴이 레이아웃된 제2마스크로 이루어지는 것을 특징으로 하며, 본 발명에 따른 패턴 형성용 마스크를 이용한 노광방법은 소정의 층이 형성된 기판상에 감광막을 도포한 후 셀 지역의 패턴이 레이아웃된 제1마스크를 이용하여 상기 감광막을 노광시키는 단계와, 상기 단계로부터 상기 제1마스크를 제거한 후 주변회로 지역의 패턴이 레이아웃된 제2마스크를 이용하여 상기 감광막을 노광시키는 단계로 이루어지는 것을 특징으로 한다.According to the present invention, a pattern forming mask according to the present invention for achieving the above object comprises a first mask in which a pattern of a cell region is laid out and a second mask in which a pattern of a peripheral circuit region is laid out. An exposure method using a pattern forming mask includes applying a photoresist film on a substrate on which a predetermined layer is formed, and then exposing the photoresist film by using a first mask on which a pattern of a cell region is laid out, and from the step, the first mask. And removing the photoresist, and then exposing the photoresist layer by using a second mask on which a pattern of a peripheral circuit area is laid out.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.

제3(a)도 및 제3(b)도는 본 발명에 다른 패턴 형성용 마스크의 평면도로서, 상기 제2도를 재참조하여 설명한다.3 (a) and 3 (b) are plan views of the mask for pattern formation according to the present invention, and will be described with reference to FIG. 2 again.

제3(a)도는 비교적 단차가 높은 셀 지역(2)의 셀 패턴(A)이 레이아웃된 제1마스크(4A)이고, 제3(b)도는 비교적 단차가 낮은 주변회로 지역(3)의 주변회로 (B)이 레이아웃된 제2마스크(4B)이다.FIG. 3 (a) shows the first mask 4A in which the cell pattern A of the relatively high stepped cell area 2 is laid out, and FIG. 3 (b) shows the periphery of the peripheral circuit area 3 having the relatively low stepped level. The circuit B is the second mask 4B laid out.

이와 같이 단차가 높은 지역 및 단차가 낮은 지역의 패턴이 각각 레이아웃된 제1및 제2마스크(4A 및 4B)를 이용하여 감광막을 노광시키는 방법은 제2도와 같이 소정의 층이 형성된 기판(10)상에 감광막(20)을 도포한 후 상기 제1마스크(4A)를 이용하여 상기 감광막(20)을 노광시킨다. 이후 상기 제1마스크(4A)를 제거하고 상기 제2마스크(4B)를 이용하여 상기 감광막(20)을 노광시킨다. 노광공정이 완료되면 현상액을 사용하여 상기 노광된 감광막(20)을 현상시킨다. 이와 같이 단차가 높은 지역 및 단차가 낮은 지역을 각각 노광시키므로써 하부층의 단차로 인한 촛점 깊이의 차이로 발생되는 패턴의 불균일화를 효과적으로 방지한다.As described above, the method of exposing the photoresist film using the first and second masks 4A and 4B in which the patterns of the high stepped area and the low stepped area are laid out, respectively, includes a substrate 10 having a predetermined layer formed thereon as shown in FIG. After applying the photosensitive film 20 on the surface, the photosensitive film 20 is exposed using the first mask 4A. Thereafter, the first mask 4A is removed and the photosensitive film 20 is exposed using the second mask 4B. After the exposure process is completed, the exposed photosensitive film 20 is developed using a developer. As such, by exposing the region with a high step and the region with a low step, the pattern unevenness caused by the difference in focus depth due to the step of the lower layer is effectively prevented.

상술한 바와 같이 본 발명에 의하면 감광막을 도포한 후 단차가 높은 지역 및 낮은 지역의 마스크를 각각 사용하여 상기 감광막을 노광시키므로써 패턴의 균일화를 이루며, 따라서 소자의 수율 및 신뢰성이 향상될 수 있는 탁월한 효과가 있다.As described above, according to the present invention, after the photoresist is coated, the photoresist is exposed using a mask having a high step and a low step, respectively, thereby achieving uniformity of the pattern, thereby improving the yield and reliability of the device. It works.

Claims (2)

하부층을 패터닝하기 위한 패턴 형성용 마스크에 있어서, 상기 패턴 형성용 마스크는 셀 지역의 패턴이 레이아웃된 제1마스크와, 주변회로 지역의 패턴이 레이아웃된 제2마스크로 구성되는 것을 특징으로 하는 패턴 형성용 마스크.A pattern forming mask for patterning a lower layer, wherein the pattern forming mask comprises a first mask in which a pattern of a cell region is laid out and a second mask in which a pattern of a peripheral circuit region is laid out. Dragon mask. 하부층을 패터닝하기 위한 패턴 형성용 마스크에 있어서, 하부구조가 형성된 기판 상에 감광막을 도포한 후 셀 지역의 패턴이 레이아웃된 제1마스크를 이용하여 상기 감광막을 노광시키는 단계와, 상기 제1마스크를 제거한 후 주변회로 지역의 패턴이 레이아웃된 제2마스크를 이용하여 상기 감광막을 노광시키는 단계로 이루어지는 것을 특징으로 하는 패턴 형성용 마스크를 이용한 노광 방법.A pattern forming mask for patterning an underlayer, comprising: applying a photoresist film on a substrate on which a substructure is formed, exposing the photoresist film using a first mask having a pattern of cell regions laid out thereon, and exposing the first mask. Exposing the photosensitive film using a second mask on which a pattern of a peripheral circuit area is laid out after removal.
KR1019950017292A 1995-06-24 1995-06-24 Mask used in patterning and method of exposure using the same KR100212011B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950017292A KR100212011B1 (en) 1995-06-24 1995-06-24 Mask used in patterning and method of exposure using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950017292A KR100212011B1 (en) 1995-06-24 1995-06-24 Mask used in patterning and method of exposure using the same

Publications (2)

Publication Number Publication Date
KR970003411A KR970003411A (en) 1997-01-28
KR100212011B1 true KR100212011B1 (en) 1999-08-02

Family

ID=19418175

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950017292A KR100212011B1 (en) 1995-06-24 1995-06-24 Mask used in patterning and method of exposure using the same

Country Status (1)

Country Link
KR (1) KR100212011B1 (en)

Also Published As

Publication number Publication date
KR970003411A (en) 1997-01-28

Similar Documents

Publication Publication Date Title
US5302477A (en) Inverted phase-shifted reticle
US6100014A (en) Method of forming an opening in a dielectric layer through a photoresist layer with silylated sidewall spacers
US5300379A (en) Method of fabrication of inverted phase-shifted reticle
US5877562A (en) Photo alignment structure
JPH08160590A (en) Formation of pattern, production of reticle and semiconductor device
JP4613364B2 (en) Resist pattern formation method
KR970007822B1 (en) Fabricating method of semiconductor device
KR0156316B1 (en) Patterning method of semiconductor device
JP2001083688A (en) Method for forming photomask and resist pattern, alignment precision measuring method, manufacture of semiconductor device
KR100212011B1 (en) Mask used in patterning and method of exposure using the same
US5902717A (en) Method of fabricating semiconductor device using half-tone phase shift mask
JPH0795543B2 (en) Etching method
US4581316A (en) Method of forming resist patterns in negative photoresist layer using false pattern
JPH0458167B2 (en)
US4612274A (en) Electron beam/optical hybrid lithographic resist process in acoustic wave devices
US6316340B1 (en) Photolithographic process for preventing corner rounding
KR960000366B1 (en) Contact forming method of semiconductor device
KR970009821B1 (en) Fabrication method of semiconductor device
KR100586531B1 (en) Method for settlement of etching time of pattern by pattern density
KR100476378B1 (en) How to remove resist pattern formed by top surface image process
KR100436771B1 (en) Method of forming photoresist pattern with good properties of semiconductor device
KR0130168B1 (en) Fine patterning method
KR970004428B1 (en) A method for manufacturing semiconductor devices
KR100239435B1 (en) Semiconductor manufacturing method
KR100289664B1 (en) Manufacturing Method of Exposure Mask

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070419

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee