JPH0192857A - 記憶装置 - Google Patents
記憶装置Info
- Publication number
- JPH0192857A JPH0192857A JP62247931A JP24793187A JPH0192857A JP H0192857 A JPH0192857 A JP H0192857A JP 62247931 A JP62247931 A JP 62247931A JP 24793187 A JP24793187 A JP 24793187A JP H0192857 A JPH0192857 A JP H0192857A
- Authority
- JP
- Japan
- Prior art keywords
- information
- error
- storage device
- address
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 2
- 230000010365 information processing Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Hardware Redundancy (AREA)
- Debugging And Monitoring (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、記憶装置の誤り処理を行う際に、例えばその
誤り情報を報告する記憶装置に関する。
誤り情報を報告する記憶装置に関する。
送信側の装置の要求する情報が受信側の装置に正しく送
信されているかどうかを検出するために、例えば、パリ
ティチエ７り等の誤り検出が行われている。この誤り検
出を行う場合に、例えば送信側の装置の要求する情報を
一時記憶する記憶装置が用いられる。記憶装置は、送信
側の装置と受信側の装置との間に設けられており、これ
ら送受信側の装置にはコンビエータ等の情報処理装置が
用いられている。送信側の装置が要求する情報に基づい
た情報書込命令が記憶装置に実行されることによって、
送信側の装置から送出された情報が記憶装置に書き込ま
れるようになっている。
信されているかどうかを検出するために、例えば、パリ
ティチエ７り等の誤り検出が行われている。この誤り検
出を行う場合に、例えば送信側の装置の要求する情報を
一時記憶する記憶装置が用いられる。記憶装置は、送信
側の装置と受信側の装置との間に設けられており、これ
ら送受信側の装置にはコンビエータ等の情報処理装置が
用いられている。送信側の装置が要求する情報に基づい
た情報書込命令が記憶装置に実行されることによって、
送信側の装置から送出された情報が記憶装置に書き込ま
れるようになっている。
このとき、送信側の装置からアドレスが記憶装置に送ら
れ、情報書込命令に従って送出された情報がこのアドレ
スに指定される。この結果、アドレスに指定された情報
が記憶装置に書き込まれる。
れ、情報書込命令に従って送出された情報がこのアドレ
スに指定される。この結果、アドレスに指定された情報
が記憶装置に書き込まれる。
情報書込命令が実行されるとき、記憶装置に書き込まれ
る情報の誤りが検出されるようになっている。検出され
た誤りは、情報書込命令の実行時あるいは実行直後に受
信側の装置に報告していた。
る情報の誤りが検出されるようになっている。検出され
た誤りは、情報書込命令の実行時あるいは実行直後に受
信側の装置に報告していた。
しかしながら、ディスク装置等の記憶装置では、大容量
の情報をこのメモリに書き込んで、書き込まれた情報の
一部を読み出すようになっている。
の情報をこのメモリに書き込んで、書き込まれた情報の
一部を読み出すようになっている。
情報が読み出されるときに、情報の誤りが送信側の装置
に影響を与えることになる。従って、ディスク装置等の
記憶装置の場合であれば、ここから読み出される情報に
限ってその誤りを検出すればよい。それにもかかわらず
、従来の誤り方法を用いれば、記憶装置に書き込まれた
すべての情報について誤りが送信側の装置に報告されて
しまう。
に影響を与えることになる。従って、ディスク装置等の
記憶装置の場合であれば、ここから読み出される情報に
限ってその誤りを検出すればよい。それにもかかわらず
、従来の誤り方法を用いれば、記憶装置に書き込まれた
すべての情報について誤りが送信側の装置に報告されて
しまう。
本来なら送信側の装置に影響を与えないという情報の書
込時に、この誤りの報告が送信側の装置に伝えられてし
まうことによって、これをシステムダウンに導いてしま
うといった不具合が生じる。
込時に、この誤りの報告が送信側の装置に伝えられてし
まうことによって、これをシステムダウンに導いてしま
うといった不具合が生じる。
そこで本発明の目的は、記憶装置に書き込まれた情報の
うちこれを読み出す情報についてその誤りを報告するこ
とのできる記憶装置を提供することにある。
うちこれを読み出す情報についてその誤りを報告するこ
とのできる記憶装置を提供することにある。
本発明は、（ｉ）送信された情報をそれらに指定された
アドレスごとに記憶する情報記憶手段と、（ｉｉ ）送
信された情報が誤りであるかどうかを検出する誤り検出
回路と、（ｉｉｉ ）この誤り検出回路によって誤りが
検出された情報に指定されたアドレスを記憶する誤り情
報指定アドレス記憶手段と、（ｉｖ ＞この誤り情報指
定アドレス記憶手段に記憶されたアドレスに対応する情
報が情報記憶手段から読み出されるとき、その誤りを報
告する誤り報告回路とに記憶装置を具備させる。
アドレスごとに記憶する情報記憶手段と、（ｉｉ ）送
信された情報が誤りであるかどうかを検出する誤り検出
回路と、（ｉｉｉ ）この誤り検出回路によって誤りが
検出された情報に指定されたアドレスを記憶する誤り情
報指定アドレス記憶手段と、（ｉｖ ＞この誤り情報指
定アドレス記憶手段に記憶されたアドレスに対応する情
報が情報記憶手段から読み出されるとき、その誤りを報
告する誤り報告回路とに記憶装置を具備させる。
すなわち本発明は、送信された情報が書き込まれるとき
には、その誤りを報告せずにそれを読み出すときにこれ
を報告することができる。このため、書き込まれる情報
の一部だけが読み出される場合には、必要最小限の誤り
の報告をすることができる。
には、その誤りを報告せずにそれを読み出すときにこれ
を報告することができる。このため、書き込まれる情報
の一部だけが読み出される場合には、必要最小限の誤り
の報告をすることができる。
以下実施例につき本発明の詳細な説明する。
第１図は、本発明の一実施例における記憶装置の回路構
成を示したブロック図である。
成を示したブロック図である。
メモリ１１にはエラーメモリ１２が備えられている。メ
モリ１１が図示しない送信装置から指示される所定の書
込命令によって情報を書き込むとき、その情報のエラー
がエラーチエツク回路１３で検出されるようになってい
る。検出された結果、エラーメモリ１２に記憶される。
モリ１１が図示しない送信装置から指示される所定の書
込命令によって情報を書き込むとき、その情報のエラー
がエラーチエツク回路１３で検出されるようになってい
る。検出された結果、エラーメモリ１２に記憶される。
続出時に、書込時に検出された情報が読み出されると、
エラー報告回路１４からエラーが報告されることになる
。
エラー報告回路１４からエラーが報告されることになる
。
書込時では、図示しない送信装置からアドレス情報１５
がアドレス情報入力端子１８に供給され、さらに書込命
令情報１６および書込情報１７がそれぞれ命令情報入力
端子１９および書込情報入力端子２１に供給される。書
込命令情報１Ｇがメモリ１１に人力されることによって
、書込情報１７がアドレス情報１５の所定のアドレスに
指定され、メモリ１１に書き込まれる。
がアドレス情報入力端子１８に供給され、さらに書込命
令情報１６および書込情報１７がそれぞれ命令情報入力
端子１９および書込情報入力端子２１に供給される。書
込命令情報１Ｇがメモリ１１に人力されることによって
、書込情報１７がアドレス情報１５の所定のアドレスに
指定され、メモリ１１に書き込まれる。
ところで、書込情報１７は、エラーチエツク回路１３に
も人力されており、ここでパリティチエツク等のエラー
チエツクが行われる。この結果、エラーの場合はエラー
情報２２がエラーメモリ１２に書き込まれる。この場合
、メモリ１１に人力された書込命令情報１６がエラーメ
モリ１２にも指示されているので、エラー情報２２がア
ドレス情報１５の所定のアドレスに指定され、エラーメ
モリＩ２に書き込まれる。書込情報１７は、メモリ１１
に書き込まれ、エラー情報２２がエラーメモリ１２に書
き込まれる。
も人力されており、ここでパリティチエツク等のエラー
チエツクが行われる。この結果、エラーの場合はエラー
情報２２がエラーメモリ１２に書き込まれる。この場合
、メモリ１１に人力された書込命令情報１６がエラーメ
モリ１２にも指示されているので、エラー情報２２がア
ドレス情報１５の所定のアドレスに指定され、エラーメ
モリＩ２に書き込まれる。書込情報１７は、メモリ１１
に書き込まれ、エラー情報２２がエラーメモリ１２に書
き込まれる。
読出時では、図示しない送信装置からアドレス情報３１
がアドレス情報人力端子１８に供給され、続出命令情報
３２が命令情報入力端子１９に供給される。このうち、
供給された読出命令情報３２がメモリ１１に人力される
と、読出情報３３がメモリＩＩから読出情報出力端子３
４に出力される。
がアドレス情報人力端子１８に供給され、続出命令情報
３２が命令情報入力端子１９に供給される。このうち、
供給された読出命令情報３２がメモリ１１に人力される
と、読出情報３３がメモリＩＩから読出情報出力端子３
４に出力される。
続出情報３３が書込時にエラーを検出した書込情報１７
である場合、エラー情報２２がエラー報告回路１４に読
み出される。この場合、続出命令情報３２はエラーメモ
リ１２にも指示されているので、エラー情報２２がアド
レス情報３１の所定のアドレスに指定されからエラーメ
モリ１２がらエラー報告回路１４に読み出される。エラ
ー情報２２がエラー報告回路１４に読み出されると、こ
こから図示しない外部装置にエラー報告情報３５が出力
され、これがシステムダウンする。
である場合、エラー情報２２がエラー報告回路１４に読
み出される。この場合、続出命令情報３２はエラーメモ
リ１２にも指示されているので、エラー情報２２がアド
レス情報３１の所定のアドレスに指定されからエラーメ
モリ１２がらエラー報告回路１４に読み出される。エラ
ー情報２２がエラー報告回路１４に読み出されると、こ
こから図示しない外部装置にエラー報告情報３５が出力
され、これがシステムダウンする。
このように本発明は、読み出される情報に限って、その
誤り報告を行うことができる。このため、読み出されな
い情報についての誤りが報告されることによって、記憶
装置の処理速度が低下することを避けることができる。
誤り報告を行うことができる。このため、読み出されな
い情報についての誤りが報告されることによって、記憶
装置の処理速度が低下することを避けることができる。
さらに、システムダウン等の重大な誤り報告を必要最小
限に行うことができるため、このシステムの信頼性が向
上するという効果がある。
限に行うことができるため、このシステムの信頼性が向
上するという効果がある。
第１図は、本発明の一実施例における記憶装置の回路構
成を示したブロック図である。 １１・・・・・・メモリ（情報記憶手段）、１２・・・
・・・エラーメモリ （誤り情報指定アドレス記憶手段）、 １３・・・・・・エラーチエツク回路（誤り検出回路）
、１４・・・・・・エラー報告回路（誤り報告回路）。
成を示したブロック図である。 １１・・・・・・メモリ（情報記憶手段）、１２・・・
・・・エラーメモリ （誤り情報指定アドレス記憶手段）、 １３・・・・・・エラーチエツク回路（誤り検出回路）
、１４・・・・・・エラー報告回路（誤り報告回路）。
Claims (1)
- 【特許請求の範囲】 送信された情報をそれらに指定されたアドレスごとに記
憶する情報記憶手段と、 前記送信された情報が誤りであるかどうかを検出する誤
り検出回路と、 この誤り検出回路によって誤りが検出された情報に指定
されたアドレスを記憶する誤り情報指定アドレス記憶手
段と、 この誤り情報指定アドレス記憶手段に記憶されたアドレ
スに対応する情報が前記情報記憶手段から読み出される
とき、その誤りを報告する誤り報告回路 とを具備することを特徴とする記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62247931A JPH0192857A (ja) | 1987-10-02 | 1987-10-02 | 記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62247931A JPH0192857A (ja) | 1987-10-02 | 1987-10-02 | 記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0192857A true JPH0192857A (ja) | 1989-04-12 |
Family
ID=17170682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62247931A Pending JPH0192857A (ja) | 1987-10-02 | 1987-10-02 | 記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0192857A (ja) |
-
1987
- 1987-10-02 JP JP62247931A patent/JPH0192857A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0032957A1 (en) | Information processing system for error processing, and error processing method | |
| JPH0192857A (ja) | 記憶装置 | |
| JP2818659B2 (ja) | 誤り訂正方式 | |
| JPH0216658A (ja) | 記憶装置 | |
| KR0121094B1 (ko) | 메모리 테스트 방법 | |
| JPH02297235A (ja) | メモリデータ保護回路 | |
| JPH01116747A (ja) | キャッシュｌｓｉ | |
| JPH038040A (ja) | １ビット誤リ情報記憶装置 | |
| JPS6023379B2 (ja) | デ−タ処理システム | |
| JPS5899841A (ja) | 部分実装された制御メモリのアドレス制御方式 | |
| JPH07152497A (ja) | ディスク制御装置 | |
| JP2503981B2 (ja) | 周辺記憶装置 | |
| JP2609768B2 (ja) | 制御情報読出しデータの誤り検出方式 | |
| JPH0230060B2 (ja) | ||
| JPH06119193A (ja) | データ処理システム | |
| JPS62114047A (ja) | 記憶装置 | |
| JPS59116998A (ja) | 主記憶装置の障害検知方式 | |
| JPH0731639B2 (ja) | 磁気デイスク制御装置 | |
| JPS59132054A (ja) | 障害内容通知方式 | |
| JPS6325380B2 (ja) | ||
| JPS6142033A (ja) | 情報処理装置 | |
| JPH0481953A (ja) | メモリ装置 | |
| JPS62166449A (ja) | 論理装置の履歴記憶装置 | |
| JPS6043542B2 (ja) | 情報処理装置 | |
| JPH02287743A (ja) | 不良メモリへの書込み判定方式 |