JPH0191654A - Redundant controller - Google Patents
Redundant controllerInfo
- Publication number
- JPH0191654A JPH0191654A JP62248032A JP24803287A JPH0191654A JP H0191654 A JPH0191654 A JP H0191654A JP 62248032 A JP62248032 A JP 62248032A JP 24803287 A JP24803287 A JP 24803287A JP H0191654 A JPH0191654 A JP H0191654A
- Authority
- JP
- Japan
- Prior art keywords
- intermediate value
- output
- value selection
- selection circuit
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims description 31
- 239000000543 intermediate Substances 0.000 abstract 6
- 238000010586 diagram Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Inverter Devices (AREA)
- Rectifiers (AREA)
- Safety Devices In Control Systems (AREA)
- Control Of Voltage And Current In General (AREA)
- Power Conversion In General (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、順変換装置、逆変換装置、あるいは順・逆変
換装置等の変換装置の制御を行うための冗長化制御装置
に関するものである。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a redundant control device for controlling a conversion device such as a forward conversion device, an inverse conversion device, or a forward/inverse conversion device. .
制御系の高信頼化のために制御装置を冗長化することは
従来より各分野で盛んに行われてきた。2. Description of the Related Art In order to improve the reliability of control systems, making control devices redundant has been widely practiced in various fields.
例えば、実開昭５９−４５６０３の自動制御装置は、制
御装置を三重化し、制御装置の出力段に中間値選択回路
を設け、三重化した制御装置からの出力信号のうち最も
確からしい信号を選択して対象機器（装置）に出力する
。高信頼化が要求されるシステムには上記の制御手段は
有効である。For example, the automatic control device disclosed in Utility Model Application No. 59-45603 has three control devices, an intermediate value selection circuit is provided at the output stage of the control device, and the most probable signal is selected from among the output signals from the three control devices. and output to the target device (device). The above control means is effective for systems that require high reliability.
各種の逆変換装置（インバータ）あるいは順変換装置（
コンバータ）、又は順・変換装置に上記の冗長化した制
御手段を適用すると、以下のような問題が発生する。ま
ず第２図に従来技術による制御装置５と、逆変換装置６
の関係を示す。逆変換装置６のスイッチング素子として
は、トランジスタ、サイリスタ、ゲートターンオフサイ
リスタ等各種のデバイスが適用可能であるが、ここでは
トランジスタＴＲＩ〜ＴＲ４を用いた例を示す。またこ
れは単相型の逆変換装置の例であり、各トランジスタの
ベースに加わるゲート信号は第３図のようなタイミング
になっている。Various inverse conversion devices (inverters) or forward conversion devices (
When the above-mentioned redundant control means is applied to a converter) or a forward/conversion device, the following problems occur. First, FIG. 2 shows a conventional control device 5 and an inverse conversion device 6.
shows the relationship between Although various devices such as transistors, thyristors, and gate turn-off thyristors can be used as the switching elements of the inverse conversion device 6, an example using transistors TRI to TR4 is shown here. Furthermore, this is an example of a single-phase inverter, and the gate signals applied to the bases of each transistor have timings as shown in FIG.
一方、制御装置５は、センサ１からの信号を三重化した
制御回路２〜４へ入力して各１−ランジスタへのゲート
信号ａｉ、ｂｉ、ｃｉ（ｉ＝１〜４）を生成し、中間値
選択回路Ｂｉはこれらの中間値を取り出して各トランジ
スタＴＲＩ〜ＴＲ４へのゲート信号ｇ１〜ｇ４を出力す
る。ここで中間値選択回路は３つの信号のうち中間レベ
ルの信号を選択して出力するとしたが、入力信号がディ
ジタルの場合には、この動作によりタイミング的に中間
の信号が選択される。例えば、第４図ａ、ｂ、ａの信号
が中間値選択回路に入力されたとする。ここで例えば論
理ＩＩ ＯＩＩをＯｖ、論理＋１１ ＩＴを５ｖとする
と、時刻ｔ１までは、入力信号すべてがＯｖにあるので
出力ｄも０■となる。そして、時刻ｔ１からｔＺの間は
、３つの入力信号のうち１つが５ｖで残り２つの信号が
Ｏｖであるから、出力ｄは０■となる。時刻ｔ２からｔ
３の間は２つの入力信号が５ｖで１つがＯｖであるので
出力ｄは５ｖとなる。そして時刻ｔ３からｔ４の間は入
力信号すべてが５ｖであるから、出力ｄも５ｖとなる９
時刻ｔ４からｔδの間は２つの入力信号が５ｖであり、
１つの入力信号がＯｖであるから出力ｄは５ｖのままで
ある。ところが、時刻ｔ５からｔ６の間は１つの入力信
号が５ｖで、残りの２つの入力信号がＯｖであるため、
出力ｄは０■となる。そして時刻ｔａ以後は全入力信号
が０■であるので出力もｏｖとなる。以上から出力ｄは
入力信号ｂ、つまりタイミング的に中間値の信号が選択
できる。On the other hand, the control device 5 inputs the signal from the sensor 1 to the triplex control circuits 2 to 4 to generate gate signals ai, bi, and ci (i=1 to 4) to each transistor, and The value selection circuit Bi takes out these intermediate values and outputs gate signals g1 to g4 to each of the transistors TRI to TR4. Here, it is assumed that the intermediate value selection circuit selects and outputs the intermediate level signal among the three signals, but if the input signal is digital, this operation selects the intermediate signal in terms of timing. For example, assume that the signals shown in FIG. 4 a, b, and a are input to the intermediate value selection circuit. Here, for example, if the logic II OII is Ov and the logic +11 IT is 5V, until time t1, all the input signals are at Ov, so the output d is also 0■. Then, from time t1 to tZ, one of the three input signals is 5V and the remaining two signals are Ov, so the output d becomes 0■. From time t2 to t
3, two input signals are 5V and one is Ov, so the output d is 5V. Since all the input signals are 5V from time t3 to t4, the output d is also 5V9.
Between time t4 and tδ, the two input signals are 5V,
Since one input signal is Ov, the output d remains at 5V. However, between time t5 and t6, one input signal is 5V and the remaining two input signals are Ov, so
The output d becomes 0■. After time ta, all input signals are 0■, so the output is also ov. From the above, the input signal b, that is, the signal having an intermediate value in terms of timing, can be selected as the output d.
ところで、この中間値選択回路に、従来例に記載されて
いるような電源を必要とするものを適用すると、中間値
選択回路の出力が例えば論理“１″に縮退故障すること
がある。つまり、電源の電圧がそのままか、あるいは電
圧降下して中間値選択回路より出力されることがある。By the way, if a circuit that requires a power supply as described in the conventional example is applied to this intermediate value selection circuit, the output of the intermediate value selection circuit may become stuck at logic "1", for example. In other words, the voltage of the power supply may remain unchanged or be outputted from the intermediate value selection circuit with a voltage drop.
この故障が例えば中間値選択回路Ｂ４に発生し、その発
生時刻が、例えば第３図の時刻ｔｌであったとする。こ
の結果、ゲート信号ｇ４は時刻ｔ２以降で実線で示す波
形とはならず１点線のように論理／／ １ ｎになりつ
ばなしになる。そうすると時刻ｔ２でトランジスタＴ
ＲｌとＴＲ４が同時にオン状態となり、両トランジスタ
ＴＲＩ、 ＴＲ４に大電流が流れて短絡するという問題
がある。Assume that this failure occurs, for example, in the intermediate value selection circuit B4, and the time of occurrence is, for example, time tl in FIG. 3. As a result, after time t2, the gate signal g4 does not have the waveform shown by the solid line, but becomes logic // 1 n as shown by the one-dot line, and becomes brimless. Then, at time t2, the transistor T
There is a problem in that Rl and TR4 are turned on at the same time, and a large current flows through both transistors TRI and TR4, resulting in a short circuit.
本発明の目的は、中間値選択回路が故障しても、変換装
置が壊れないような冗長化制御装置を提供するにある。SUMMARY OF THE INVENTION An object of the present invention is to provide a redundancy control device in which the conversion device will not be damaged even if the intermediate value selection circuit fails.
上記の目的は、中間値選択回路自身に電源を必要としな
い無電源型の中間値選択回路を設けることにより達成さ
れ、また、システムによって中間値選択回路の出力段に
パルス増幅器を用いる場合には、この中間値選択回路を
無電源型にするほかに、その出力段にパルス増幅器を取
り付けたものを複数個設け、各々の出力にパルストラン
スを設け、このパルストランスの出力に無電源型の信号
選択回路を接続することにより達成される。The above objective is achieved by providing a power-free intermediate value selection circuit that does not require a power supply for the intermediate value selection circuit itself, and when a pulse amplifier is used in the output stage of the intermediate value selection circuit depending on the system. In addition to making this intermediate value selection circuit a power-free type, it also has multiple pulse amplifiers attached to its output stage, a pulse transformer is installed at each output, and a power-free type signal is connected to the output of the pulse transformer. This is achieved by connecting a selection circuit.
無電源型の中間値選択回路では、電源電圧が出力される
縮退故障が出力される縮退故障がなく、このとき無電源
型の中間値選択回路の入力信号が正常であれば変換装置
のスイッチング回路のアームを短絡させることはない。In the non-power supply type intermediate value selection circuit, if there is no stuck-at fault in which the power supply voltage is output, and the input signal of the non-power supply type intermediate value selection circuit is normal, the switching circuit of the converter will not short-circuit the arms of the
また、無電源型の中間値選択回路の出力段にパルス増幅
器（これは必ず電源を持つ）を設ける場合には、パルス
増幅器の出力が論理１１１ ＩＩに縮退故障しても、パ
ルストランスは入力信号が変化しなければ出力が”１”
（５Ｖ）に保たれることがなく、従って変換装置の
スイッチング回路のアームが短絡することはない。In addition, if a pulse amplifier (which always has a power supply) is provided at the output stage of a power-free intermediate value selection circuit, even if the output of the pulse amplifier becomes stuck at logic 111 II, the pulse transformer will not be able to handle the input signal. If there is no change, the output is “1”
(5V) and therefore the switching circuit arm of the converter will not be shorted.
以下１本発明の詳細な説明する。各回の番号の等しい部
分は相当部を示す。第１図は本発明の一実施例を示すブ
ロック図で、変換装置６は単相の逆変換装置（トランジ
スタアームとする）であり、冗長化制御装置５は、従来
例で示した第２図のものと同様な三重化構成であるが、
中間値選択回路Ａ１〜Ａ４が無電源型であるところが異
なる。The present invention will be explained in detail below. Portions with equal numbers each time indicate corresponding portions. FIG. 1 is a block diagram showing an embodiment of the present invention, in which the conversion device 6 is a single-phase inverse conversion device (transistor arm), and the redundancy control device 5 is shown in FIG. It has a triplex configuration similar to that of
The difference is that the intermediate value selection circuits A1 to A4 are of a powerless type.
無電源型の中間値選択回路の一構成例を第５図に示す。FIG. 5 shows an example of the configuration of a power-free intermediate value selection circuit.
これはＮＰＮトランジスタ１６〜１８をトランジスタ１
８はオン状態で＋１１ ｕを出力する。This converts NPN transistors 16 to 18 into transistor 1
8 outputs +11 u in the on state.
トランジスタ１７はベースがｔｚ ＯＩＩであるからオ
フ状態である。また、トランジスタ１６はベースがＩＩ
Ｉ Ｊ＋であるがトランジスタ１８の出力が１１１
ＩＩであり、これによって逆電圧がエミッタに印加され
るのでオフ状態となる。結果として、出力ｇｉはＩＩ
Ｉ ＩＩとなる。時刻ｔ３から＋４では全入力が“１″
であるので出力ｇｉも１１１”になる。以下同様に入力
信号の状態に対応づけて考えていくと、最終的には、第
４図の出力ｄ、つまり中間値が選択できる。Transistor 17 is off because its base is at tz OII. Further, the base of the transistor 16 is II
I J+, but the output of transistor 18 is 111
II, thereby applying a reverse voltage to the emitter, resulting in an off state. As a result, the output gi is II
I II. From time t3 to +4, all inputs are “1”
Therefore, the output gi will also be 111''. If we consider the following in the same manner in relation to the state of the input signal, we can finally select the output d in FIG. 4, that is, the intermediate value.
さて、この無電源型の中間値選択回路の故障モードを考
える。まず、全素子が短絡モードに故障したとする。ダ
イオード１９〜２１の出力は一点に接続されているから
、全素子が短絡モードに故障すれば、等価的にワイヤー
ドオア回路（機能的にはアンド）になっているので、例
えば、入力信号が第４図のようになっていれば、時刻ｔ
３から＋４まで論理“１”の信号が出力される。つまり
、各入力信号のずれが変換装置６のスイッチング素用い
ており、入力される信号が正極性（例えば。Now, let us consider the failure mode of this power-free intermediate value selection circuit. First, it is assumed that all the elements fail in short-circuit mode. Since the outputs of diodes 19 to 21 are connected to one point, if all the elements fail in short-circuit mode, it will equivalently become a wired-OR circuit (functionally AND), so for example, if the input signal is If the situation is as shown in Figure 4, time t
Logic "1" signals are output from 3 to +4. In other words, the deviation of each input signal uses the switching element of the converter 6, and the input signal is of positive polarity (for example).
０〜５Ｖ）の場合に適用できる。ダイオード１９〜２１
は各トランジスタ１６〜１８のベース・エミッタ間に逆
電圧がかかったときのトランジスタの破壊を防止するた
めのものである。この無電源型の中間値選択回路の入力
ａ、ｂ、ａとして第４図に示す信号がそれぞれ印加され
たとする。時刻ｔ１までは各信号が論理Ｉｔ Ｏｒｔで
あるため出力も“０”となる。時刻ｔ１から＋２までの
期間では信号ａのみが論理ｔｔ １ Ｆ＋になっている
。この結果。0 to 5V). Diodes 19-21
This is to prevent the transistors from being destroyed when a reverse voltage is applied between the base and emitter of each of the transistors 16-18. It is assumed that the signals shown in FIG. 4 are applied as inputs a, b, and a of this power-free intermediate value selection circuit, respectively. Until time t1, each signal is at the logic It_Ort, so the output is also "0". During the period from time t1 to +2, only signal a is at logic tt 1 F+. As a result.
トランジスタ１６のベースは１”、コレクタはＮ ＯＩ
Ｉであり、トランジスタがオン状態となるため、コレク
タ電圧がほぼそのままエミッタに出力される。従って、
トランジスタ１６のエミッタ電位はＬＬ ＯＩＴである
。トランジスタ１７．１８のベースは共にＩｔ ＯＨで
あるからともにオフ状態でそのエミッタ電位はＩｔ Ｏ
＃＋である。つまり時刻ｔ２までは中間値選択回路の出
力ｇｉは１（０７１である。The base of transistor 16 is 1", the collector is N OI
Since the transistor is in the on state, the collector voltage is output almost unchanged to the emitter. Therefore,
The emitter potential of transistor 16 is LLOIT. Since the bases of transistors 17 and 18 are both It OH, both are in the off state and their emitter potentials are It OH.
It is #+. That is, until time t2, the output gi of the intermediate value selection circuit is 1 (071).
時刻ｔ２から＋３の期間では、トランジスタ１８のベー
スがＩｔ ｌ １１、コレクタが１′１ ｔｙであるの
で子の動作タイミング上許容値以内になっていれば何ら
問題なく制御が続行される。During the period from time t2 to +3, the base of the transistor 18 is It l 11 and the collector is 1'1 ty, so if the operation timing of the child is within the permissible value, control will continue without any problem.
一部の素子が故障しても同様である。例えばトランジス
タ１８が短絡故障したとする。この場合、第４図におい
て、時刻ｔｉまでは入力信号が（ｌ ＯＩＩであるので
“０”が出力される。時刻し１から＋２では入力信号ａ
が“１″であるためエミッタ出力が′１″となり、ダイ
オード２１を介して、“１”がそのまま出力される。時
刻ｔ２から＋４までは、この状態が続く。時刻ｔ４から
＋５の間では入力信号ａが０′″であるのでトランジス
タ１８のエミッタは＃ ＯＩｔとなるが、トランジスタ
１６．１７の動作により、論理“１″が出力され、ダイ
オード２１が逆バイアスとなり、トランジスタ１８のエ
ミッタ出力である０”は出力されない、万一、この場合
において、ダイオード２１も短絡モードに故障していた
とすると、時刻＋４以後は出力は００”になる。しかし
ながら、いずれの場合も出力ｇｉが論理Ｉｔ Ｉ ＩＩ
になりっばなしになることはない。The same applies even if some of the elements fail. For example, assume that the transistor 18 suffers from a short-circuit failure. In this case, in FIG. 4, the input signal is (lOII) until time ti, so "0" is output. From time 1 to +2, the input signal a
is "1", the emitter output becomes "1", and "1" is output as is through the diode 21. This state continues from time t2 to +4. From time t4 to +5, the input Since the signal a is 0'', the emitter of the transistor 18 becomes #OIt, but due to the operation of the transistors 16 and 17, logic "1" is output, the diode 21 becomes reverse biased, and the emitter output of the transistor 18 becomes 0" is not output. In this case, if the diode 21 also fails in short-circuit mode, the output will be 00" after time +4. However, in both cases the output gi is logical It I II
It will never be the same.
次に、各素子が開放モードに故障する場合であるが、こ
の場合は信号が喪失するモード、つまり出力ｇｉはｔＬ
Ｏ＋＋になる。従って論理“１″に縮退故障すること
はない。Next, there is a case where each element fails in the open mode, but in this case, the mode in which the signal is lost, that is, the output gi is tL
It becomes O++. Therefore, a stuck-at fault at logic "1" will not occur.
以上述べたように、無電源型の中間値選択回路のいかな
る故障に対しても、その出力は論理Ｉｔ Ｉ Ｉｔにな
りっばなしになることがないが、これは、電源を用いな
いで入力信号の大小関係のみで出力を決定しているから
である。そしてこの中間値選択回路を用いれば、第１図
の変換装置６のアームを構成するトランジスタを同時に
オンすることはなく、中間値選択回路の故障のためアー
ム素子の障害をなくすことができる。As mentioned above, in the event of any failure in a power-free intermediate value selection circuit, its output will never become the logic It I It; This is because the output is determined only by the magnitude relationship of . By using this intermediate value selection circuit, the transistors constituting the arm of the converter 6 shown in FIG. 1 are not turned on at the same time, and it is possible to eliminate failures in the arm elements due to failures in the intermediate value selection circuit.
なお、現在市販されているトランジスタはベース・エミ
ッタ間電圧ＶＢＥが零ボルトではなく数百ｍＶ程度ある
。このため入力信号の大小関係によってこの電圧ＶＢＥ
分だけ無電源型中間値選択回路から低い電圧が出力され
ることがある。これによって論理１１１ ｎが“０″に
なることはないがノイズマージンが少なくなる。この電
圧降下をなくし、ノイズマージンを高めるためには時開
５９−１４００３号の中間値選択回路に記載されている
回路、特に、ＮＰＮトランジスタ６個で正極性の信号に
対して中間値を選択、出力する部分を用いればよい。Note that the base-emitter voltage VBE of currently commercially available transistors is not zero volts but approximately several hundred mV. Therefore, depending on the magnitude of the input signal, the voltage VBE
A lower voltage may be output from the unpowered intermediate value selection circuit. Although this does not cause the logic 111n to become "0", the noise margin decreases. In order to eliminate this voltage drop and increase the noise margin, the circuit described in the intermediate value selection circuit of Jikai No. 59-14003, in particular, selects an intermediate value for a positive polarity signal using six NPN transistors. Just use the output part.
以上に説明した第１図の実施例は逆変換装置の場合であ
ったが、順変換装置の場合には、制御装置５は同一であ
るが、逆変換装置６に代わって第６図の順変換装置５０
を制御対象とすればよい。The embodiment shown in FIG. 1 described above was for an inverse transform device, but in the case of a forward transform device, the control device 5 is the same, but the inverse transform device 6 is replaced by the inverse transform device shown in FIG. Conversion device 50
may be controlled.
この例では交流電圧５５をスイッチング素子であるサイ
リスタ５１〜５４によって整流し、端子５６．５７間に
直流電圧を出力している。そして本発明の冗長化制御装
置５はサイリスタ５１〜５４の点弧角を制御して、直流
電圧レベルを制御する。In this example, AC voltage 55 is rectified by thyristors 51 to 54, which are switching elements, and DC voltage is output between terminals 56 and 57. The redundancy control device 5 of the present invention controls the firing angles of the thyristors 51 to 54 to control the DC voltage level.
次に、順・逆変換装置の場合の実施例を第７図に示す。Next, an embodiment in the case of a forward/inverse converter is shown in FIG.
冗長化制御装置６１は順変換装置と逆変換装置の両装置
の制御用ゲートパルスを生成する制御回路６２〜６４と
、無電源型の中間値選択回路Ａ１〜Ａ４ （順変換装置
用）とＢ１〜Ｂ４（逆変換装置用）を有し、それらの出
力するゲート信号ｇ１〜ｇ４はサイリスタ５１〜５４の
ゲートに印加し、ゲート信号ｈ１〜ｈ４はトランジスタ
ＴＲＩ〜ＴＲ４に印加する。ここで、直流リアクトル５
８は平滑フィルタであり、第７図に示す構成は電流型逆
変換装置を対象とした例である。以上のように、順変換
装置、逆変換装置、あるいは順・逆変換装置において、
冗長化した制御装置の出力段に無電源型の中間値選択回
路を設けることにより、中間値選択回路が故障してもス
イッチング回路のアームが短絡することがなく、装置全
体として高い信頼性を持つことができる。The redundancy control device 61 includes control circuits 62 to 64 that generate control gate pulses for both the forward conversion device and the inverse conversion device, and power-free intermediate value selection circuits A1 to A4 (for the forward conversion device) and B1. -B4 (for inverse conversion device), gate signals g1-g4 outputted by these are applied to the gates of thyristors 51-54, and gate signals h1-h4 are applied to transistors TRI-TR4. Here, DC reactor 5
8 is a smoothing filter, and the configuration shown in FIG. 7 is an example intended for a current type inverter. As mentioned above, in the forward conversion device, inverse conversion device, or forward/inverse conversion device,
By providing a power-free intermediate value selection circuit in the output stage of the redundant control device, even if the intermediate value selection circuit fails, the arm of the switching circuit will not be short-circuited, ensuring high reliability as a whole. be able to.
また以上の各実施例は単相型の場合であったが。Further, each of the above embodiments was of a single phase type.
三相型の場合には、これに必要なスイッチング素子の個
数に対応して無電源型の中間値選択回路を設ければよい
。In the case of a three-phase type, a power-free intermediate value selection circuit may be provided corresponding to the number of switching elements required.
第８図は本発明の別の実施例を示すもので、第１図の冗
長化制御装置５の部分のみを示している。FIG. 8 shows another embodiment of the present invention, in which only the redundant control device 5 of FIG. 1 is shown.
本実施例では無電源型の中間値選択回路を二重化してゲ
ート信号ｇｉ用にＡ ｉ １ 、 Ａ ｉ ２の２つの
中間値選択回路を設けて高信頼化し、さらにそれらの出
力をパルス増幅器３１１〜３４２でそれぞれ増幅したの
ち、パルストランス４１１〜４４２を介して信号選択回
路３５ｉへ入力し、この選択回路３５ｉで１つを選択し
てゲート信号ｇｉを得ティる（ｉ＝１〜４）。このよう
にパルス増幅器を設けると、これには必ず電源を必要と
するから。In this embodiment, the non-power supply type intermediate value selection circuit is duplicated to provide two intermediate value selection circuits A i 1 and A i 2 for the gate signal gi to increase reliability, and furthermore, their outputs are sent to the pulse amplifier 311. After being amplified in steps 342 to 342, the signals are input to the signal selection circuit 35i via pulse transformers 411 to 442, and the selection circuit 35i selects one to obtain a gate signal gi (i=1 to 4). Providing a pulse amplifier like this always requires a power source.
前述のように出力が論理″１”に縮退故障することがあ
る。このための変換装置のアーム素子障害を防止するた
めにパルストランスを設けている。As mentioned above, the output may become stuck at logic "1". A pulse transformer is provided to prevent arm element failure of the converter for this purpose.
パルストランスは入力が交流的に変化していないと信号
を出力しないから、例えばパルス増幅器３１１が論理“
１”に縮退故障しても、パルストランス４１１の出力は
７７１ ｎにならない。そして冗長的に設けた無電源型
の中間値選択回路Ａ１２゜パルス増幅器３１２、パルス
トランス４１２が正常であれば、これから出力される信
号が無電源の信号選択回路３５１を介してスイッチング
回路に出力される。なお、信号選択回路３５１〜３５４
は、例えば第９図のようにダイオード３６．３７からな
る高値選択回路で実現できる。Since a pulse transformer does not output a signal unless the input is changing AC, for example, the pulse amplifier 311 is
1", the output of the pulse transformer 411 will not become 771n.If the redundantly provided intermediate value selection circuit A12° pulse amplifier 312 and pulse transformer 412 are normal, the output of the pulse transformer 411 will not become 771n. The output signal is output to the switching circuit via a power-free signal selection circuit 351. Note that the signal selection circuits 351 to 354
can be realized, for example, by a high value selection circuit consisting of diodes 36 and 37 as shown in FIG.
第１０図は、無電源型の中間値選択回路、パルス増幅器
、パルストランス部を三重化した実施例を示しており、
第１図の制御装置５の部分を示している。ここで中間値
選択回路Ａｌｌ〜Ａ４３はすべて無電源型であり、また
、信号選択回路３６１〜３６４も無電源型の第９図に示
した、高値選択回路を用いてもよいことはいうまでもな
い。FIG. 10 shows an embodiment in which a power-free intermediate value selection circuit, a pulse amplifier, and a pulse transformer are triplexed.
A portion of the control device 5 in FIG. 1 is shown. It goes without saying that the intermediate value selection circuits All to A43 are all non-power supply type, and the signal selection circuits 361 to 364 may also be the high value selection circuits shown in FIG. 9, which are non-power supply type. do not have.
なお、第８図及び第１０図のようにパルス増幅器を用い
る場合、電源をパルス増幅器毎に設けたのでは不経済で
あり、ハード量が多くなる。しかし、この電源を１つで
実現したのでは、この電源故障でシステムがダウンして
しまう。また、第１２図のように２つの電源装置７２．
７３の出力をダイオード７０．７１を介して付き合わせ
、出力電圧を端子７４に出力する二重系では、端子７４
に接続する負荷（パルス増幅器）が一つ短絡側に故障す
ると、２つの電源装置から大電流が流れて両電源装置が
異常となり、電源が喪失してしまったりする。このよう
なコモンモード故障を排除するために、第１１図のよう
に冗長化したパルス増幅器の冗長数（この場合の冗長数
は２）に対応して電源袋［３８，３９を設け、各々の電
源装置を冗長化したパルス増幅器の電源とする。具体的
には、例えば電源袋＠３８はパルス増幅器３１１゜・・
・・・・、３４１に接続し、電源装置３９は、パルス増
幅器３１２．・・・・・・、３４２に接続する。これに
より、例えば電源装置３８が故障となっても、電源装置
３９とパルス増幅器３１２．・・・・・・、３４２が正
常であれば制御を継続することが可能となる。In addition, when using a pulse amplifier as shown in FIGS. 8 and 10, it is uneconomical to provide a power supply for each pulse amplifier, and the amount of hardware increases. However, if this power supply were implemented with only one power supply, the system would go down due to a power failure. In addition, as shown in FIG. 12, two power supply devices 72.
In a dual system in which the outputs of 73 are combined via diodes 70 and 71 and the output voltage is output to terminal 74, terminal 74
If one of the loads (pulse amplifiers) connected to the power supply fails due to a short circuit, a large current will flow from the two power supplies, causing both power supplies to malfunction, resulting in power loss. In order to eliminate such common mode failures, power supply bags [38, 39 are provided corresponding to the number of redundant pulse amplifiers (in this case, the number of redundancies is 2) as shown in Fig. 11, and each Use the power supply as a redundant pulse amplifier power supply. Specifically, for example, the power supply bag @38 is a pulse amplifier 311°...
. . , 341, and the power supply device 39 is connected to the pulse amplifiers 312 . ......, connect to 342. As a result, even if the power supply device 38 fails, for example, the power supply device 39 and the pulse amplifier 312. ..., if 342 is normal, control can be continued.
また、パルス増幅器３１１が短絡故障しても、その他の
装置が正常であれば制御を継続することができる。この
実施例ではパルス増幅器のところを二重系としているが
、この部分の冗長数をさらに増した場合も同様である。Further, even if the pulse amplifier 311 has a short-circuit failure, control can be continued as long as the other devices are normal. In this embodiment, the pulse amplifier is a duplex system, but the same applies if the number of redundancies in this part is further increased.
例えば、第１０図のように三重化した場合には、電源装
置を３個を設け、第１１図と同様に接続すればよい。For example, in the case of triplexing as shown in FIG. 10, three power supplies may be provided and connected in the same manner as in FIG. 11.
本発明によれば、中間値選択回路あるいはパルス増幅器
の故障によって、変換装置のアーム素子短絡が生じない
から、順変換装置、逆変換装置、あるいは順・逆変換装
置の高信頼化を図ることができるという効果がある。According to the present invention, short-circuiting of the arm elements of the conversion device does not occur due to a failure of the intermediate value selection circuit or the pulse amplifier, so it is possible to improve the reliability of the forward conversion device, inverse conversion device, or forward/inverse conversion device. There is an effect that it can be done.
第１図は本発明の一実施例を示すブロック図、第２図は
従来の冗長化制御装置のブロック図、第３図及び第４図
は第２図の装置の動作説明図、第５図は無電源型の中間
値選択回路の具体例を示す図、第６図は順変換装置の構
成図、第７図は順・逆変換装置の構成図、第８図は本発
明の他の実施例を示すブロック図、第９図は第８図の信
号選択回路の構成図、第１０図は本発明のもう一つの実
施例を示すブロック図、第１１図及び第１２図はパルス
増幅器用電源の供給方法の説明図である。
Ａ１−Ａ４．Ｂｌ〜Ｂ４．Ａｌｌ〜Ａ４３・・・無電源
中間値選択回路、５・・・制御装置、６・・・変換装置
、３１１〜３４２・・・パルス増幅器、３５１〜３５４
・・・無電源型信号選択回路、４１１〜４４３・・・パ
ルストランス。FIG. 1 is a block diagram showing an embodiment of the present invention, FIG. 2 is a block diagram of a conventional redundancy control device, FIGS. 3 and 4 are explanatory diagrams of the operation of the device in FIG. 2, and FIG. 5 6 is a diagram showing a specific example of a power-free intermediate value selection circuit, FIG. 6 is a configuration diagram of a forward conversion device, FIG. 7 is a configuration diagram of a forward/inverse conversion device, and FIG. 8 is a diagram showing another embodiment of the present invention. A block diagram showing an example, FIG. 9 is a block diagram of the signal selection circuit of FIG. 8, FIG. 10 is a block diagram showing another embodiment of the present invention, and FIGS. 11 and 12 are power supplies for the pulse amplifier. FIG. A1-A4. Bl~B4. All~A43... No-power supply intermediate value selection circuit, 5... Control device, 6... Conversion device, 311-342... Pulse amplifier, 351-354
...No power supply type signal selection circuit, 411-443...Pulse transformer.
Claims (1)
る逆変換、あるいは交流を一旦直流へ変換し更にその直
流を交流へ再変換する順逆変換を行うところの変換装置
を、ゲート信号を出力して制御するための冗長化制御装
置において、冗長化された複数個の制御回路からの出力
の中間値を取り出してゲート信号とするための中間値選
択回路を、無電源型の回路により構成したことを特徴と
する冗長化制御装置。 ２、前記中間値選択回路の出力をパルス増幅器で増幅し
、更に該増幅したゲート信号をパルストランスを介して
出力する構成としたことを特徴とする特許請求の範囲第
１項記載の冗長化制御装置。 ３、ゲート信号ごとの前記中間値選択回路を複数個設け
るとともに、該複数個の中間値選択回路の出力の内の高
値または中間値を、無電源型の高値選択回路または中間
値選択回路によりとり出してゲート信号出力とする構成
としたことを特徴とする特許請求の範囲第１項記載の冗
長化制御装置。 ４、ゲート信号ごとの前記中間値選択回路、パルス増幅
器、及びパルストランスをそれぞれ複数個設けるととも
に、同一ゲート信号対応のパルス増幅器にはそれぞれ別
系統の電源を供給し、かつ上記パルストランス出力の内
の高値または中間値を、無電源型の高値選択回路または
中間値選択回路によりとり出してゲート信号出力とする
構成としたことを特徴とする特許請求の範囲第２項記載
の冗長化制御装置。[Scope of Claims] 1. Conversion that performs forward conversion of alternating current to direct current, inverse conversion of direct current to alternating current, or forward and inverse conversion of converting alternating current to direct current and then converting the direct current back to alternating current. In a redundant control device for controlling a device by outputting a gate signal, an intermediate value selection circuit for extracting an intermediate value of outputs from a plurality of redundant control circuits and using it as a gate signal is not provided. A redundant control device characterized by comprising a power supply type circuit. 2. Redundancy control according to claim 1, characterized in that the output of the intermediate value selection circuit is amplified by a pulse amplifier, and the amplified gate signal is further outputted via a pulse transformer. Device. 3. A plurality of intermediate value selection circuits are provided for each gate signal, and a high value or an intermediate value among the outputs of the plurality of intermediate value selection circuits is selected by a power-free high value selection circuit or an intermediate value selection circuit. 2. The redundancy control device according to claim 1, wherein the redundancy control device is configured to output a gate signal by outputting a gate signal. 4. A plurality of intermediate value selection circuits, pulse amplifiers, and pulse transformers are provided for each gate signal, and power is supplied from separate systems to the pulse amplifiers corresponding to the same gate signal, and one of the outputs of the pulse transformer is 3. The redundancy control device according to claim 2, wherein the high value or intermediate value of is extracted by a power-free high value selection circuit or intermediate value selection circuit and output as a gate signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62248032A JPH0746897B2 (en) | 1987-10-02 | 1987-10-02 | Redundant control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62248032A JPH0746897B2 (en) | 1987-10-02 | 1987-10-02 | Redundant control device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0191654A true JPH0191654A (en) | 1989-04-11 |
| JPH0746897B2 JPH0746897B2 (en) | 1995-05-17 |
Family
ID=17172185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62248032A Expired - Lifetime JPH0746897B2 (en) | 1987-10-02 | 1987-10-02 | Redundant control device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0746897B2 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001067102A (en) * | 1999-07-21 | 2001-03-16 | Hewlett Packard Co <Hp> | System for displaying redundant status |
| JP2011109842A (en) * | 2009-11-19 | 2011-06-02 | General Electric Co <Ge> | Circuit and topology for ultra-high reliability power electronics system |
| JP2011147202A (en) * | 2010-01-12 | 2011-07-28 | Tdk-Lambda Corp | Switching power unit |
| CN110593951A (en) * | 2019-10-18 | 2019-12-20 | 国网山西省电力公司运城供电公司 | Low-voltage power supply method for tunnel power grid engineering construction |
| CN112596462A (en) * | 2020-12-22 | 2021-04-02 | 深圳市英威腾电气股份有限公司 | Output method, device and system based on signal type |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57193967A (en) * | 1981-05-20 | 1982-11-29 | Tokyo Electric Power Co Inc:The | Phase control device of electric power converting device |
-
1987
- 1987-10-02 JP JP62248032A patent/JPH0746897B2/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57193967A (en) * | 1981-05-20 | 1982-11-29 | Tokyo Electric Power Co Inc:The | Phase control device of electric power converting device |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001067102A (en) * | 1999-07-21 | 2001-03-16 | Hewlett Packard Co <Hp> | System for displaying redundant status |
| JP2011109842A (en) * | 2009-11-19 | 2011-06-02 | General Electric Co <Ge> | Circuit and topology for ultra-high reliability power electronics system |
| JP2011147202A (en) * | 2010-01-12 | 2011-07-28 | Tdk-Lambda Corp | Switching power unit |
| CN110593951A (en) * | 2019-10-18 | 2019-12-20 | 国网山西省电力公司运城供电公司 | Low-voltage power supply method for tunnel power grid engineering construction |
| CN112596462A (en) * | 2020-12-22 | 2021-04-02 | 深圳市英威腾电气股份有限公司 | Output method, device and system based on signal type |
| CN112596462B (en) * | 2020-12-22 | 2022-04-22 | 深圳市英威腾电气股份有限公司 | Output method, device and system based on signal type |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0746897B2 (en) | 1995-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20030048650A1 (en) | Three level inverter controller reducing commutation loop inductance | |
| JPS6337575B2 (en) | ||
| JPH0191654A (en) | Redundant controller | |
| US20180275699A1 (en) | Power converter apparatus and methods using adaptive node balancing | |
| WO2019229930A1 (en) | Uninterruptible power supply device | |
| JP3252603B2 (en) | Inverter current limit loss increase prevention method | |
| JPS58179180A (en) | Power regenerative controller | |
| JP2858164B2 (en) | Power supply | |
| US5945797A (en) | Motor controller having dead ended winding detection capability on all windings | |
| JPH06113552A (en) | Control system for power supply regenerative unit | |
| JPH0433574A (en) | Inverter | |
| US3210639A (en) | Power control apparatus | |
| JPH0246237Y2 (en) | ||
| JPS63261407A (en) | Power supply circuit | |
| JPH06327291A (en) | Control method for regenerative current feedback | |
| JPH041595B2 (en) | ||
| JPS586391B2 (en) | Inverter touch | |
| JPS60235522A (en) | Semiconductor switching device | |
| US3344335A (en) | Circuit to limit delay in switching an inverter | |
| JPS63148816A (en) | Protective relay | |
| JPH0711931B2 (en) | DC switch | |
| SU600649A1 (en) | Arrangement for monitoring solid-state power devices in electric power converters | |
| JPS60187269A (en) | Power recovery controller | |
| JPS63228932A (en) | Non-interrupted electric source | |
| JPS6341313B2 (en) |