JPH0187457U - - Google Patents
Info
- Publication number
- JPH0187457U JPH0187457U JP18326887U JP18326887U JPH0187457U JP H0187457 U JPH0187457 U JP H0187457U JP 18326887 U JP18326887 U JP 18326887U JP 18326887 U JP18326887 U JP 18326887U JP H0187457 U JPH0187457 U JP H0187457U
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- control device
- issued
- address space
- access request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Multi Processors (AREA)
Description
第１図…本考案の第１の実施例にかかわるマル
チＣＰＵ制御装置、第２図…リード＆モデイフア
イライト命令の各サイクルにおける各バスの情報
を示す図、第３図…従来のマルチＣＰＵ制御装置
、第４図…ビツト操作時に生ずる問題点の説明図
、第５図…第２図の命令の各サイクル時における
各信号のタイムチヤート、第６図…本考案の第２
の実施例に関する命令の各サイクルにおける各バ
スの情報を示す図。 図において、１はホストＣＰＵ、２はスレーブ
ＣＰＵ、３は共用アドレス空間（共用エリア）、
４，５はゲート、６はアドレスデコード、７はデ
ータバス、８はアドレスバス、９は兼用バス、１
０，１１はアドレスバス、１２は遅延回路、１３
はＮＡＮＤ回路、１４はインバータ、１５はＡＮ
Ｄ回路、１６はＯＲ回路である。
チＣＰＵ制御装置、第２図…リード＆モデイフア
イライト命令の各サイクルにおける各バスの情報
を示す図、第３図…従来のマルチＣＰＵ制御装置
、第４図…ビツト操作時に生ずる問題点の説明図
、第５図…第２図の命令の各サイクル時における
各信号のタイムチヤート、第６図…本考案の第２
の実施例に関する命令の各サイクルにおける各バ
スの情報を示す図。 図において、１はホストＣＰＵ、２はスレーブ
ＣＰＵ、３は共用アドレス空間（共用エリア）、
４，５はゲート、６はアドレスデコード、７はデ
ータバス、８はアドレスバス、９は兼用バス、１
０，１１はアドレスバス、１２は遅延回路、１３
はＮＡＮＤ回路、１４はインバータ、１５はＡＮ
Ｄ回路、１６はＯＲ回路である。
Claims (1)
- 【実用新案登録請求の範囲】 (1) 複数のＣＰＵと該複数のＣＰＵからアクセ
スされる共用アドレス空間を有するマルチＣＰＵ
制御装置において、１つのＣＰＵが該共用アドレ
ス空間に対する命令を実行するとき少なくとも該
命令のリードからライトまでの間他のＣＰＵをホ
ールドする手段を備えたことを特徴とするマルチ
ＣＰＵ制御装置。 (2) 前記他のＣＰＵをホールドする手段を、前
記共用アドレス空間を指示するアドレスが出され
たことを判定するアドレスデコードの出力と該ア
ドレスを出したＣＰＵが出す該共用アドレス空間
へのアクセス要求表示信号との論理和を取る論理
和手段と、他のＣＰＵから出される該共用アドレ
ス空間へのアクセス要求表示信号の反転信号と前
記論理和手段の出力との論理積を取り且つ出力端
子が該他のＣＰＵのＨＬＤ端子に接続された論理
積手段とから構成されることを特徴とする実用新
案登録請求の範囲第１項記載のマルチＣＰＵ制御
装置。 (3) 前記アクセス要求表示信号を、前記命令に
先立つて命令とは独立に出すことを特徴とする実
用新案登録請求の範囲第２項記載のマルチＣＰＵ
制御装置。 (4) 前記アクセス要求表示信号を、前記命令を
デコードすることによつて発生させることを特徴
とする実用新案登録請求の範囲第２項記載のマル
チＣＰＵ制御装置。 (5) 前記命令のリードからライトまでの間他の
ＣＰＵをホールドする手段を、その間アドレスデ
ータを変化させない手段で構成したことを特徴と
する実用新案登録請求の範囲第１項記載のマルチ
ＣＰＵ制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18326887U JPH0187457U (ja) | 1987-12-01 | 1987-12-01 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18326887U JPH0187457U (ja) | 1987-12-01 | 1987-12-01 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0187457U true JPH0187457U (ja) | 1989-06-09 |
Family
ID=31474697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18326887U Pending JPH0187457U (ja) | 1987-12-01 | 1987-12-01 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0187457U (ja) |
-
1987
- 1987-12-01 JP JP18326887U patent/JPH0187457U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6335152U (ja) | ||
| US20020184454A1 (en) | Memory access device | |
| JPS581451B2 (ja) | デ−タ転送方式 | |
| JPH0187457U (ja) | ||
| US5566350A (en) | Information device for providing fast data transfer with minimum overhead | |
| JP2574821B2 (ja) | ダイレクトメモリアクセス・コントローラ | |
| JPH0214741B2 (ja) | ||
| JP2968636B2 (ja) | マイクロコンピュータ | |
| JPS5886623A (ja) | メモリ制御方式 | |
| JPH0435957Y2 (ja) | ||
| JPS5851333U (ja) | プログラム処理装置 | |
| JPH04337851A (ja) | メモリアクセス方式 | |
| JPS61153770A (ja) | 画像処理装置 | |
| JPH02116346U (ja) | ||
| JPS59134842U (ja) | 車載電子機器用のワンチツプマイコンのメモリ拡張装置 | |
| JPS63199348U (ja) | ||
| JPH0455650U (ja) | ||
| JPS60164258U (ja) | デ−タ転送制御装置 | |
| JPS6020099U (ja) | Ｐ−ｒｏｍ書込器 | |
| JPS61136396U (ja) | ||
| JPH0368053A (ja) | 情報処理システム | |
| JPH02171949A (ja) | Ｄｍａ転送方式 | |
| JPH0482740U (ja) | ||
| JPS6010349U (ja) | メモリ共有装置 | |
| JPS6057855U (ja) | デュアルｃｐｕ方式情報処理装置 |